【課題】 製造方法が容易なデュアルメタルゲート構造を実現することができ、ＣＭＯＳデバイス等の特性向上に寄与する。
【解決手段】 基板上に、ｐチャネルＭＩＳトランジスタ５１とｎチャネルＭＩＳトランジスタ５２を具備した半導体装置であって、ｐチャネルＭＩＳトランジスタ５１のゲート電極３２の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は８０％以上であり、ｎチャネルＭＩＳトランジスタ５２のゲート電極５３の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は６０％以下である。 （もっと読む）

【課題】プラズマチャージによる影響を抑制することによる信頼性の向上、かつ、微細化が図られた半導体装置を提供する。
【解決手段】本発明にかかる半導体装置は、第１導電型の半導体層１０と、半導体層１０に設けられた分離絶縁層２０により特定された第１領域１０Ａおよび第２領域１０Ｂと、第２領域１０Ｂに設けられたゲート絶縁層３２と、第１領域１０Ａおよび第２領域１０Ｂの上方に設けられた連続したゲート電極３４と、第２領域１０Ｂに設けられたゲート電極３４を挟む不純物領域３６と、を含み、少なくとも第１領域１０Ａの上方に位置するゲート電極３４は、第２導電型の半導体部である。 （もっと読む）

半導体の製造方法は、半導体デバイス層中に浅溝隔離構造１４の形成を具える。前記浅溝隔離構造は、前記半導体デバイス層を形成するフィールド領域を囲んだＵ字形又はＯ字形であり、前記半導体デバイス層は、導電性を得るためにドープ及び／又は自滅される。前記半導体デバイスは、延在したドレイン領域５０又はドリフト領域、及び、ドレイン領域４２を有する。絶縁ゲート２６は、本体領域の上部に設けられる。ソース領域３４、４０は、深ソース領域４０及び浅ソース領域３４を有するように加工されている。前記本体と同じ導電型のコンタクト領域６０は、前記深ソース領域４０に隣接して設けられる。前記本体は、前記浅ソース領域３４の下で、前記コンタクト領域６０と接触するように延在している。
（もっと読む）

集積回路中のＰＭＯＳトランジスタ構造の製造において基板にホウ素およびリンをドープする場合に、炭素クラスターを基板中に注入してトランジスタの接合特性を改善することを包含するプロセスを開示する。この新規アプローチに由来するプロセスは二つある：（１）ＵＳＪ形成のための拡散制御；および（２）ストレスエンジニアリングのための高ドーズ量炭素注入。ＵＳＪ形成のための拡散制御を、ＰＭＯＳ中のソース／ドレイン構造のホウ素または浅いホウ素クラスターインプラントと併せて説明する。より詳細には、最初に、Ｃ_１６Ｈ_ｘ^＋のようなクラスター炭素イオンを、これに続くホウ素インプラントとほぼ同じドーズ量でソース／ドレイン領域中に注入し；その後、好ましくはＢ_１８Ｈ_ｘ^＋またはＢ_１０Ｈ_ｘ^＋のようなホウ化水素クラスターを用いて、浅いホウ素、ホウ素クラスター、リンまたはリンクラスターイオンインプラントを行って、ソース／ドレインエクステンションを形成する。これに続くアニーリングおよび活性化において、炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散は低減する。 （もっと読む）

【課題】 複数の電圧レベルを扱う半導体装置の製造方法を提供する。
【解決手段】シリコン基板上に、同一工程でゲート酸化膜、ポリシリコン電極層を形成し、パターニングしてゲート電極パターンを形成し、基板とゲート電極パターンの表面を酸化し、ゲート電極下部において端部から中央部に向かって酸化を進行させ、ゲート酸化膜と一体化し、ゲート電極パターンの側壁から中央部に向かって次第に厚さが減少し、中央部の厚さが低電圧駆動時に最適な膜厚であり、端部において耐圧を向上したゲート酸化膜を形成する。ゲート電極パターンをマスクとして不純物を低濃度でドープし、比較的高電圧で駆動されるＭＯＳトランジスタのゲート電極および第１ソース／ドレイン領域に適した低濃度にすると共に、比較的低電圧で駆動されるＭＯＳトランジスタのＬＤＤ領域に適した低濃度とする。 （もっと読む）

【課題】フルシリサイド化ゲート電極を含むＭＩＳＦＥＴに、ライナー膜によるチャネル部分へのストレス印加技術を適用可能な半導体装置およびその製造方法を実現する。
【解決手段】ＭＩＳＦＥＴ形成済みの半導体基板上に第１のライナーシリコン窒化膜１１ａを形成し、ゲート電極６の側方を十分に充填するよう、第１のライナーシリコン窒化膜１１ａ上にシリコン酸化膜等の絶縁膜を形成する。次に、絶縁膜および第１のライナーシリコン窒化膜１１ａに平坦化処理を施して、ポリシリコンゲート電極６ａを露出させ、第１のライナーシリコン窒化膜１１ａを残置しつつ絶縁膜を除去する。露出したゲート電極６をフルシリサイド化し、第１のライナーシリコン窒化膜１１ａおよび露出したフルシリサイド化ゲート電極６を覆う第２のライナーシリコン窒化膜１１ｂを形成する。 （もっと読む）

【解決手段】本発明は、装置を製造する方法に関し、前記装置の第１領域内に第１酸化シリコン層を形成し、前記装置の第２領域内に第２酸化シリコン層を形成するステップと、前記第１領域内に第１タイプのドーピングイオンを注入するステップと、前記第２領域内に第２タイプのドーピングイオンを注入するステップと、前記第１酸化シリコン層が除去され、前記第２酸化シリコン層の少なくとも一部が残るように、定められた継続時間前記第１及び第２領域をエッチングするステップとを備える。
（もっと読む）

【課題】金属半導体化合物からなるゲート電極の抵抗ばらつきの発生を抑制できる半導体装置の製造方法を実現すること。
【解決手段】半導体装置の製造方法は、半導体基板２００上にゲート絶縁膜２０１を形成する工程と、前記ゲート絶縁膜上に、金属と半導体との化合物からなり、所定のゲート長を有するゲート電極２０６を形成する工程とを含む半導体装置の製造方法であって、前記ゲート電極２０６を形成する工程は、平均粒径が前記所定のゲート長に対応した所定値以下に制御され、かつ、シリコンおよびゲルマニウムの少なくとも一方を含む、多結晶の半導体膜２０５を形成する工程と、前記半導体膜２０５上に金属膜２０３を形成する工程と、熱処理により前記半導体膜２０５と前記金属膜２０３とを反応させ、前記半導体膜２０５の全体を金属半導体化合物層に変える工程とを含む。 （もっと読む）

【課題】 金属材料からなるゲート電極を有するｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタの製造工程を簡略化する。
【解決手段】 ゲート絶縁膜５上に堆積したルテニウム膜をパターニングすることによって、ｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタのそれぞれのゲート電極を同時に形成する。次に、それぞれのゲート電極に酸素を導入することによって、仕事関数が大きいゲート電極６Ａに変換する。その後、ｎチャネル型ＭＩＳトランジスタのゲート電極６Ａを水素アニールで選択的に還元することによって、仕事関数の小さいゲート電極６Ｂに変換する。 （もっと読む）

【課題】高温で安定であり、抵抗等の特性が改善され、信頼性が高い多層ゲート電極及びこれを備える半導体素子、ならびに多層ゲート電極の製造方法及び半導体素子の製造方法を提供する。
【解決手段】多層ゲート電極は、ゲート絶縁膜上に形成され導電型不純物がドープされた多結晶半導体膜と、前記多結晶半導体膜上に形成されタングステン（Ｗ１−ｘ）及び非タングステン金属（Ｍｘ、ｘ＝０．０１〜０．５５）を含むオーミックコンタクト膜と、前記オーミックコンタクト膜の上に形成された金属バリヤ膜と、前記金属バリヤ膜の上に形成された高融点金属膜と、を備える。 （もっと読む）

【課題】ゲート絶縁膜を劣化させることなくキャリアの移動度を向上させたＭＩＳＦＥＴを提供する。
【解決手段】ＭＩＳＦＥＴにおいて、ゲート電極５のうち素子分離領域の上に設けられた部分２５ａは格子定数を変化させる不純物が導入されている。ゲート電極５の部分２５を起点としてチャネル領域にキャリア移動度を向上させる方向のストレスを印加する。 （もっと読む）

【課題】欠陥が誘起され難く、水素や水分に対する耐性が強い金属酸化物をゲート絶縁膜として用いたＭＩＳ型電界効果トランジスタの製造方法を提供する。
【解決手段】ＭＩＳ型電界効果トランジスタの製造方法は、シリコン基板上に金属酸化物膜を形成する工程と、金属酸化物膜上にゲート電極を形成する工程と、前記金属酸化物膜にフッ素を導入する工程とを有し、金属酸化物膜としてＨｆの酸化物、Ａｌの酸化物を用いる。例えば、金属酸化物膜へのフッ素の導入は、シリコン基板上へ金属酸化物膜を形成する前にシリコン基板にフッ素またはフッ素を含むイオンを導入し、金属酸化物膜を形成した後にシリコン基板を熱処理してシリコン基板から金属酸化物膜へフッ素を拡散させることにより行う。 （もっと読む）

【課題】シリコン基板の表面から非常に浅い領域に高濃度の不純物を導入することができる半導体装置の製造方法を提供する。
【解決手段】ｐ型シリコン基板１上の所定の位置に形成された所定形状のゲート絶縁膜４とゲート電極５を含むゲート構造のゲート長方向両側に浅い接合のソース／ドレイン領域を形成する半導体装置の製造方法であって、ソース／ドレイン領域の形成領域を、所定の深さにエッチングするエッチング工程と、ｐ型シリコン基板１上に所定の組成の³⁰Ｓｉ層を堆積させ、ソース／ドレイン領域の形成領域に³⁰Ｓｉ層２１を選択エピタキシャル成長させる³⁰Ｓｉ層形成工程と、ｐ型シリコン基板１に中性子線５０を照射して、³⁰Ｓｉ層２１中に所定の濃度の³¹Ｐを形成する中性子線照射工程と、を含む。 （もっと読む）

【課題】しきい値電圧のばらつき及びＮＢＴＩ現象を抑制し、且つ、接合リーク電流の少ない優れたトランジスタ特性を有する半導体装置を提供する。
【解決手段】Ｎ型半導体基板２１上にゲート絶縁膜２２及びゲート電極２３が形成されている。そして、ゲート電極２３の側方下に位置する半導体基板２１には、Ｐ型エクステンション領域２４と、その外側にＰ型ソース・ドレイン領域２６が形成されている。そして、ゲート電極２３及びＰ型ソース・ドレイン領域２６上には、シリサイド層２７ａ、２７ｂが形成されている。そして、ゲート絶縁膜２２の両端部、及び、ゲート電極２３とシリサイド層２７ｂとの間に位置するＰ型エクステンション領域２４とＰ型ソース・ドレイン領域２６の表面部にフッ素注入層２５が形成されている。 （もっと読む）

【課題】本発明の目的は、素子分離絶縁膜の端部におけるシリサイド化を抑制して接合リークの発生を防止した半導体装置およびその製造方法を提供することにある。
【解決手段】本実施形態に係る半導体装置は、半導体基板１に形成され、活性領域を区画する素子分離絶縁膜３と、活性領域における半導体基板１上に、ゲート絶縁膜４を介して形成されたゲート電極５と、ゲート電極５の両側に形成されたサイドウォール絶縁膜６と、ゲート電極５の両側における半導体基板１に形成されたソース・ドレイン領域８と、ソース・ドレイン領域８の表層に形成されたシリサイド層１０と、素子分離絶縁膜の端部に生じた窪み部３ａを埋めるように形成され、端部における半導体基板１のシリサイド化を防止する第１絶縁膜２１とを有する。 （もっと読む）

ＭＯＳトランジスタなどの半導体デバイスを製造する方法。本デバイスは、ポリシリコンのゲート（１０）および、半導体基板（１２）内に形成されチャネル領域（２６）で分離されたドーピング領域（２２，２４）を備える。後の熱アニールの間にドーパント・イオンが拡散することを阻害するために、半導体基板の露出面を、例えばイオン衝撃によって、アモルファス化する。活性化およびポリシリコン再成長のためのサーマルバジェットが低いことは、ソース／ドレイン領域における急峻なドーピングプロファイルを確実にするために好ましい。結果として、ゲート電極の上部（１０ｂ）は、アモルファスのままである。ポリシリコンの下部を用いて低抵抗の接点を作成するために、ゲート電極の上部を除去する。
（もっと読む）

【課題】 シリサイドがサイドウォールの下側に形成されないようにすることにより、当該シリサイド起因の接合リーク電流等の電気特性の不良の発生を低減するための半導体装置及びその製造方法を提供する。
【解決手段】 サイドウォールが形成されている半導体基板の上に制御膜を形成した後、シリサイドを形成するための活性化領域をイオン注入法により形成する。その後、制御膜を除去し、金属膜を形成し、熱処理してシリサイドを活性化領域に形成する。 （もっと読む）

【課題】多重仕事関数金属窒化物ゲート電極を有するＭＯＳトランジスタが提供される。
【解決手段】ＭＯＳトランジスタは半導体基板及び前記半導体基板上に配置された中心ゲート電極を具備する。前記中心ゲート電極は金属窒化物からなる。前記中心ゲート電極の両側壁上にそれぞれソース側ゲート電極及びドレイン側ゲート電極が提供される。前記ソース／ドレイン側ゲート電極は窒素よりも小さい電気陰性度を有する第１不純物または窒素よりも大きい電気陰性度を有する第２不純物を含むドープ金属窒化物からなる。前記ＭＯＳトランジスタを採用するＣＭＯＳ集積回路素子及びその製造方法も提供される。 （もっと読む）

【課題】埋設されたＳｉＧｅ層を有し、そのＳｉＧｅ層の浅い部分がＰＦＥＴチャネルに近く、ＳｉＧｅ層の深い部分がＰＦＥＴチャネルからさらに離れているＰＦＥＴを含むデバイスと、その製造方法を提供する。
【解決手段】ＳｉＧｅ層はテーパーされているチャネル方向に面する側面に境界を有している。このような形状によって、ＰＦＥＴチャネルは実質的に拡張接合特性を劣化させる必要なく、大きい圧縮応力を受けることができる。テーパーされたＳｉＧｅ境界は複数のディスクリートなステップとして構成される。例えば２、３以上のディスクリートなステップが形成される。 （もっと読む）

【課題】高誘電率材料からなるゲート絶縁膜であっても、しきい値電圧がシフトすることがない半導体装置及びその製造方法を提供する
【解決手段】シリコン基板１０とＨｉｇｈ−ｋゲート絶縁膜１８との間にシリコン窒化膜１６からなる透過防止膜を挿入してＨｉｇｈ−ｋゲート絶縁膜１８から酸素が欠損するのを防止すると共に、ゲート電極層２０の成膜後に酸素アニールを行って酸素を補うようにする。透過防止膜であるシリコン窒化膜１６はシリコン酸窒化膜１７となるが膜厚が変化せず、トランジスタの性能を低下させることなく、Ｈｉｇｈ−ｋゲート絶縁膜１８の酸素欠損による特性劣化を防止する。 （もっと読む）