【課題】ニッケルシリサイドを始め他の膜をエッチングすることなく、速やかに半導体装置に利用される側壁スペーサ等の薄膜を除去可能とする薄膜を提供すること。
【解決手段】半導体装置の製造過程で用いられる薄膜であって、薄膜は、ゲルマニウム、珪素、窒素、及び水素を含む。 （もっと読む）

【課題】 ゲート電極とドレイン領域間のリーク電流の増加を抑制する。
【解決手段】 半導体基板上にゲート酸化膜を介してゲート電極を形成する工程と、ゲート電極に第１の不純物を注入し、ゲート電極をマスクとして半導体基板に第１の不純物を注入する第１の不純物注入工程と、第１の不純物を活性化させる第１の熱処理を行う工程と、ゲート電極のゲート絶縁膜から離間させた位置に第２の不純物を注入する第２の不純物注入工程と、第２の不純物を含有する領域を活性化する形成する第２の熱処置を行う工程と、を含み、第１の不純物はリンからなる。 （もっと読む）

【課題】リーク電流を減少させることのできる絶縁膜を提供することを可能にする。
【解決手段】金属と、水素と、窒素とを含む非晶質の酸化物誘電体膜を有し、前記酸化物誘電体膜内の前記窒素の含有量［Ｎ］および前記水素の含有量［Ｈ］は、
｛［Ｎ］−［Ｈ］｝／２≦１．０×１０^２１ｃｍ^−３
を満たす。 （もっと読む）

【課題】所望のＭＯＳトランジスタのみにチャネル領域に引っ張り応力を印加してキャリア移動度を向上させ、且つ、製造工程の複雑化を抑える。
【解決手段】シリコン基板１０上にｎＭＯＳトランジスタのゲート絶縁膜１３およびゲート電極１４を非単結晶シリコンで形成し、ゲート電極１４をマスクとして例えばＡｓやＳｂ等の比較的質量数が大きい（質量数７０以上）ｎ型ドーパントを注入することで、ｎＭＯＳトランジスタのソースドレイン領域を形成する。それにより、ゲート電極１４は非晶質化する。そして、ゲート電極１４が再結晶化する温度（約５５０℃）以下の温度条件でゲート電極１４を覆うようにシリコン酸化膜４０を形成し、その後１０００℃程度の加熱処理を行う。それにより、ゲート電極１４内に強い圧縮応力が残留すると共に、その下のチャネル領域には強い引っ張り応力が印加され、当該ｎＭＯＳトランジスタのキャリア移動度は向上する。 （もっと読む）

【課題】
深さ方向の圧縮応力を印加して、ＮＭＯＳトランジスタの性能を向上した半導体装置を提供する。
【解決手段】
ＣＭＯＳ型半導体装置用シリコン基板のＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域上方に多結晶シリコンのゲート電極を形成し、ゲート電極側壁上に第１サイドウォールスペーサを形成し、ＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域に選択的にイオン注入を行ない、第１サイドウォールスペーサに整合した低抵抗ソース／ドレイン領域を形成する際、ＮＭＯＳトランジスタ領域においてはゲート電極の上部をアモルファス化し、少なくともＮＭＯＳトランジスタ領域において第１サイドウォールスペーサを実質的に除去し、ゲート電極を覆ってキャップ膜を形成し、低抵抗ソース／ドレイン領域の活性化を行うと共にアモルファス化されたゲート電極の再結晶化を行う熱処理を行ない、キャップ膜を異方性エッチングして第２サイドウォールスペーサに加工する。 （もっと読む）

【課題】応力を調整した多層シリコン膜を形成する方法を提供する。
【解決手段】シリコンソースガスを備える第１のプロセスガスを該プロセスチャンバ内に流入させることによって、非晶質シリコン膜４０６が該基板上に形成される。シリコンソースガスを備える第１のプロセスガス混合物と、Ｈ_２及び不活性ガスを備える第１の希釈ガス混合物とを第１の温度で堆積チャンバ内に流入させることによって、多結晶シリコン膜４０８が該非晶質シリコン膜上に形成される。 （もっと読む）

【課題】ゲート電極をフルシリサイド化したＭＩＳＦＥＴを有する半導体装置及びその製造方法に関し、ＭＩＳＦＥＴの特性劣化を引き起こすことなくゲート電極をフルシリサイド化しうる半導体装置の製造方法、並びに、そのような製造方法を用いて形成された優れた特性のＭＩＳＦＥＴを有する半導体装置を提供する。
【解決手段】半導体基板１０上に形成されたゲート絶縁膜１８と、ゲート絶縁膜１８上に形成された金属シリサイド膜５６ｂと、金属シリサイド膜５６ｂ上に形成された金属シリサイド膜５６ａとを有し、金属シリサイド膜５６ｂにおける金属元素に対するシリコンの組成が、金属シリサイド膜５６ａにおける金属元素に対するシリコンの組成よりも大きいゲート電極２６ｎと、ゲート電極２６ｎの両側の半導体基板１０内に形成された不純物拡散領域対５４とを含むトランジスタを有する。 （もっと読む）

【課題】ゲート長に依存する仕事関数の変動を抑えることができる半導体装置の製造方法を提供する。
【解決手段】ゲート絶縁膜１４上の多結晶シリコン膜を露出した後、半導体基板１１を４００℃まで加熱し、その温度が安定した後に、その温度を保持したまま、例えばスパッタリング法によりニッケル膜２１を全面に形成する。ニッケル膜２１の厚さは、シリコン酸化膜２０上で６０ｎｍとする。この結果、シリコン酸化膜２０上にはニッケル膜２１が形成されるが、多結晶シリコン膜の表面に到達してきたニッケルは、そこに堆積するのではなく、多結晶シリコン膜と反応し、多結晶シリコン膜の全体がニッケルシリサイド膜２２に変化する。従って、ｐＭＯＳ領域１には、ｐ型不純物を含有するニッケルシリサイド膜２２からなるゲート電極が形成され、ｎＭＯＳ領域２には、ｎ型不純物を含有するニッケルシリサイド膜２２からなるゲート電極が形成される。 （もっと読む）

【課題】ＬＤＤ領域がゲート電極の下部とオーバーラップするのを防止し、素子のパフォーマンスを向上させるようにした半導体素子及びその製造方法を提供する。
【解決手段】ＳＴＩ領域及びゲート領域が定義された下部構造物において、前記ＳＴＩ領域の内部に素子隔離膜を、前記ゲート領域の内部に犠牲層を形成する段階と、前記素子隔離膜及び前記犠牲層をバリア（ｂａｒｒｉｅｒ）とし、前記素子隔離膜と前記犠牲層との間にＬＤＤ領域を形成する段階と、前記ゲート領域の内部に形成された前記犠牲層を選択的に除去する段階と、前記犠牲層が除去された前記ゲート領域の内部側壁にスペーサを形成する段階と、前記犠牲層が除去された前記ゲート領域の内部下側にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上部にゲート電極を形成する段階と、前記ＬＤＤ領域の上部に接合領域を形成する段階と、前記ＬＤＤ領域を前記ゲート領域の下部両側端まで拡散させる段階と、を含む。 （もっと読む）

【課題】ソース・ドレイン領域の占有面積が小さい半導体装置およびそれを製造する方法を提供する。
【解決手段】本発明の半導体装置は、素子分離領域と活性領域を有する半導体装置であって、活性領域とゲート酸化膜が接する第１の面より上に、ソース領域およびドレイン領域の一部が存在し、該ソース領域および／または該ドレイン領域と、該ソース領域および／または該ドレイン領域に電気的に接続される電極とが接する第２の面が、該第１の面に対して傾いている。 （もっと読む）

【課題】電極の接触抵抗の低減によって高性能化した半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、半導体基板上に第１の金属を堆積する工程と、第１の熱処理により第１の金属と半導体基板を反応させて、前記ゲート電極両側の前記半導体基板表面に金属半導体化合物層を形成する工程と、金属半導体化合物層中に、Ｓｉの原子量以上の質量を有するイオンをイオン注入する工程と、金属半導体化合物層上に第２の金属を堆積する工程と、第２の熱処理により、第２の金属を金属半導体化合物層中に拡散させることで、金属半導体化合物層と半導体基板の界面に、第２の金属を偏析させて界面層を形成する工程を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】半導体装置の製造方法に関し、光吸収膜を利用して実行する新たな製造方法を提供する。
【解決手段】基板上に光吸収膜を堆積し、前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記第２の膜厚よりも薄い第３の膜厚の前記光吸収膜で覆われた第３領域とを形成し、前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】歪み技術を利用した性能のよい半導体装置を低コストで製造する。
【解決手段】シリコン基板１０上のｎＭＯＳ形成領域１２ａ及びｐＭＯＳ形成領域１２ｂにそれぞれゲート電極１５ａ，１５ｂを形成し、ｐＭＯＳ形成領域１２ｂを覆い、フォトレジストマスク１８を形成して、イオン注入によりｎＭＯＳのソース／ドレイン領域１７ａを形成するとともに、ゲート電極１５ａをアモルファス化し、フォトレジストマスク１８を除去した後に、シリコン基板１０上に、ゲート電極１５ａ，１５ｂを覆うように、引っ張り歪みを有するキャップ膜１９を形成し、ｎＭＯＳ形成領域１２ａを覆うようにフォトレジストマスク２０を形成し、ｐＭＯＳ形成領域１２ｂのキャップ膜１９に不純物をイオン注入し、フォトレジストマスク２０を除去した後に、アニール処理を行い、ｎＭＯＳのゲート電極１５ａ下のチャネルに対し、チャネル深さ方向の圧縮歪みを加える。 （もっと読む）

【課題】シリサイド膜を有するＭＩＳトランジスタを備えた半導体装置において、接合リークを悪化させることなくゲート電極（Ｐｃｈ領域、Ｎｃｈ領域及びＰＮ接合部）上のシリサイド層の断線を抑制する。
【解決手段】半導体装置は、半導体基板１０１と、半導体基板１０１上に形成されたゲート絶縁膜１０３と、ゲート絶縁膜１０３上に形成され、上部に金属シリサイド層１０８ａ及び１０８ｂを有するゲート電極１０４と、半導体基板１０１のうちのゲート電極１０４の両側に形成され、ソース領域及びドレイン領域となる活性領域１０６ａ及び１０６ｂとを備え、ゲート電極１０４は、Ｐ型不純物が導入されたＰ型部分１０４ａを有し、Ｐ型不純物よりも重い所定の不純物元素が、Ｐ型部分１０４ａを含むゲート電極１０４に選択的に導入されている。 （もっと読む）

【課題】 ソース／ドレイン領域にシリコン層を成長する半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板上にゲート絶縁層，ポリシリコン層の積層を形成する工程と、前記ポリシリコン層の表面に第１の加速エネルギでｐ型不純物を高濃度にドープする工程と、前記ポリシリコン層，ゲート絶縁層をパターニングし，ゲート電極を形成すると共に，その両側に基板シリコン表面を露出する工程と，前記露出した基板シリコン表面に前記第１の加速エネルギより高い第２の加速エネルギでｐ型不純物を深くイオン注入する工程と、シリコン層を、前記ポリシリコン層表面上には成長させず、前記基板シリコン表面上にのみ成長する工程と、
を有する。 （もっと読む）

【課題】ゲート電極周辺の基板に生じるエッチングによる基板掘れを低減又は解消し、短チャネル効果を抑制しうる半導体装置の製造方法を提供することにある。
【解決手段】シリコン基板１０上にゲート絶縁膜１２を介してゲート電極１４を形成する工程と、シリコン基板１０上及びゲート電極１４上に、シリコン基板１０及びゲート電極１４を覆うように、引張応力を有する引張応力膜２２を形成する工程と、引張応力膜２２を除去する工程と、引張応力膜２２が除去されたゲート電極１４をマスクとして不純物をシリコン基板１０内に導入し、ゲート電極１４の両側のシリコン基板１０内に不純物層２４を形成する工程とを有している。 （もっと読む）

【課題】ＣＭＯＳを製造するにおいて、１つまたは２つの誘電体を有するデュアル金属ゲートを形成する場合の、本質的な製造プロセスの複雑さや費用が増加しない、製造が容易で信頼性のある、デュアル仕事関数を有する半導体デバイスの製造方法を提供する。
【解決手段】１つの金属電極から開始するデュアル仕事関数デバイスの簡単な製造方法およびそのデバイスを開示する。シングル金属シングル誘電体（ＳＭＳＤ）ＣＭＯＳ集積スキームが開示される。ゲート誘電体層１と誘電体キャップ層２および誘電体キャップ層２’’とを含む１つの誘電体スタックと、誘電体スタックを覆う１つの金属層とが、最初に形成され、金属−誘電体界面を形成する。誘電体スタックと金属層を形成した後、誘電体キャップ層２’’の、金属−誘電体界面に隣接する少なくとも一部が、仕事関数変調元素６を加えることにより選択的に変調される。 （もっと読む）

【課題】歪み技術を適用した半導体装置のシリサイド化に起因したリーク電流の発生を抑制する。
【解決手段】半導体基板２の素子分離領域３で画定された素子領域２０上に、ゲート絶縁膜５を介してゲート電極６を形成し、そのゲート電極６の両側の素子領域２０内に、エクステンション領域８およびソース・ドレイン領域９を形成すると共に、半導体基板２と格子定数の異なる半導体層１０を素子分離領域３の少なくとも一部と離間して形成する。これにより、シリサイド層１１の形成を行った場合にも、素子分離領域３の近傍でのスパイクの形成が抑えられ、そのようなスパイクに起因したリーク電流の発生が抑えられるようになる。 （もっと読む）

【課題】応力源となるＳｉＧｅ混晶層のエピタキシャル成長の際に生じる、ポリシリコンゲート電極パターン上のＳｉＧｅ混晶異常成長を抑制する半導体装置製造方法の提供。
【解決手段】ｐチャネルＭＯＳトランジスタの製造方法は、（Ａ）シリコン単結晶基板表面に、ゲート絶縁膜２２Ａ，２２Ｂを介してポリシリコンゲート電極２３Ａ，２３Ｂを、上面に絶縁膜が形成された状態で形成する工程と、（Ｂ）ゲート電極の合対向する側壁面に、側壁絶縁膜を形成する工程と、（Ｃ）基板表面を、各側壁面外側においてエッチングし、溝部を形成する工程と、（Ｄ）溝部にそれぞれＳｉＧｅ領域を、基板に対してエピタキシャルに成長させる工程と、を含み、さらに工程（Ｂ）の後で工程（Ｄ）の前に、ポリシリコンゲート電極に不純物元素をイオン注入法により導入し、ポリシリコンゲート電極の少なくとも上部をアモルファス状態に変化させる工程（Ｅ）を含む。 （もっと読む）

【課題】チャネル領域に格子歪を導入したＭＩＳＦＥＴを有する半導体装置の製造方法に関し、効率よくチャネル領域に格子歪みを導入してＭＩＳＦＥＴ特性を向上しうる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に、ポリシリコンよりなるゲート電極２６ｎを形成し、ゲート電極２６ｎの側壁部分にサイドウォールスペーサ２８，３８，４０を形成し、ゲート電極２６ｎの上端部がサイドウォールスペーサ２８，３８，４０の上端部よりも低くなるように、ゲート電極２６ｎをエッチングし、ゲート電極２６ｎの一部をアモルファス化しゲート電極２６ｎを覆うようにキャップ絶縁膜を形成し、アモルファス化したゲート電極２６ｎを再結晶化するための熱処理を行う。 （もっと読む）