【課題】熱処理に伴うゲート電極のシート抵抗値の上昇と、接合破壊により生じる接合リーク電流値上昇を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板１と、半導体基板１上にゲート絶縁膜３を介して形成されるゲート電極４と、ゲート電極４を挟んで半導体基板１の表面に形成される一対の第２の不純物拡散層７と、ゲート電極４の上部、および、第２の不純物拡散層７の上部に形成されるＮｉ（ニッケル）シリサイド１０とを備え、ゲート電極４の上部、および、第２の不純物拡散層７は、Ｂ（ボロン）と、Ｂよりも大きい原子半径を有し、かつ、Ｂと同じ導電型の不純物であるＩｎ（インジウム）とを含む。 （もっと読む）

【課題】リーク電流が少なく、適切なしきい値を有する半導体装置と製造方法を提供する。
【解決手段】第１ソース・ドレイン領域９，１０の間のｐ型半導体領域上に形成されたアモルファス層またはエピタキシャル層を有する第１ゲート絶縁膜５と、第１ゲート絶縁膜上に形成され４．３ｅＶ以下の仕事関数を有する第１金属の単体層である第１金属層６ａ、および第１金属層上に形成され第１金属と異なる第２金属とIV族半導体との化合物を含む第１化合物層６ｂの積層構造を有する第１ゲート電極６と、を有するｎチャネルＭＩＳトランジスタ１００と、第２ソース・ドレイン領域１９，２０と、第２ソース・ドレイン領域の間のｎ型半導体領域上に形成された第２ゲート絶縁膜１５と、第２ゲート絶縁膜上に形成され、第１化合物層と同じ組成の化合物を含む第２化合物層１６を有する第２ゲート電極１６と、を有するｐチャネルＭＩＳトランジスタ２００と、を備えている。 （もっと読む）

【課題】ゲート電極の下地側に不純物イオンが入り込むことを防止し、ゲート絶縁膜との界面側に適正な濃度の不純物イオンを有するドーピング層を備えたゲート電極を形成する半導体装置の製造方法および半導体装置を提供する。
【解決手段】まず、半導体基板１上にゲート絶縁膜２を介してポリシリコンからなるゲート電極膜３を形成する。次に、エッチングにより、ゲート電極膜３を加工して、逆テーパー形状のゲート電極３’を形成する。次いで、イオン注入法によって、不純物イオンがゲート絶縁膜２との界面に到達しないように、ゲート電極３’中に不純物イオンを導入する。続いて、ゲート電極３’上に金属膜１０を形成し、熱処理を行うことで、ゲート電極３’をフルシリサイド化し、フルシリサイド化されたゲート電極３''のゲート絶縁膜２との界面側にドーピング層３ａ''を形成する。その後、未反応の金属膜１０を除去する半導体装置の製造方法および半導体装置である。 （もっと読む）

【課題】短チャネル効果が小さく且つリーク電流が少ない電界効果トランジスタおよびその製造方法を提供する。
【解決手段】ハロー層１０６を、エクステンション層１０４の側面に接する第１領域１０６ａと、エクステンション層１０４の下面およびドレイン領域１０２の側面に接する第２領域１０６ｂとに分けて形成し、第１領域１０６ａの不純物濃度を、第２領域１０６ｂの例えば２分の１以下に設定する。第１領域１０６ａの不純物濃度が低いのでバンド間リーク電流を低減でき且つ第２領域１０６ｂの不純物濃度が低いので短チャネル効果を低減できる。製造時には、ゲート電極１０９をマスクとした斜めイオン注入で第１、第３領域１０６ａ，１０７ａを形成し、且つ、ゲート電極１０９およびサイドウォール１１０，１１１をマスクとした斜めイオン注入で第２、第４領域１０６ｂ，１０７ｂを形成することにより、製造工程を簡単化できる。 （もっと読む）

【課題】 ポケット領域を有するＭＯＳトランジスタにおいて、ポケット不純物の濃度ゆらぎを低減し、ＭＯＳトランジスタの特性を改善する。またＭＯＳトランジスタのチャネル領域に応力を加え、結晶格子を歪ませることによりＭＯＳトランジスタの特性を向上させる。
【解決手段】 シリコン基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にアモルファスシリコン層を堆積する工程と、アモルファスシリコン層をＭＯＳトランジスタのゲート電極形状に加工する工程と、ゲート電極形状に加工されたアモルファスシリコン層をマスクとしてシリコン基板表面に対して斜め方向からポケット不純物の注入を行なう工程とからなる。 （もっと読む）

【課題】所望の仕事関数を有するフルシリサイドゲート電極を形成する。
【解決手段】半導体基板上にゲート絶縁膜を介してポリシリコンを形成して（ステップＳ１）、ボロンやヒ素等の不純物をイオン注入した後（ステップＳ２）、そのポリシリコンにレーザを照射する（ステップＳ３）。このレーザ照射後のポリシリコンをフルシリサイド化し（ステップＳ４）、フルシリサイドゲート電極を形成する。イオン注入後のレーザ照射により、不純物を固溶限界の制限を受けずにゲート電極材料内に分布させることが可能になるため、導入した不純物の量に応じた仕事関数を有するフルシリサイドゲート電極を形成することが可能になる。 （もっと読む）

【課題】チャネル層に歪みシリコンを用い、エクステンション領域にシリコンゲルマニウム層を用いることで、エクステンション領域の浅い接合を可能とする。
【解決手段】基板１１上に形成されたもので該基板１１側より徐々に応力が緩和されている応力緩和シリコンゲルマニウム層１２と、前記応力緩和シリコンゲルマニウム層１２に形成された歪みシリコンからなるチャネル層１３と、前記チャネル層１３上にゲート絶縁膜１４を介して形成されたゲート電極１５と、前記チャネル層１３の両側に形成された応力を持たないシリコンゲルマニウム層１６，１７と、前記チャネル層１３の両側の前記応力を持たないシリコンゲルマニウム層１６，１７およびその下部の前記応力緩和シリコンゲルマニウム層１２に形成された不純物領域１８，１９とを有することを特徴とする。 （もっと読む）

【課題】 既存のシリコン・プロセスを用いて容易に形成可能な方法によって、ｐＭＯＳＦＥＴの駆動電流を増大させた半導体装置及びその製造方法を提供する。
【解決手段】 （１００）シリコン基板１１上の＜100＞方向にチャネルを有するｐＭＯＳＦＥＴを作製し、ＳＴＩ１６によりチャネルと垂直方向から圧縮応力を印加する。 （もっと読む）

【課題】トランジスタの閾値電圧のばらつきを小さくすることができる半導体装置の製造方法を提供する。
【解決手段】面方位が（１００）であるシリコンウェハ１に対して、シリコンウェハ１に対して垂直な軸から７°傾けた方向であり、かつシリコンウェハ１の中心を回転軸とした場合にノッチ又はオリフラの中心から２７°回転させた方向から、注入深さが０．５〜１μｍとなるように不純物イオンを注入することにより、素子領域にウェル１０を形成する。ウェル１０を形成するときのイオン注入角度を適切な範囲に設定しているため、注入された不純物の濃度分布のばらつきが抑制される。このため、熱拡散後のウェル１０における不純物の濃度分布もばらつきが抑制され、トランジスタの閾値電圧のばらつきが抑制される。 （もっと読む）

【課題】ＳｉＯ_２よりも高い誘電率を有する材料からなる絶縁膜上に設けられた金属電極の仕事関数が所望の値を有する半導体装置を提供することを可能にする。
【解決手段】基板１と、基板に形成されたＮ型半導体層２と、Ｎ型半導体層上に形成されたシリコンおよび酸素ならびに窒素を含むかあるいはシリコンおよび窒素を含む第１ゲート絶縁膜１０と、第１ゲート絶縁膜上に形成される第１ゲート電極１２と、第１ゲート絶縁膜と第１ゲート電極との界面に形成され１３族元素を含む第１界面層１１と、第１ゲート電極の両側のＮ型半導体層に形成されたソース・ドレイン領域５，６とを有し、界面層の前記１３族元素の結合状態は酸化、窒化または酸窒化結合状態の総数よりも金属結合状態の総数が多いＰチャネルＭＩＳトランジスタ１９と、を備えている。 （もっと読む）

【課題】超高速昇降温アニールによるスリップ転位や脆性破壊に対するウェハ強度を確保できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、バルク内部の酸素析出物密度が５×１０^６〜５×１０^７ｃｍ^−３で、そのサイズが１００ｎｍより小さく、且つ溶存酸素濃度が１．１×１０^１８〜１．２×１０^１８ｃｍ^−３のＳｉ基板の主表面に不純物をイオン注入する工程と、前記Ｓｉ基板に昇降温速度が１×１０^５℃／ｓｅｃより高い超高速昇降温アニールを施し、前記不純物を電気的に活性化して半導体素子の少なくとも一部を形成する工程とを具備する。 （もっと読む）

【課題】チャネル長さ方向が＜100＞結晶軸方向に設置されたｎ型ＭＩＳトランジスタを有する半導体装置において、電流特性の向上を効果的に実現する。
【解決手段】（100）結晶面を主面とするシリコン半導体基板の表面領域に、ＭＩＳトランジスタを構成するための活性領域１と、活性領域１を囲む素子分離領域２とが形成されている。活性領域１の上には、ゲート絶縁膜７およびゲート電極３が形成されている。活性領域１およびゲート電極３の上には、引っ張り応力を有する応力制御膜５が形成されている。応力制御膜５のうちチャネル領域８からゲート幅方向の両側方に位置する部分は、応力制御膜加工領域６となっている。応力制御加工領域６とは、応力制御膜５が非設置の領域、または応力制御膜５が他の領域よりも薄い膜厚で形成されている領域のことをいう。 （もっと読む）

【課題】ｎ型ＭＩＳＦＥＴのソース・ドレインのコンタクト抵抗を低減することを可能にする。
【解決手段】ｐ型半導体基板１，３と、半導体基板上に設けられたゲート絶縁膜５と、ゲート絶縁膜上に設けられたゲート電極６と、第１ゲート電極の両側の半導体基板に設けられたｎ型拡散層１０と、このｎ型拡散層上に形成され真空仕事関数が４．６ｅＶ以上である第１金属元素を主成分とするシリサイド層１８_２と、ｎ型拡散層とシリサイド層との界面に形成された、スカンジウム族元素及びランタノイドの群から選択された少なくとも一種類の第２金属元素を含む層２０_２とを有するソース・ドレイン領域と、を備え、前記第２金属元素を含む層は、最大面密度が１ｘ１０^１４ｃｍ^−２以上である偏析層を含み、前記偏析層は１ｘ１０^１４ｃｍ^−２以上の面密度を有する領域の厚さが１ｎｍより薄い。 （もっと読む）

【課題】 本発明は、しきい値ばらつきの小さい半導体装置およびその製造方法を提供するものである。
【解決手段】 第１の発明の半導体装置は、Ｐ型半導体層と、Ｐ型半導体層上に形成された第１ゲート絶縁層と、第１ゲート絶縁層上に形成され、格子定数が5.39Å以上5.40Å以下である立方晶のＮｉＳｉ_２結晶相を有する第１ゲート電極と、第１ゲート電極をゲート長方向に挟むＰ型半導体領域に形成された第１ソース・ドレイン領域とを有するＮチャネルＭＩＳトランジスタを具備することを特徴とする。 （もっと読む）

【課題】ポリシリコン・ゲート電極とＮｉＳｉフルシリサイド・ゲート電極とを高誘電率ゲート絶縁膜上に同時に形成する。
【解決手段】ｐウェル１０３に高誘電率ゲート絶縁膜１０６およびポリシリコン・ゲート電極１０８を形成するとともに、ｎウェル１０４に高誘電率ゲート絶縁膜１０７およびポリシリコン・ゲート電極１０９を形成する。次に、ポリシリコン・ゲート電極１０８，１０９の表面が露出するように層間膜１１６を形成する。さらに、層間膜１１６およびポリシリコン・ゲート電極１０８，１０９の表面を覆うＮｉ膜１１７を形成する。続いて、Ｎｉ膜１１７の表面のうちポリシリコン・ゲート電極１０８に対向する領域を含み且つポリシリコン・ゲート電極１０９に対向する領域を含まない部分にＳｉ膜１１８を形成する。さらに、加熱処理により電極１０８，１０９をシリサイド化した後、層間膜１１６上の膜を除去する。 （もっと読む）

【課題】イオン注入を行うことに起因する電気的特性の低下およびしきい値電圧の変動を抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、シリコン基板１にチャネル領域３を挟むように形成された一対のソース／ドレイン領域４と、チャネル領域３上にゲート絶縁膜５を介して形成されたゲート電極６とを備えている。そして、ゲート電極６は、金属含有層７と、金属含有層７上に形成された金属含有層９と、金属含有層７と金属含有層９との間に形成されたポリシリコン層８とを含む。 （もっと読む）

【課題】Ｓｉウェハ中にダメージを発生させないフラッシュランプアニール法を実現すること。
【解決手段】半導体装置の製造方法は、単結晶Ｓｉ領域を含むＳｉウェハであって、前記単結晶Ｓｉ領域上に長手方向が前記単結晶Ｓｉ領域の結晶方位と異なるラインパターンを含むパターンが設けられた前記Ｓｉウェハの上方に、光源としてフラッシュランプ光源またはライン状のビームを出射するレーザーを配置する工程と、前記光源から放射された光により前記Ｓｉウェハを加熱する工程であって、前記光により前記Ｓｉウェハ上に形成される光強度分布が、前記単結晶Ｓｉ体領域の結晶方位とは異なる方向において強度が最大値となる分布が形成されるように、前記Ｓｉウェハを加熱する工程とを有し、前記単結晶Ｓｉ領域の前記結晶方位が、前記単結晶Ｓｉ領域の劈開面の面方位であることを特徴とする。 （もっと読む）

【課題】均一な膜厚でかつ局所的な表面粗さの小さいゲート絶縁膜を形成する。
【解決手段】シリコン基板表面に熱酸化または熱酸窒化によってシリコン酸化膜またはシリコン酸窒化膜を形成した後（ステップＳ１）、そのシリコン酸化膜表面またはシリコン酸窒化膜表面にプラズマ窒化処理を施す（ステップＳ２）。このプラズマ窒化処理により、そのシリコン酸化膜表面またはシリコン酸窒化表面に高活性な窒素原子を生成させて活性な状態にする。そして、プラズマ窒化処理後のシリコン酸化膜表面またはシリコン酸窒化表面を大気に曝露させないようにプラズマ窒化処理に連続してＡＬＤ処理を施し、その上にシリコン窒化膜を堆積する（ステップＳ３）。 （もっと読む）

【課題】ゲート絶縁膜がいわゆる高比誘電率絶縁膜からなるとともにゲート電極が多結晶シリコン系の材料からなるＭＩＳトランジスタを備える半導体装置を提供する。
【解決手段】少なくとも１対のソース領域１０ａおよびドレイン領域１０ｂが半導体基板１の表層部に形成されている。ソース領域１０ａおよびドレイン領域１０ｂの間において半導体基板１の表面１ａ上に比誘電率が５以上であるゲート絶縁膜５が設けられている。少なくとも１種類の不純物を含む多結晶シリコン系の材料からなるとともに、この多結晶シリコン系の材料からゲート絶縁膜５への不純物の移動を抑制する物質がゲート絶縁膜５との界面付近に設けられているゲート電極６が、ゲート絶縁膜５の表面上に設けられている。 （もっと読む）

【課題】ゲートの頂部が拡張された半導体トランジスタ（１００）およびそれを形成するための方法を提供する。
【解決手段】ゲートの頂部が拡張された半導体トランジスタ（１００）は、（ａ）チャネル領域ならびに第１および第２のソース／ドレイン領域（８４０および８５０）を含み、チャネル領域が、第１および第２のソース／ドレイン領域（８４０および８５０）の間に配置された半導体領域と、（ｂ）チャネル領域と直接物理的に接触しているゲート誘電体領域（４１１）と、（ｃ）頂部（５１２）および底部（５１５）を含むゲート電極領域（５１０）とを含む。底部（５１５）は、ゲート誘電体領域（４１１）と直接物理的に接触している。頂部（５１２）の第１の幅（５１７）は、底部（５１５）の第２の幅（５１６）より大きい。ゲート電極領域（５１０）は、ゲート誘電体領域（４１１）によってチャネル領域から電気的に絶縁されている。 （もっと読む）