【課題】ゲート電極からの不純物の拡散を十分に抑制しつつ、良好な特性を示すゲート絶縁膜を得ることができる半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板の表面に、素子分離絶縁膜、ｎウェル及びｐウェルを形成した後、前処理として、Ｓｉ基板の洗浄を行う（ステップＳ１）。その後、下地酸化として、Ｓｉ基板の表面をＲＴＯ法により熱酸化することにより、シリコン酸化膜を形成する（ステップＳ２）。続いて、シリコン酸化膜に対してプラズマ窒化を行う（ステップＳ３）。このプラズマ窒化の結果、活性窒素の導入によりシリコン酸化膜が窒化され、シリコン酸窒化膜が得られる。次に、アンモニア雰囲気中でアニールを行う（ステップＳ４）。この結果、シリコン酸窒化膜中の表面近傍に、更に窒素が導入される。次いで、後アニール（ポストアニール）として、窒素及び酸素を含有する雰囲気中でアニールを行う（ステップＳ５）。 （もっと読む）

【課題】ゲート電極に電圧が印加されないときにも、ゲート電極とドレイン領域との間の電界を緩和し、ゲート絶縁膜に電界集中が発生するのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置１００は、互いに所定の間隔を隔てて形成されたソース領域７およびドレイン領域９と、ソース領域７に接するように形成され、チャネル領域５ａを含むボディ領域５と、電界緩和層３と、ボディ領域５と電界緩和層３との表面上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３の表面上に形成され、不純物領域１４と不純物領域１５とが接触するように形成されたポリシリコン層３２を含むゲート電極１６とを備えている。そして、不純物領域１５は、ゲート電極１６のドレイン領域９側に形成されている。 （もっと読む）

【課題】確実にオン電流を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板１の表面に、凹み部３が形成されている。シリコン基板１の表面は（００１）面である。また、凹み部３の底面は（００１）面であり、傾斜面の一方は（１１１）面であり、他方は（−１−１１）面である。凹み部３の底面及び傾斜面上にゲート絶縁膜としてシリコン酸化膜４が形成されている。シリコン絶縁膜４上にゲート電極１１が形成されている。ゲート電極１１は、凹み部３の底面の上方に位置するニッケルシリサイド膜８、及び傾斜面の上方に位置する不純物導入部１０から構成されている。不純物導入部１０は、ニッケルシリサイド膜にｎ型不純物が導入されて構成されている。従って、不純物導入部１０の仕事関数は、ニッケルシリサイド膜８の仕事関数よりも小さくなっている。 （もっと読む）

【課題】電界緩和層領域におけるゲート電界の影響を抑制しながら、ゲート容量を小さくすることが可能な半導体装置を提供する。
【解決手段】この半導体装置１００は、互いに所定の間隔を隔てて形成されたソース領域７およびドレイン領域９と、チャネル領域５ａを含むボディ領域５と、電界緩和層３と、ボディ領域５と電界緩和層３との表面上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３の表面上に形成され、不純物領域１４と、不純物領域１４よりも低い不純物濃度を有する空乏層形成領域１５とが形成されたポリシリコン層３２からなるゲート電極１６とを備えている。そして、空乏層形成領域１５は、ゲート電極１６のドレイン領域９側の端部１６ａから中央部の近傍の領域に渡って形成されている。 （もっと読む）

【課題】チャネリングの発生と製造工程の増加とを防ぐことができる半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極１０６及び第１，第２のソース／ドレイン領域１１９Ａ，１１９Ｂの上部が非晶質化シリコン層１１０となっている。これにより、上記第１，第２のソース／ドレイン領域１１９Ａ，１１９Ｂを形成するための不純物の注入を行っても、非晶質化シリコン層１１０がその不純物の障壁となるので、チャネリングの発生を防ぐことができる。また、上記非晶質化シリコン層１１０は除去しなくてもよいので、製造工程の増加も生じない。 （もっと読む）

【課題】ｐ−ＭＯＳトランジスタとｎ−ＭＯＳトランジスタとのゲート電極形状のばらつきが少ない半導体装置の製造方法を提供する。
【解決手段】半導体基板１１の第１領域１３、第２領域、１４にｎ型、ｐ型ゲート電極膜３４、３７を形成する工程と、ゲート電極膜３４、３７上に第１保護膜３８および第２保護膜３９を形成する工程と、第２保護膜３９に、ゲート電極サイズＬ１、Ｌ２より大きいサイズＬ３のゲート電極パターンを形成する工程と、第２保護膜３９ｂに選択的に燐イオンを注入し、熱酸化速度が第２保護膜３９ａより大きくなるようにする工程と、第２保護膜３９ａ、３９ｂを熱酸化し、生成した第１および第２酸化膜４２、４３を選択的にエッチングして、ゲート電極パターンをスリム化する工程と、スリム化された第２保護膜３９ａ、３９ｂを用いてサイズＬ１、Ｌ２のゲート電極１８、２３を形成する工程と、を具備する。 （もっと読む）

【課題】サリサイド構造を有する半導体装置において、接合リーク特性を劣化させずにゲート細線抵抗を向上することができる半導体装置を得ること。
【解決手段】シリコン基板１上にゲート絶縁膜１２を介して形成されたポリシリコン膜１４およびシリサイド膜１５からなるゲート電極１３と、ゲート電極１３の下部のチャネル領域を挟んで形成された所定の導電型の不純物イオンが拡散された拡散層１７、および拡散層１７の表面に形成されるシリサイド膜１８からなるソース／ドレイン領域と、を有する半導体装置において、ゲート電極１３のシリサイド膜１５の膜厚が、拡散層１７上のシリサイド膜１８の膜厚よりも厚い。 （もっと読む）

【課題】ＭＯＳ固体撮像装置における画素のノイズを低減する。白点の発生、１／ｆノイズの低減を図る。さらに読出し特性の改善を図る。
【解決手段】ＭＯＳ固体撮像装置における所要の画素トランジスタにおいて、ゲート電極に所要導電型のサイドウォールを形成する。読み出しトランジスタでは、例えばゲート電極６３の光電変換素子４３側を第１導電型領域６３Ｐとし、フローティングディフージョン部４６側を第２導電型領域６３Ｎとして構成とする。好ましくは、ゲート電極６３の光電変換素子４３側に絶縁膜５６を介して第１導電型の半導体材料部６４Ｐを形成する。例えば増幅トランジスタでは、ゲート電極下に埋め込みチャネルを形成し、第１導電型または第２導電型の半導体材料部を形成する。リセットトランジスタでは、ゲート電極のフローティングディフージョン部と電気的に接続される領域側に、所要導電型の半導体材料部を形成する。 （もっと読む）

【課題】良好な半導体装置およびそのような半導体装置を作製するための良好な方法を提供する。
【解決手段】半導体装置は、主電極（４）と主電極（４）に接触した誘電体（３）を含み、主電極（４）は、所定の仕事関数を有する材料と、主電極（４）の材料の仕事関数を予め決められた値に向かって変調する仕事関数変調元素（６）とを含み、更に、主電極（４）は、仕事関数変調元素（６）が誘電体（３）に向かっておよび／または誘電体（３）中に拡散するのを防止する拡散防止ドーパント元素（５）を含む。 （もっと読む）

【課題】ニッケルシリサイドの耐熱性を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】ゲート領域２、ソース領域４及びドレイン領域５が形成された半導体基板１上にニッケル（またはニッケル合金）６を形成し（図１（Ａ））、第１アニール工程でダイニッケルシリサイド７を形成し（図１（Ｂ））、プラズマ処理工程では水素イオンを含有するプラズマにより、水素イオンをダイニッケルシリサイド７またはダイニッケルシリサイド７の下部のゲート領域２、ソース領域４及びドレイン領域５に注入し、第２アニール工程でダイニッケルシリサイド７をニッケルシリサイド８に相変態させる（図１（Ｃ））。 （もっと読む）

【課題】 シリコン・オン・インシュレータ（ＳＯＩ）デバイスを含む金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスにおける浮遊体効果を減少させる方法及び構造体を提供すること。
【解決手段】 電界効果トランジスタ（ＦＥＴ）デバイスは、バルク基板と、バルク基板の上に形成されたゲート絶縁層と、バルク基板に関連する活性デバイス領域内に形成されたソース及びドレイン領域であって、各々が活性デバイス領域のボディ領域に対するｐ／ｎ接合部を画定するソース及びドレイン領域と、ソース領域内に画定され、ソース領域のｐ／ｎ接合部を横切ってボディ領域内に至るキャビティの内部に形成された導電性プラグとを含み、ここで導電性プラグはボディ領域とソース領域の間の放電経路を促進する。 （もっと読む）

【課題】素子構造部にダメージを与えずに側壁スペーサ膜等を除去し、高集積化された高性能な半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】被処理基体上にＧｅＣＯＨまたはＧｅＣＨからなる第１の薄膜を形成すると、この第１の薄膜の一部を除去する工程と、第１の薄膜の除去された部位を介して被処理基体に所定の処理を施す処理工程と、第1の薄膜を除去する工程とを備えたことを特徴とする。ＧｅＣＯＨまたはＧｅＣＨからなる側壁スペーサ膜３０を用い、ソース、ドレイン領域形成処理を行った後、これを除去する。 （もっと読む）

【課題】ＦＵＳＩゲート中のシリサイド組成が一定で、トランジスタ特性が安定なＭＯＳトランジスタを有した半導体装置を提供すること、および１つのウエハ内で、シリサイドの組成が異なるＭＯＳトランジスタを有した半導体装置を提供する。
【解決手段】半導体基板１上をレジストマスクＲＭで覆った後、フォトリソグラフィーおよびドライエッチングを用いて、ポリシリコンゲート１２の上面全体を露出させる開口部ＯＰを形成する。その後、開口部ＯＰを介してポリシリコンゲート１２内に窒素をイオン注入する。このときの注入エネルギーは、注入イオンがポリシリコンゲート１２を突き抜けないように設定する。 （もっと読む）

【課題】微細化が進展しても、データ書き込み時には閾値が低く、“１”データ保持時には閾値が高くすることができ、良好なデータ書き込み特性および良好なデータ保持特性の両立を図ることが可能な半導体記憶装置を提供する。
【解決手段】ゲート電極Ｇ１の側壁には側壁絶縁膜３５が形成される。ｎ型拡散層３６の表面にはビット線コンタクト５１が形成され、ｎ型拡散層２７は、埋め込みストラップ４１、及びポリシリコン電極２２Ａを介してストレージノード電極２２に接続されている。側壁絶縁膜３５は、トレンチキャパシタ側、即ちストレージノード電極２２側の厚さが、ビット線コンタクト５１側の厚さよりも大きくされている。 （もっと読む）

【課題】ゲート電極中に含まれる不純物の拡散を防止することができ、さらに、ゲート絶縁膜の信頼性及びホットキャリア耐性を向上させることができる半導体装置及びその製造方法を得る。
【解決手段】Ｎ型シリコン基板１上にゲート酸化膜３６およびＰ+型ゲート電極３５を形成する。Ｐ+型ゲート電極３５の両側にソース／ドレイン領域６を形成する。ゲート酸化膜３６およびＰ+型ゲート電極３５中には窒素がドープされ、窒素ドーピング領域３０が形成される。 （もっと読む）

【課題】安価な構成でＭＯＳＦＥＴの動作速度を向上可能な半導体装置を提供する。
【解決手段】ＭＯＳＦＥＴのソース５、ドレイン６、側壁絶縁層４及びゲートを覆うように応力膜７を形成し、その応力膜７に、応力膜７表面から側壁絶縁層４方向に伸びるスリット８を形成することで、ゲート上の応力膜７ａの局所的な応力成分によって、ソース５、ドレイン６上の応力膜７ｂ、７ｃの局所的な応力成分が緩和される作用が、スリット８によって抑制される。 （もっと読む）

【課題】リーク特性等の特性が優れた高誘電体絶縁膜を提供する。
【解決手段】本発明の絶縁膜は、第１の金属と酸素からなる金属酸化物にフッ素を導入した絶縁膜であって、窒素或いは前記金属酸化物をなす第１の金属の価数よりも小さな価数の第２の金属を少なくとも１つ、前記フッ素と同時に導入したことを特徴とし、窒素または前記第２の金属の量を［Ｘ］、フッ素の量を［Ｆ］と表わすとき、｛［Ｘ］−［Ｆ］｝／２≦８．４atomic％であることを特徴とする。 （もっと読む）

【課題】仕事関数の値及び閾値が安定したフルシリサイドゲート電極を有する半導体装置を実現できるようにする。
【解決手段】本発明に係る半導体装置は、半導体基板の上に形成されたゲート絶縁膜１５ａと、ゲート絶縁膜の上に形成されたゲート電極２３とを備えている。ゲート電極２３は、層状の複数の結晶粒が積層されてなる金属シリサイド膜を有するフルシリサイドゲート電極である。 （もっと読む）

【課題】上述した積み上げソース／ドレイン構造とブースター技術とを両立させることが可能で、これによりキャリア移動度を向上させた素子構造の微細化を図ることができ、これにより更なる高機能化を達成することが可能な半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板１上にゲート絶縁膜３を介して設けられたゲート電極４ａと、ゲート電極４ａの側壁に形成された絶縁性のオフセットスペーサ６と、オフセットスペーサ６との間に間隔を保った状態でシリコン基板１１の表面側に設けられた掘り込みパターンａ内にエピタキシャル成長によって形成された化合物半導体層１１と、オフセットスペーサ６によってゲート電極４ａと絶縁された状態でシリコン基板１上および化合物半導体層１１上にエピタキシャル成長によって積上げ形成されたシリコン層１３とを備えたことを特徴とする半導体装置Ｔｒ１。 （もっと読む）

【課題】 Ｈｆを含むゲート絶縁膜とメタルシリサイドゲート電極とを含むＭＯＳトランジスタのしきい値電圧を下げられる半導体装置を提供すること。
【解決手段】 半導体装置は、半導体基板と、前記半導体基板上に設けられたｐチャネルＭＯＳトランジスタであって、Ｈｆを含む第１のゲート絶縁膜１０６と、前記第１のゲート絶縁膜上に設けられ、アルミニウム酸化物とシリコン酸化物とを含む第２のゲート絶縁膜１０８と、前記第２のゲート絶縁膜上に設けられた第１の金属シリサイドゲート電極１０９とを含む前記ｐチャネルＭＯＳトランジスタとを具備してなることを特徴とする。 （もっと読む）