【課題】 高歪みＰＥＣＶＤ窒化シリコン薄膜の低温における製造法を提供する。
【解決手段】 アモルファス薄膜ストレッサの応力レベルを、そのストレッサの内部構造を変更することによって上昇させる方法を提供する。この方法は、少なくとも基板（１２）の表面上にアモルファス膜ストレッサ材料（１４）の第１の部分を初めに形成するステップを含み、ここで前記の第１の部分（１８）は第１の応力値を規定する機械的歪みの第１の状態を有する。形成するステップの後、アモルファス膜ストレッサ材料の第１の部分は、機械的歪みの第１の状態は実質的に変化させずに第１の応力値を増加させるように、高密度化される（２０）。幾つかの実施形態においては、形成するステップ及び高密度化するステップは、ストレッサの予め選択された所望の厚さを得るために何回でも（２０、２０Ａ、２０Ｂ）繰り返される。 （もっと読む）

【課題】 シリコン基板上に金属シリケート膜を形成する場合に、シリコン基板と金属シリケート膜の間に形成される膜の膜厚と膜質を良好とする。
【解決手段】 処理容器内のシリコン基板上への金属シリケート膜の成膜方法であって、前記処理容器内に酸化ガスを供給して前記シリコン基板上にベース酸化膜を形成する第１の工程と、前記酸化ガスの供給を継続するとともに、アミド系有機ハフニウム化合物よりなる第１の気相原料とシリコン含有原料よりなる第２の気相原料とを前記処理容器内に供給し、前記ベース酸化膜上に前記金属シリケート膜を形成する第２の工程と、を有することを特徴とする成膜方法。 （もっと読む）

この発明は、ソース−ドレインｃＭＯＳトランジスタの置換技術に関する。プロセスは、装置一式を利用して基板材料に窪みをエッチングして、その後、別のものに堆積することに関する。エッチングとその後の堆積とを、大気に曝すことなく、同じ反応器でなす方法が開示される。置換ソース―ドレインアプリケーション用のソース―ドレイン窪みのイン・サイチューエッチングは、現行のエックス・サイチューエッチングに対して幾らかの利点を提供する。トランジスタ駆動電流は、（１）ａｓエッチングされた表面が大気に曝されると、シリコンエピ層界面の汚染が削減されること、（２）エッチング窪みの形状に対する正確制御、により向上する。堆積は、選択的／非選択的方法を含む、様々な技術によりなされてもよい。ブランケット堆積の場合、性能重要領域のアモルファス堆積を避ける基準も提示される。 （もっと読む）

一態様では、シリコン層（112'）に第１の熱処理を施し、このシリコン層（112'）上に金属積層体（110'）を形成し、この金属積層体に第２の熱処理を施すことによって、トランジスタのゲートを形成する。第１の熱処理は、急速熱アニールステップを含み、第２の熱処理は、急速窒化ステップを含む。本発明により得られたるゲートは、シリコン層と金属積層体との間で比較的低い界面接触抵抗を示し、そのため、このゲートを高速デバイスで使用すると有利である。
（もっと読む）

【課題】金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、本発明の目的は、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面特性を向上させることにより、電気的特性およびデバイス性能を向上させることである。
【解決手段】 ｈｉｇｈ−Ｋ誘電体上に金属ゲートを蒸着することによりＭＯＳＦＥＴの製造においてｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面を向上させる方法は、熱アニーリングモジュール内で、その上にｈｉｇｈ−Ｋ誘電膜が蒸着された基板をアニールするアニーリングステップと、金属ゲート蒸着モジュール内で、前記アニールされた基板上に金属ゲート材料を蒸着させる蒸着ステップとを含み、真空を破ることなく、前記アニーリングステップおよび前記蒸着ステップが連続的に行なわれることを特徴とする。 （もっと読む）

【課題】 シリコンウェーハ表面に酸化膜が形成されていない状態でのイオン注入を可能とするイオン注入装置およびイオン注入方法を実現する。
【解決手段】 第１および第２のイオン源１１・１２で生成される、異なる種類のイオンビームの照射を可能とすることで、多原子分子のイオンビームをシリコンウェーハ１０に照射して表面の酸化膜を除去する工程と、注入イオンのイオンビームをシリコンウェーハ１０に照射してイオンを注入する工程とを、チャンバ１８内のプラテンに装着されたシリコンウェーハ１０に対し、その間の真空雰囲気を破ること無く連続して行う。 （もっと読む）

基板を用意する工程であって、この基板に形成される誘電体層と、この誘電体層に形成され金属含有ゲート電極層と、を有するゲートスタックを含む当該基板を用意する工程；プラズマ中でプロセスガスから低エネルギー励起ドーパント種を生成する工程；および、前記ゲートスタックにドーパントを取り込むため、前記ゲートスタックを前記励起ドーパント種に晒す工程；を含む、半導体装置の製造工程におけるゲートスタックを処理する方法。この方法は、ゲートスタックの仕事関数を調整するために利用することができる。
（もっと読む）

【課題】 本発明は、絶縁膜の信頼性が劣化することを抑制することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】 外界と隔離された第１の処理室内において、隣り合う凸部の間に形成された凹部１３０を第３の絶縁膜１６０で埋め込むステップと、第１の処理室内において、第３の絶縁膜１６０に対して改質処理を行った後、第１の処理室から半導体基板１０を外界に搬出するステップと、第２の処理室内において、、第３の絶縁膜１６０に対して熱アニール処理を行うステップとを備えることを特徴とする。 （もっと読む）

【課題】半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法を提供する。
【解決手段】一実施例によるエピタキシャル層の製造方法は反応チャンバ内に露出した半導体表面を有する基板をローディングさせるステップを具備する。前記露出した半導体表面上に存在する酸化物が分解されて酸素を除去する洗浄条件が成立するように前記工程チャンバ内を洗浄圧力で排気させて前記基板を洗浄温度で加熱する。前記酸化物が除去されるように前記洗浄条件を洗浄時間の間に維持して清浄な半導体表面を形成する。前記清浄な半導体の表面上にエピタキシャル層を形成する。前記基板を前記反応チャンバからアンローディングさせる。 （もっと読む）

【課題】 ｐ型チャネルを有する半導体装置において、前記ｐ型チャネル領域に一軸性圧縮応力をＳｉＧｅ混晶層より印加して、前記チャネル領域におけるホール移動度を向上させる。
【解決手段】 シリコン基板中、ソース領域およびドレイン領域に対応してトレンチを形成し、前記トレンチをＳｉＧｅ混晶層によりエピタキシャルに充填する際に、前記トレンチの側壁面を複数のファセットにより画成し、さらにＳｉＧｅ混晶層中のＧｅ原子濃度を２０％を超えて増大させる。 （もっと読む）

【課題】 エッチング工程で生成される反応生成物による配線信頼性の低下を防ぐ半導体装置の製造方法を提供する。
【解決手段】 配線と、配線に接続されるプラグとを有する半導体装置の製造方法であって、配線上に絶縁膜を形成する工程と、プラグを形成するためにドライエッチングにより絶縁膜に開口を形成する工程と、水素単体ガスまたは窒素を含むガスによるプラズマ放電により上記ドライエッチングにより生じた反応生成物を除去する工程とを有するものである。 （もっと読む）

【課題】 高誘電率膜を含むゲート絶縁膜を有するＭＩＳトランジスタを有する半導体装置及びその製造方法に関し、ポリシリコンの異常成長やゲートリーク電流を抑制しうる半導体装置の構造及びその製造方法を提供する。
【解決手段】 半導体基板１０に形成され、ハフニウム組成ｘが０．７＜ｘ＜１であるＨｆ_ｘＡｌ_１−ｘＯ_ｙよりなる誘電体膜１６と、誘電体膜１６上に形成され、誘電体膜１６とは異なる誘電体膜１８とを有するゲート絶縁膜２０と、ゲート絶縁膜２０上に形成され、ポリシリコン膜を有するゲート電極２４とを有する。これにより、ポリシリコン膜の形成過程における局所的な異常成長が防止される。また、ゲートリーク電流を大幅に低減することができる。 （もっと読む）

【課題】皮膜の品質を向上させた薄いゲート酸化皮膜のような絶縁皮膜或いは酸化皮膜が形成可能な半導体ウエハの処理方法を提供する。
【解決手段】酸化皮膜をプロセスチャンバ２０４内にて形成するために、ウエハ２１０を加熱するための熱源２１４に加えて、光源２１６により紫外線光等のような光のエネルギをウエハ２１０に照射することにより、皮膜の品質を向上させる。 （もっと読む）

【課題】 本発明は、トランジスタ特性のばらつきを抑制して歩留まりを向上させることができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 搬送室から成膜室に半導体基板を搬送するステップと、成膜室において、半導体基板の表面上に、少なくとも金属と酸素を含む第１の絶縁膜を形成するステップと、成膜室から搬送室を介して窒化処理室に半導体基板を搬送するステップと、窒化処理室において、第１の絶縁膜に窒素を導入して窒化することにより、少なくとも金属、酸素、窒素を含む第２の絶縁膜を形成するステップと、窒化処理室から搬送室を介して熱処理室に半導体基板を搬送するステップと、熱処理室において、第２の絶縁膜に所定の熱処理を行うステップと、熱処理室から搬送室に半導体基板を搬送するステップとを有し、少なくとも、窒化処理室から搬送室を介して熱処理室に半導体基板を搬送するステップを行う際には、搬送室を、約１０^−３Ｔｏｒｒの減圧雰囲気、又は不活性ガス雰囲気、又は窒素雰囲気にすることを特徴とする。 （もっと読む）

【課題】 高誘電体ゲート絶縁膜およびシリコン基板との界面を高品質化して、ＭＩＳＦＥＴの特性向上を図る。
【解決手段】 シリコン基板１１上にｈｉｇｈ−ｋ膜２１とゲート電極２４を形成する半導体装置の製造方法において、ｈｉｇｈ−ｋ膜形成後にフッ素雰囲気でアニール処理２３を施し、その後のプロセス温度を６００℃以下で行う、半導体装置の製造方法。 （もっと読む）

【課題】製造工程を増加させることなく、エッチング工程においてコンタクトホールを形成するに際し、第１酸化膜と第２酸化膜との界面に切込み部が形成されず、コンタクトホールに形成される配線の断線を有効に回避することができるようにする。
【解決手段】第１酸化膜５と、この第１酸化膜５上に成膜された第２酸化膜８とを有する半導体装置において、第２酸化膜８が少なくともボロンを含む酸化シリコン膜であり、第２酸化膜８の第１酸化膜５との界面に形成される界面層８ａのボロン濃度が高く設定されている。界面層８ａのボロン濃度を高く設定することで、ウエットエッチングレートが遅くなり、両酸化膜５，８の界面に切込み部が形成されることが防止される。 （もっと読む）

【課題】 シリコン酸化膜換算の膜厚変動が少ないゲート絶縁膜の形成を実現し、特性上のばらつきが少ないＭＯＳ型トランジスタを含む半導体装置の製造を可能とする半導体装置の製造方法およびその製造装置を提供する。
【解決手段】 半導体基板の表面上に、絶縁性材料から成る膜を堆積する工程と、前記膜の膜厚、あるいは膜厚および組成を測定する工程と、測定された結果に基づいて、窒化条件または酸化条件を設定する工程と、設定された前記窒化条件または前記酸化条件に基づいて、前記膜に窒化処理または酸化処理を行う工程とを備えることを特徴とする。 （もっと読む）

【課題】 ｐ型ドーパントであるボロンの突き抜け防止のために、高誘電膜（Ｈｉｇｈ−ｋ膜）中に入れる窒素が、Ｈｉｇｈ−ｋ膜とシリコン基板との界面に達するのを防止する。
【解決手段】 シリコン基板４００上のシリコン酸化膜４１１を酸化処理した後、その上にＨｉｇｈ−ｋ膜４１２を形成する。このＨｉｇｈ−ｋ膜４１２上にＡＬＤ法などにより１０Å以下の極薄のシリコン窒化膜４１３を形成する。その後、プラズマ活性化された窒素含有ガスによりシリコン窒化膜４１３を窒化処理してＨｉｇｈ−ｋ膜４１２の表面を窒化する。 （もっと読む）

【課題】直接トンネル電流が流れる程度に薄膜化されたゲート絶縁膜におけるゲート電極からのドーパント原子の基板への拡散を防止すると共に、ゲートリーク電流を低減できるようにする。
【解決手段】第１の素子形成領域５１及び第２の素子形成領域５２に区画された半導体基板１１上に、酸化膜からなる第１のゲート絶縁膜１３Ａを形成する。次に、第１のゲート絶縁膜１３Ａの第２の素子形成領域５２に含まれる部分を除去し、半導体基板１１に対して酸窒化性雰囲気で熱処理を行なうことにより、第２の素子形成領域５２上に膜厚が第１のゲート絶縁膜１３Ａよりも小さい酸窒化膜からなる第２のゲート絶縁膜１５Ｂを形成する。次に、第１のゲート絶縁膜１３Ｂ及び第２のゲート絶縁膜１５Ｂを窒素プラズマに暴露することにより、窒素原子をさらに導入された第１のゲート絶縁膜１３Ｃ及び第２のゲート絶縁膜１５Ｃを形成する。 （もっと読む）

シリコン基板(11)上に純粋なゲルマニウムの層(12)を堆積することができる方法及び装置。このゲルマニウム層は、非常に薄く、約１４Åのオーダーであり、シリコン上の純粋なゲルマニウムに関する臨界厚さよりも小さい。該ゲルマニウム層(12)は、シリコン基板(11)と高ｋゲート層(13)との間の中間層として役立ち、該高ｋゲート層(13)はゲルマニウム層(12)の上に堆積される。ゲルマニウム層(12)は、高ｋ材料の適用中、酸化物界面層の発生を避けるのに役立つ。半導体構造におけるゲルマニウム中間層の適用は、酸化物不純物のための直列キャパシタンスの不利益無しで機能的な高ｋゲートを生じさせる。ゲルマニウム層(12)は更に移動度を改善する。
（もっと読む）