【課題】急峻な不純物分布のｈａｌｏ層を備える半導体素子及び半導体素子の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体素子１は、半導体基板１０と、半導体基板１０に設けられる凸領域１２と、凸領域１２上に設けられるゲート絶縁膜１００と、ゲート絶縁膜１００の下の凸領域１２内に位置するチャネル領域１０１と、凸領域１２の両側に設けられ、チャネル領域１０１の両側にエクステンション１１５ａを有するソースドレイン領域１１５と、凸領域１２とソースドレイン領域１１５との間に設けられ、凸領域１２と接触する部分に境界を有して設けられるｈａｌｏ層１１０とを備える。 （もっと読む）

【課題】可及的に少ない工程で高精度且つ容易に２種の半導体層を選択形成し、工程の簡素化を図り工程数及び製造コストの大幅な削減をするも、各導電型のトランジスタに適合して素子性能の高い半導体装置を実現する。
【解決手段】Ｐ型ＭＯＳトランジスタの素子領域及びＮ型ＭＯＳトランジスタの素子領域の双方に、例えばエピタキシャル成長法によりＳｉＣ層を選択的に同時形成し、Ｎ型ＭＯＳトランジスタの素子領域にマスク層を形成し、マスク層を用いて、Ｐ型ＭＯＳトランジスタの素子領域に形成されたＳｉＣ層を除去し、例えばエピタキシャル成長法によりＳｉＧｅ層を選択的に形成した後、マスク層を除去する。 （もっと読む）

【課題】トランジスタ特性を長期安定化して使用することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板１上にゲート絶縁膜２を形成する工程と、前記ゲート絶縁膜２上にアモルファスシリコン膜３を形成する工程と、前記アモルファスシリコン膜３に不純物イオン４をイオン注入する工程と、前記アモルファスシリコン膜３を加工することにより、前記ゲート絶縁膜２上にゲート電極３ａを形成する工程と、を具備することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】従来技術の問題の少なくとも一つを解決する、ゲート酸化膜上に窒化珪素膜を形成する方法を提供する。
【解決手段】半導体装置におけるゲート構造の形成の一部として、ゲート酸化膜上に窒化珪素膜を形成する方法であって、窒化処理プロセスにより、半導体基板のゲート酸化膜の上部に、窒化珪素の層を形成するステップと、熱処理チャンバ内で、前記半導体基板を加熱するステップと、前記熱処理チャンバ内で、前記半導体基板をN₂に暴露するステップと、前記熱処理チャンバ内で、前記半導体基板をN₂およびN₂Oの混合物に暴露するステップと、を有する方法。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の性能を向上させる。
【解決手段】ゲート絶縁膜７、ゲート電極８ａ，８ｂ、ソース・ドレイン用のｎ^＋型半導体領域９ｂ及びｐ^＋型半導体領域１０ｂを形成してから、半導体基板１上に金属膜及びバリア膜を形成し、第１の熱処理を行って金属膜とゲート電極８ａ，８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂとを反応させることで、金属膜を構成する金属元素ＭのモノシリサイドＭＳｉからなる金属シリサイド層４１を形成する。その後、バリア膜および未反応の金属膜を除去してから、第２の熱処理を行い金属シリサイド層４１を安定化させる。これ以降、半導体基板１の温度が第２の熱処理の熱処理温度よりも高温となるような処理は行わない。第２の熱処理の熱処理温度は、金属元素ＭのダイシリサイドＭＳｉ_２の格子サイズと半導体基板１の格子サイズが一致する温度よりも低くする。 （もっと読む）

【目的】本発明は、窒素成分の抜けが少なく、ゲートリーク電流の増大を抑制することができるＨｉｇｈ−ｋゲート絶縁膜を成膜する、High-kゲート絶縁膜の成膜方法を提供する。
【解決手段】 第一の処理部にて、シリコン基板上にHigh-kゲート絶縁膜を形成する工程と、シリコン基板を第二の処理部に搬入する工程と、前記ゲート絶縁膜を窒素及び希ガス含有ガスでHigh-kゲート絶縁膜を窒化する工程と、 前記窒化された基板を前記第二の処理部でアニール処理する工程とを有する半導体デバイスの製造方法。 （もっと読む）

【課題】ゲートの漏れ電流を低減させる。
【解決手段】電子トラップ及びゲート電流の漏れを減少させる窒化物系ＦＥＴデバイス１０である。該デバイスは、デバイスの加工に起因するトラップを減少させるため比較的厚い不動態化層２０と、ゲート電流の漏れを減少させるためゲート端子３８の下方の薄い不動態化層１６、１８とを含む。デバイスは、基板１２上に堆積させた半導体デバイス層１４を含む。複数の不動態化層が半導体デバイス層１４上に堆積され、少なくとも２つの層はエッチストップを提供し得るよう異なる誘電性材料にて出来ている。層の間の境界面をエッチストップとして使用することにより１つ又はより多くの不動態化層１８、２０を除去し、ゲート端子３８と半導体デバイス層１４間の距離を正確に制御することができるようにし、この距離はデバイスの性能を向上させ且つゲート電流の漏れを減少させるよう極めて短くすることができる。 （もっと読む）

【課題】チャネル領域として用いるエピタキシャル成長結晶からゲート絶縁膜への不純物拡散による信頼性の低下を抑えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、半導体基板上に、第１の面と、前記第１の面に対して傾斜した第２の面とを有するＳｉＧｅ結晶層を形成する工程と、前記ＳｉＧｅ結晶層上に非晶質Ｓｉ膜を形成する工程と、加熱処理を施すことにより、前記ＳｉＧｅ結晶層の前記第１および第２の面をシードとして、前記非晶質Ｓｉ膜の前記第１および第２の面の近傍に位置する部分を結晶化させてＳｉ結晶層を形成する工程と、前記非晶質Ｓｉ膜の加熱処理により結晶化しなかった部分を選択的に除去、または薄くする工程と、前記Ｓｉ結晶層の表面に酸化処理を施すことにより、前記Ｓｉ結晶層の表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を含む。 （もっと読む）

【課題】垂直型トランジスタの形成時に、ビットライントレンチの形成工程をを単純化することができる半導体素子及びその製造方法を提供する。
【解決手段】垂直型トランジスタの形成のため、ソース/ドレーン領域に用いられる第1垂直型ピラー120と、チャンネルに用いられる第3垂直型ピラー125と、第1ビットラインインプラント領域140と、第3垂直型ピラー125の側壁を取り囲むサラウンドゲート130とで垂直型トランジスタ150を形成した後、ビットライントレンチの形成のためギャップフィル特性に優れたSOC(Spin On Carbon)膜160を形成する。SOC膜160は低温処理が可能であり、垂直型トランジスタ150に加えるストレスを最小化して倒れ問題を防止することができ、高温アニーリング工程で発生する表面の粗化現象がないので、CMP工程を省略することができる。 （もっと読む）

【課題】金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、本発明の目的は、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面特性を向上させることにより、電気的特性およびデバイス性能を向上させることである。
【解決手段】ｈｉｇｈ−Ｋ誘電体上に金属ゲートを蒸着することによりＭＯＳＦＥＴの製造においてｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面を向上させる方法は、熱アニーリングモジュール内で、その上にｈｉｇｈ−Ｋ誘電膜が蒸着された基板をアニールするアニーリングステップと、金属ゲート蒸着モジュール内で、前記アニールされた基板上に金属ゲート材料を蒸着させる蒸着ステップとを含み、真空を破ることなく、前記アニーリングステップおよび前記蒸着ステップが連続的に行なわれることを特徴とする。 （もっと読む）

【課題】半導体装置の製造において、細線化したゲート電極上のシリサイドにおける凝集の防止および当該シリサイドの薄膜化を両立する。
【解決手段】ＮＭＯＳトランジスタのゲート電極１２並びにソース・ドレイン領域１５の上部、およびＰＭＯＳトランジスタのゲート電極２２並びにソース・ドレイン領域２５には、それぞれＮｉシリサイド膜１２ｓ，１５ｓ，２２ｓ，２５ｓが自己整合的に形成されている。Ｎｉシリサイド膜１２ｓ，１５ｓ，２２ｓ，２５ｓは、ＮｉおよびＳｉを主成分とし、化学量論組成がＮｉＳｉあるいはＮｉＳｉ₂である。但しそれらはＰｔ，Ｖ，Ｐｄ，Ｚｒ，Ｈｆ，Ｎｂのうち１以上の元素を合計で１０ａｔ％未満の固溶量で含んでいる。 （もっと読む）

【課題】金属シリサイド層の異常成長を防止する。
【解決手段】半導体基板１にゲート絶縁膜５、ゲート電極６ａ，６ｂ、ソース・ドレイン用のｎ^＋型半導体領域７ｂおよびｐ^＋型半導体領域８ｂを形成する。それから、サリサイド技術によりゲート電極６ａ，６ｂおよびソース・ドレイン領域上に金属シリサイド層１３を形成する。そして、金属シリサイド層１３の表面を還元性ガスのプラズマで処理してから、半導体基板１を大気中にさらすことなく、金属シリサイド層１３上を含む半導体基板１上に窒化シリコンからなる絶縁膜２１をプラズマＣＶＤ法で堆積させる。 （もっと読む）

【課題】リセスゲート工程中にリセス領域のエッチング工程で尖状のホーン（Ｈｏｒｎ）が発生することを抑制できる半導体装置のリセスゲート製造方法を提供すること。
【解決手段】シリコン基板２１をエッチングし、活性領域を画定するトレンチ２２を形成するステップと、該トレンチをギャップフィルする素子分離膜２３を形成するステップと、前記活性領域のチャネル予定領域を開口させ、酸化膜と非晶質カーボン膜とが積層されたハードマスク膜を前記シリコン基板上に形成するステップと、前記ハードマスク膜をエッチング障壁（エッチングマスク）として前記チャネル予定領域を１次エッチングおよび２次エッチング（前記２次エッチングは前記非晶質カーボン膜を取除いた後に行う）の順序でエッチングし、デュアルプロファイルを有するリセス領域１００を形成するステップとを含む。 （もっと読む）

【課題】低抵抗かつ熱的安定性に優れた、ジャーマナイド薄膜を提供する。
【解決手段】ゲルマニウム（Ｇｅ）基板１１上に、Ｐｔ薄膜１２が形成され、さらにＰｔ薄膜１２の上方にＮｉ薄膜１３が形成されている。その後、熱処理を加えることによって、Ｇｅ基板上にＮｉ、Ｐｔ、Ｇｅの三元素からなる（Ｎｉ_1-xＰｔ_x）Ｇｅ薄膜が形成された。ジャーマナイド薄膜を構成する結晶粒の結晶面方位が、前記ゲルマニウム基板の［１１０］結晶面に対して、［１０２］面あるいは［００１］面を平行とする配向関係になっている。 （もっと読む）

【課題】チャネルに対して設計されたひずみを与えるストレッサー及びその形成方法を提供すること。
【解決手段】半導体基板が、異なる不純物濃度を有する異なる部分を有するヘテロエピタキシャル・シリコン含有物質で埋め込まれたリセスを備える。歪まされた膜が、リセスされたソース／ドレイン領域を、傾斜してボトム−アップで埋め込むことができる。膜は、所定の濃度のひずみを引き起こす不純物でリセス側壁をラインし、より低い濃度の不純物でリセスの残りの部分を埋め込む。後者の場合では、側壁ライナーは先細りになりえる。 （もっと読む）

【課題】ハイブリッド埋め込みプロセスを用いて、分離性能の高い素子分離構造を得る。
【解決手段】トランジスタ間を分離する素子分離構造１３を有する半導体装置１の製造方法であって、素子分離構造１３を形成する工程は、基板Ｗに形成された溝部１５の底部に第１の絶縁部３２を埋め込む工程と、第１の絶縁部３２の上に第２の絶縁部３４を埋め込む工程を有し、溝部１５の底部に第１の絶縁部３２を埋め込む工程は、第１の絶縁部３２の材料３１を基板Ｗの表面に成膜する工程と、溝部１５の上部から第１の絶縁部３２の材料３１を除去する工程と、溝部１５の上部において、溝部１５の内壁に付着していた第１の絶縁部３２の材料３１の残留層３２ａを除去する工程を有する。 （もっと読む）

【課題】シリサイド膜上に形成されるシリコン窒化膜の膨れや剥離を抑えることができる半導体装置の製造方法を提供する。
【解決手段】表面にシリサイド膜が形成された領域を有する半導体基板を、酸素元素を含むガス雰囲気中でプラズマ処理してシリサイド膜の上に酸化膜を形成する工程と、その酸化膜を形成した後、半導体基板の表面を覆うシリコン窒化膜を形成する工程と、を備えた。 （もっと読む）

【課題】高誘電体膜とシリコン基板とを分離する、極薄かつ緻密な界面層を形成する半導体デバイスの製造方法を提供する。
【解決手段】本発明の半導体デバイスの製造方法は、シリコン基板表面にシリコン酸化膜を形成する工程（酸化膜形成ステップ）と、シリコン酸化膜を所望膜厚だけ残してエッチングする工程（エッチングステップ）と、エッチング後のシリコン酸化膜上に高誘電体膜を形成する工程（高誘電体膜形成ステップ）とを有する。 （もっと読む）

【課題】ヘテロ接合型電界効果トランジスタであって、ＡｌＮ層や、ｘが０．６以上であるＡｌ_ｘＧａ_１−ｘＮ層を、電子供給層として用いる。
【解決手段】チャネル層４０である第１ＧａＮ層と、電子供給層５０であるＡｌＮ層と、キャップ層６０である第２ＧａＮ層とが順次に積層された積層体３０を備えて構成される。また、この発明のヘテロ接合型電界効果トランジスタの他の好適実施形態によれば、チャネル層である第１ＧａＮ層と、電子供給層であるＡｌ_ｘＧａ_１−ｘＮ層（０．６≦ｘ＜１）と、キャップ層である第２ＧａＮ層とが順次に積層された積層体を備えて構成される。 （もっと読む）

【課題】
ＣＭＯＳ装置の製造工程におけるコンタクト不良発生を抑制する。
【解決手段】
半導体装置の製造方法は、（ａ）Ｓｉ基板に、ｎ型の第１の活性領域、ｐ型の第２の活性領域を形成する工程と、（ｂ）活性領域に、第１、第２のゲート電極構造、第１、第２のソース・ドレイン領域をそれぞれ形成する工程と、（ｃ）第１のソース／ドレイン領域に、凹部を形成する工程と、（ｄ）凹部にＳｉ−Ｇｅを含むｐ型の圧縮応力を有する半導体エピタキシャル層を形成する工程と、（ｅ）半導体基板上に引張応力を有する窒化シリコンのエッチストッパ膜、層間絶縁膜を形成する工程と、（ｆ）層間絶縁膜、エッチストッパ膜を貫通して、コンタクト孔をエッチングする工程と、（ｇ）半導体基板上方に酸素を含むプラズマを発生する工程と、（ｈ）コンタクト孔に導電性プラグを埋め込む工程と、を有する。 （もっと読む）