【課題】半導体素子の製造方法を提供する。
【解決手段】基板上に導電膜パターンを形成する。前記基板表面及び前記導電膜パターンの表面上に酸化膜を形成する。不純物の拡散に要求されるエネルギーが上昇するように前記酸化膜を表面処理して拡散防止膜を形成する。その後、前記拡散防止膜を通じて前記導電膜パターン両側の基板及び前記導電膜パターンに前記不純物を注入して、前記基板に不純物領域を形成する。前記方法によって形成される半導体素子は、導電膜パターン及び基板にドープされている不純物の拡散が減少して高性能を有する。 （もっと読む）

【課題】 ｐ型チャネルを有する半導体装置において、前記ｐ型チャネル領域に一軸性圧縮応力をＳｉＧｅ混晶層より印加して、前記チャネル領域におけるホール移動度を向上させる。
【解決手段】 シリコン基板中、ソース領域およびドレイン領域に対応してトレンチを形成し、前記トレンチをＳｉＧｅ混晶層によりエピタキシャルに充填する際に、前記トレンチの側壁面を複数のファセットにより画成し、さらにＳｉＧｅ混晶層中のＧｅ原子濃度を２０％を超えて増大させる。 （もっと読む）

【課題】MOSFET等のデバイスのための高誘電率膜の製造方法を提供する。
【解決手段】Si基板101上のSiO₂膜（又はSiON膜）102上にHf金属膜103をスパッタし、それを熱酸化処理してHfSiO膜104を形成する。その上にTi金属膜105をスパッタし、それを熱酸化処理して、TiO₂膜106を形成する。TiO_２膜106上に、TiN金属膜107を堆積させる。これら一連の処理は、大気に晒すことなく真空中で一貫して行われる。形成されたTiN/TiO₂/HfSiO/SiO₂/Si構造は、EOT<1.0nm, 低リーク電流, ヒステリシス<20mVを満たしている。 （もっと読む）

【課題】 ｐ型チャネルを有する半導体装置において、前記ｐ型チャネル領域に一軸性圧縮応力をＳｉＧｅ混晶層より印加して、前記チャネル領域におけるホール移動度を向上させる。
【解決手段】 シリコン基板中、ソース領域およびドレイン領域に対応してトレンチを形成し、前記トレンチをＳｉＧｅ混晶層によりエピタキシャルに充填する際に、前記トレンチの側壁面を複数のファセットにより画成し、さらにＳｉＧｅ混晶層中のＧｅ原子濃度を２０％を超えて増大させる。 （もっと読む）

【課題】MOS構造の半導体装置において、ゲート電極をイオン注入のチャネリングに対して強い構造とする。
【解決手段】半導体基板上でゲート絶縁膜の上に半導体材料を堆積してゲート電極を形成する。このゲート電極の表面または内部に非晶質層を形成する。その後、ゲートサイドウォールを形成し、ゲート電極およびサイドウォールをマスクとして半導体基板に不純物をイオン注入し、ソース／ドレインを形成する。非晶質層としては、窒素を１×１０^２０〜１×１０^２２／ｃｍ^３個含む層を形成する。これを、熱処理に対する不純物析出抑制層とし、イオン注入に対するチャネリング防止層とする。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の性能を向上させる。
【解決手段】半導体基板１にＳＴＩ法で素子分離領域４を形成し、ゲート絶縁膜７を形成し、ゲート電極８ａ，８ｂを形成し、ソース・ドレイン用のｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂを形成し、半導体基板１上に金属膜１２を形成し、金属膜１２上にバリア膜１３を形成する。それから、第１の熱処理を行って金属膜１２とゲート電極８ａ，８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂとを反応させて金属シリサイド層を形成してから、バリア膜１３および未反応の金属膜１２を除去し、前記金属シリサイド層を残す。素子分離領域４は半導体基板１に圧縮応力を作用させる。バリア膜１３は半導体基板１に引張応力を生じさせる膜であり、第１の熱処理では、金属膜１２を構成する金属元素ＭのモノシリサイドＭＳｉからなる金属シリサイド層が形成される。 （もっと読む）

【課題】酸化シリコン膜及び窒化シリコン膜からなる２層構造のゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート電極中のホウ素のシリコン基板への拡散を抑制しつつ、シリコン基板とゲート絶縁膜との界面付近への窒素の拡散を抑制する。
【解決手段】半導体装置の製造方法は、シリコン基板１１上に酸化シリコン膜１３を形成するステップと、酸化シリコン膜１３上に窒化シリコン膜１４を形成するステップとを有する。窒化シリコン膜１４を形成するステップが、酸化シリコン膜１３上に単原子層よりも大きな厚みを有するシリコン層２１を成長させる第１ステップと、シリコン層２１を窒化して窒化シリコン層２４を形成する第２ステップと、シリコン単原子層２３を成長させる第３ステップと、シリコン単原子層２３を窒化して窒化シリコン層２４に形成する第４ステップとをこの順に含む。 （もっと読む）

【課題】金属シリサイド層によるゲートエッジ部でのリーク電流を低く抑えると共に、ストレッサを形成可能なゲート間のスペースを確保する。
【解決手段】ＭＯＳ構造素子の形成後に、シリサイド反応のバリアとして機能可能なメタル膜でシリサイド防止膜を形成する。当該メタル膜は、ドライエッチングで容易にエッチングされる材料から成り、且つ、サリサイドプロセス中の酸系の混合溶液に可溶な材料から成る。シリサイド形成領域開口のために、レジストマスクを利用してメタル膜をドライエッチングする。その結果、ドライエッチングの終了後に、当該メタル膜より成る第２サイドウォールスペーサー９Ｍが形成される。その後、サリサイドプロセスを実行して金属シリサイド層１２を形成する。その際、サリサイドプロセスの過程で未反応の金属を除去する際に、第２サイドウォールスペーサー９Ｍは同時に除去される。 （もっと読む）

【課題】金属或いは金属シリサイド層を多結晶シリコン層の上に含む層構造のパターニング方法において、ドーピング物質が全析出面にわたって均質に分布され、その表面性質及び隣接の層との接着性ができるだけ良くなる方法を提供する。さらに、高い選択性と、大きな均質性とをもって、かつエッチングされる全ての層にわたって真っ直ぐにエッチングされた側面部を形成するようにパターニングする方法を提供する。
【解決手段】ドーピング化合物がプロセスガスとしてポリシリコンの化学気相蒸着の際に添加され、そのプロセスガスへの供給が気相蒸着の終了近くで停止され、その結果非ドープのシリコンからなる境界層が析出される。このパターニング法は、少なくとも３段階のエッチングプロセスを含み、第一の段階ではフッ素を含むガスが、第二の段階では塩素を含むガスが、第三の段階では臭素を含むガスがエッチングのために使用される。 （もっと読む）

【課題】高速アニール処理や頻繁なクリーニング処理を必要とすることなく、不純物含有量の少ないアモルファス薄膜を基板上に効率良く形成する事が可能な半導体装置の製造方法を提供する。
【解決手段】基板４を反応室１内に搬入する工程と、前記反応室内に原料を供給する工程と、前記反応室内をパージする工程と、前記反応室内に反応物を供給する工程と、前記反応室内をパージする工程と、を複数回繰り返すことにより基板上に膜を形成する工程と、前記膜形成後の基板を前記処理室内から搬出する工程と、を有する半導体装置の製造方法であって、前記原料は酸素原子とハフニウム原子を含む原料を含み、前記膜はハフニウムを含む膜であり、前記原料を供給する工程では、基板温度を４００℃以上４５０℃以下とすることを特徴とする。 （もっと読む）

シリコンおよび酸素を備えるゲート誘電体を形成するための方法が提供される。該ゲート誘電体はまた、窒素または別の高ｋ材料を含んでもよい。一態様では、該ゲート誘電体を形成するステップは、酸化シリコン層を形成するために酸化雰囲気において基板をアニーリングする工程と、気相堆積法によって該酸化シリコン層上に窒化シリコン層や高ｋ層を堆積する工程と、該窒化シリコン層や高ｋ層の上部表面を酸化する工程と、該基板をアニーリングする工程とを含む。該ゲート誘電体は、集積処理システム内に形成されてもよい。 （もっと読む）

【課題】ゲート電極として用いられる導電膜を形成する際、ボールパターンの内部に発生するボイドの成長及び移動を阻止し得るバルブ型埋め込みチャネルを備えた半導体素子及びその製造方法を提供すること。
【解決手段】半導体素子の製造方法は、基板にバルブ型埋め込み領域（２４、２６）を形成するステップと、バルブ型埋め込み領域（２４、２６）の形成された基板（２１Ｂ）の上にゲート絶縁膜（２７）を形成するステップと、ゲート絶縁膜（２７）の上に２つの以上の導電膜からなり、これらの導電膜の間に不連続界面（３０）を有するゲート導電膜（２８Ａ、２９）を形成して、バルブ型埋め込み領域（２４、２６）を埋め込むステップとを含む。 （もっと読む）

半導体デバイスの形成方法は、真空処理装置内に基板を供する手順であって、前記基板は該基板上に設けられた歪みGe含有層と、該歪みGe含有層上に設けられたSi含有層を有する手順、前記基板を700℃未満の温度に維持する手順、及びUV支援酸化プロセスにおいて、下地である前記歪みGe含有層の酸化と歪み緩和を最小限に抑制しながら前記Si含有層を酸化を起こすラジカルに曝露してSi含有誘電層を生成する手順を有する。基板、該基板上に設けられた歪みGe含有層、及び該歪みGe含有層上に形成されたSi含有誘電層を有する半導体デバイスが供される。当該半導体デバイスは、前記Si含有誘電層上に設けられたゲート電極層すなわちhigh-k層、及び該high-k層上に設けられたゲート電極層をさらに有して良い。
（もっと読む）

【課題】絶縁耐圧の良好な絶縁層を製造する技術を提供することを目的とする。また、絶縁耐圧の良好な絶縁層を有する半導体装置を製造する技術を提供することを目的とする。
【解決手段】シリコンを主成分とする半導体層若しくは半導体基板に対して高密度プラズマ処理を行うことにより、半導体層の表面若しくは半導体基板の上面に絶縁層を形成する。このとき、供給ガスを希ガス、酸素及び水素を含むガスから希ガス及び酸素を含むガスに途中で切り替えて高密度プラズマ処理を行う。 （もっと読む）

反復して行うブランケット堆積と選択的エッチングとのサイクル的なプロセスによって、半導体ウィンドウ（１１４）内にエピタキシャル層（１２５）を選択的に形成する。ブランケット堆積フェーズは、フィールド酸化物等の絶縁領域（１１２）上へ非エピタキシャル材料（１２０）を残し、選択的なエッチングフェーズは、優先的に非エピタキシャル材料（１２０）を除去し、且つ、堆積されるエピタキシャル材料（１２５）はサイクル毎に堆積される。エピタキシャル材料（１２５）の品質は、絶縁体（１１２）上で堆積が発生しない選択的プロセスよりも向上する。プロセスのエッチングフェーズ中にゲルマニウム触媒を使用することは、エッチング速度を促進し、且つ、複数のサイクルを介する等温および／または等圧条件の維持費用の節約を容易にする。スループットおよび品質は、トリシランの使用、絶縁領域（１１２）上への非晶質材料（１２０）の形成、および各堆積フェーズにおける非晶質：エピタキシャル材料の厚さの比の最小化によって向上する。 （もっと読む）

【課題】本発明は、様々なトランジスタタイプの金属ゲート電極の実効仕事関数及び閾値電圧を、簡便で、再生可能でまた効率的な方法で制御することができるＭＯＳＦＥＴデバイスを製造する方法を提供すること。
【解決手段】本発明は、ＭＯＳＦＥＴ、ＦｉｎＦＥＴ、若しくはメモリーデバイスにおけるゲートを作製するにあたり、半導体基板上に、(予め)決定された移動度、リーク、及び／又はＥＯＴ(酸化膜換算膜厚)の仕様を満たす誘電体材料からなる少なくとも一層を成長させ、
上記ゲート電極を形成する前に、上記少なくとも一層の誘電体層とゲート電極との間の界面に、ランタンハフニウム酸化物材料を含む若しくはこれからなる、好ましくはＬａ_２Ｈｆ_２Ｏ_７からなる界面層を成長させ、上記界面層に接触する誘電体材料からなる少なくとも一層を、上記界面層材料と相違させることを特徴とする。
金属ゲート電極、ゲート誘電体及び界面層を備える新たなＭＯＳＦＥＴを開示している。その製造方法、及びその応用も提供する。 （もっと読む）

【課題】本発明は、様々なトランジスタタイプの金属ゲート電極の実効仕事関数及び閾値電圧を、簡便で、再生可能でまた効率的な方法で制御することができるＭＯＳＦＥＴデバイスを製造する方法を提供すること。
【解決手段】本発明は、ＭＯＳＦＥＴ、ＦｉｎＦＥＴ、若しくはメモリーデバイスにおけるゲートを作製するにあたり、半導体基板上に、(予め)決定された移動度、リーク、及び／又はＥＯＴ(酸化膜換算膜厚)の仕様を満たす誘電体材料からなる少なくとも一層を成長させ、
上記ゲート電極を形成する前に、上記少なくとも一層の誘電体層とゲート電極との間の界面に、ランタンハフニウム酸化物材料を含む若しくはこれからなる、好ましくはＬａ_２Ｈｆ_２Ｏ_７からなる界面層を成長させ、上記界面層に接触する誘電体材料からなる少なくとも一層を、上記界面層材料と相違させることを特徴とする。
金属ゲート電極、ゲート誘電体及び界面層を備える新たなＭＯＳＦＥＴを開示している。その製造方法、及びその応用も提供する。 （もっと読む）

電界効果トランジスタのゲート誘電体の製造方法を提供する。一実施形態において、前記方法は、自然酸化物層を除去するステップと、酸化物層を形成するステップと、酸化物層の上にゲート誘電体層を形成するステップと、ゲート誘電体層の上に酸化物層を形成するステップと、層と下に横たわる熱酸化物／シリコン接合部をアニールするステップとを含む。所望により、ゲート誘電体層を形成する前に、酸化物層を窒化してもよい。一実施形態において、基板上の酸化物層は、酸化物層を堆積させることによって形成され、ゲート誘電体層上の酸化物層は、酸素含有プラズマを用いてゲート誘電体層の少なくとも一部を酸化することによって形成される。他の実施形態において、ゲート誘電体層上の酸化物層は、熱酸化物層を形成することによって、即ち、ゲート誘電体層上に酸化物層を堆積させることによって形成される。 （もっと読む）

【課題】エッチングにより除去した自然酸化膜がサイドウォールなどに再付着しないようにして、電気的特性に優れた半導体装置の製造方法を提供する。
【解決手段】三フッ化窒素ガス、フッ化水素ガス、六フッ化二炭素ガス、四フッ化炭素ガスおよび六フッ化硫黄ガスよりなる群から選ばれる少なくとも１種以上のフッ素系ガスとアルゴンガスとの混合ガスを用いてプラズマエッチングを行うことにより、シリコン基板１およびゲート電極３の表面に存在する自然酸化膜５を除去した後、シリコン基板１およびゲート電極３の上に金属シリサイド膜を形成する。 （もっと読む）

【課題】スパッタリング法により形成される膜のウエハ面内の膜厚分布の均一性を向上させることのできる技術を提供する。
【解決手段】コリメータ１１５の本体１１６を中央部から周辺部にかけて徐徐に薄くして、本体１１６に設けられる多数個の制御孔１１７のアスペクト比をコリメータ１１５の中央から外側にかけて連続的に小さくする。このコリメータ１１５をウエハとターゲットとの間に設置し、３００℃以上に加熱されたウエハの上に膜厚１０ｎｍ程度のコバルト膜を堆積し、続いてコバルト膜の上に窒化シリコン膜を堆積した後、シリサイド反応によりコバルトダイシリサイド層を形成する。 （もっと読む）