【課題】浅い不純物領域を有する半導体装置を提供する。
【解決手段】チャネル形成領域を含む半導体ならびに前記チャネル形成領域の上のフローティングゲートおよびコントロールゲートを含む半導体装置であって、前記フローティングゲートの一方の側の前記半導体には、前記フローティングゲートとオーバーラップする第１の不純物領域が形成されており、前記フローティングゲートの他方の側の前記半導体には、深さが０．１μｍ以下で、且つ前記フローティングゲートとオーバーラップが無い第２の不純物領域が形成されており、前記チャネル形成領域の長さは０．３μｍ以下であることを特徴とする。 （もっと読む）

【課題】ＭＯＳトランジスタを微細化した上で駆動力を向上させることを目的とする。
【解決手段】チャネル領域において、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレインのエクステンション領域の表面側に向けては中央部よりも濃い第１導電型不純物濃度を持つ第１ハロー領域を有し、チャネル中央部からソースおよびドレインのエクステンション領域の下部の半導体基板表面から深い位置には、さらに濃い第１導電型不純物濃度を持つ第２ハロー領域を有する。これらの半導体装置の製造方法としては、第１ハロー領域のドーピング工程を、第１導電型不純物をゲート電極の上方からゲート電極をマスクとして、ゲート電極側壁を眺めるように斜めにイオン注入し、さらに、第２ハロー領域は、ゲート電極上方からゲート電極をマスクとして、ゲート側壁に沿う方向に基板表面にはほぼ垂直に、かつ第１ハロー領域のイオン注入ドーズ量よりも大きなドーズ量でイオン注入することにより形成する。 （もっと読む）

【課題】ニッケルシリサイド膜とシリコンとの界面における界面抵抗を低減することを可能にする。
【解決手段】シリコン基板に不純物が導入された不純物領域を形成する工程と、不純物領域を覆うようにＮｉ層を形成する工程と、アニールすることにより、不純物領域の表面をＮｉＳｉ_２層に変化させる工程と、ＮｉＳｉ_２層上にＮｉ層を形成する工程と、アニールすることにより、ＮｉＳｉ_２層をシリサイド化する工程と、を備えている。 （もっと読む）

【課題】ダミーゲートを用いた半導体装置の製造方法において、ＲＰＴの短縮、ゲート寸法の加工精度の向上を図る半導体装置の製造方法を提供する。
【解決手段】半導体基板上にダミーゲートを形成する工程、前記ダミーゲートをマスクとして前記半導体基板に不純物を導入して、ソース・ドレイン拡散領域を形成する工程、前記ダミーゲートの周囲に絶縁膜を形成する工程、前記ダミーゲートを除去して開口部を形成する工程、及び前記開口部にゲート絶縁膜を介してゲート電極を形成する工程を具備する方法である。前記ダミーゲートは、前記半導体基板上に、炭素と水素との原子比（Ｃ／Ｈ）が１以上であり、かつ炭素の絶対量が５０％以上である炭素過剰の組成のポリマーを塗布してポリマー膜を形成する工程、前記ポリマー膜上にフォトレジストパターンを形成する工程、及び前記フォトレジストパターンを前記ポリマー膜に転写する工程により形成されることを特徴とする。 （もっと読む）

【課題】シリンドリカルレンズアレイを用いて線状ビームを形成する際に、原ビームの光軸ずれを防止することでシリンドリカルレンズアレイにおける原ビームの入射位置のずれを防止し、安定的に均一強度分布の線状ビームを形成すること。
【解決手段】レーザ発振器から射出されるレーザビームを偏向する偏向ミラーと、転送レンズと、転送レンズを通過したレーザビームを複数に分割するシリンドリカルレンズアレイと、シリンドリカルレンズアレイで形成されたレーザビームを重ね合わせる集光レンズとを備え、レーザ発振器の射出口から偏向ミラーまでの距離をａ、偏向ミラーから前記転送レンズまでの距離をｂ、転送レンズからシリンドリカルレンズアレイの入射面までの距離をｃ、転送レンズの焦点距離をｆとした場合、これらが次式、
１／ｆ＝１／（ａ＋ｂ）＋１／ｃ
を満たすように配置する。 （もっと読む）

【課題】短チャネル効果を防止しつつチャネル長の短い微細な半導体装置を実現する。
【解決手段】チャネル形成領域１０３に対して人為的かつ局部的にドットパターン状の不純物領域１０４を形成する。この不純物領域１０４がドレイン側空乏層のチャネル形成領域１０３への広がりを抑え、短チャネル効果を防止する。また、不純物領域１０４によってチャネル幅Ｗを実質的に細分化し、それに伴って生じる狭チャネル効果によって短チャネル効果によるしきい値電圧の低下を緩和する。 （もっと読む）

【課題】本発明は、ＭＯＳトランジスタを備えた半導体装置の製造方法に関し、高性能なＭＯＳトランジスタを形成できる半導体装置の製造方法を提供することを目的とする。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極を形成し（ステップＳ１）、ゲート電極をマスクとして半導体基板に不純物を注入し（ステップＳ７）、不純物の拡散を制御する拡散制御物質を半導体基板に注入し（ステップＳ８）、ゲート電極の側壁にサイドウォール絶縁膜を形成し（ステップＳ９）、ゲート電極及びサイドウォール絶縁膜をマスクとして半導体基板に不純物を深く注入し（ステップＳ１０）、急速ランプ加熱法によるアニール処理により不純物を活性化し（ステップＳ１１）、ミリ秒アニール処理により不純物をさらに活性化する（ステップＳ１２）。 （もっと読む）

【課題】良質なシリコン窒化膜、酸化アルミニウム膜、遷移金属高誘電率絶縁膜を形成することを可能にする。
【解決手段】半導体を主構成元素とする膜および半導体基板のいずれか一方上に、シリコン−窒素結合、アルミニウム−酸素結合、遷移金属−酸素−シリコン結合、および遷移金属−酸素−アルミニウム結合、遷移金属−酸素結合の少なくとも一つの結合を有する絶縁膜を形成するステップと、最大強度の波長が前記絶縁膜に応じた波長領域内でかつ前記絶縁膜に吸収される波長のパルス状赤外光を前記絶縁膜に照射するステップと、を備えている。 （もっと読む）

【課題】レーザアニールを行う前に、パターン上にレーザ光を全反射する反射パターンを形成することで、レーザアニールの際のパターン損傷、消失等の発生防止を可能にする。
【解決手段】パターン（ゲート電極）１３が形成された半導体基板１１にレーザ光Ｌを照射する工程を備えた半導体装置の製造方法において、前記レーザ光Ｌを照射する前に、前記パターン１３上に絶縁膜１９を形成する工程と、前記パターン１３上の前記絶縁膜１９との界面において前記レーザ光Ｌを全反射するもので傾斜面を有する反射パターン２１を形成する工程を備えたことを特徴とする。 （もっと読む）

【課題】 ゲート絶縁膜のＳｉＯ₂換算膜厚の薄膜化を達成した半導体装置を提供する。
【解決手段】 半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、アモルファスもしくは多結晶のＳｉ_1-xＧｅ_x（０≦ｘ＜０．２５）を主成分とし、シリコン原子を置換する配置にあるようなｐ型不純物を含有するゲート電極とを具備する半導体装置である。前記ゲート電極における前記シリコン原子を置換する配置にあるようなｐ型不純物は、５×１０¹⁹個／ｃｍ³以上５×１０²⁰個／ｃｍ³以下の濃度で含有された第一のｐ型不純物と、前記第一のｐ型不純物より原子半径が小さい第二のｐ型の不純物とを含み、しかも第一のｐ型不純物と第二のｐ型不純物とが共有結合していることを特徴とする。 （もっと読む）

【目的】チャネル移動度を大きくし、チャネル抵抗を低減できるＭＯＳゲート型炭化珪素半導体装置の提供。
【構成】一導電型の領域に挟まれた他導電型領域表面にゲート酸化膜を介して形成されるポリシリコンゲート電極を備えるＭＯＳゲート型炭化珪素半導体装置において、前記ゲート酸化膜に接する前記他導電型領域が他導電型シリコン半導体層で形成されているＭＯＳゲート型炭化珪素半導体装置とする。 （もっと読む）

【課題】 特性や信頼性に優れた半導体装置を作製することが可能な製造方法を提供する。
【解決手段】 Ｓｉ基板上のゲート形成予定領域にダミーゲートを形成する工程と、このダミーゲートの両側に対応する領域のＳｉ基板内に不純物を導入し熱処理によってこの不純物を活性化することによりソース・ドレイン領域２３、２５を形成する工程と、ダミーゲートの側壁を取り囲む絶縁膜２４、２６を形成する工程と、ダミーゲートを除去して開口部を２２ａ形成する工程と、この開口部が形成された領域又はその下部領域にＳｉＧｅ層２８を形成する工程と、開口部に露出しているＳｉＧｅ層上にゲート絶縁膜２９を介してゲート電極３０、３１を形成する工程とを有する。 （もっと読む）

【課題】半導体と電極の金属との間に働く応力を緩和することが可能な半導体装置の製造方法を提供する。
【解決手段】本発明のＣＭＯＳ（半導体装置）の製造方法は、シリコン基板１上にゲート絶縁膜６を形成する工程と、ゲート絶縁膜６上にアモルファスシリコン層７０を形成する工程と、アモルファスシリコン層７０上にゲート電極１０を構成するルテニウム（Ｒｕ）を含むＲｕ層８を形成する工程と、アモルファスシリコン層７０とルテニウムとを反応させることにより、ゲート絶縁膜６とＲｕ層８との界面にシリコンよりもルテニウムの含有量の多いルテニウムシリサイド（Ｒｕ−Ｓｉ）層７を形成する工程とを備えている。 （もっと読む）

【課題】 ファセット形状のない金属シリサイド層を形成し、ソース・ドレインとシリコン基板との間の接合リークを減少させる。
【解決手段】 シリコン基板１の上にソース・ドレイン５を形成し、その上にシリサイド化用金属膜（Ｎｉ膜）６、ストレス膜７を形成する。ストレス膜７としてTiN膜およびCo膜からなる積層膜を形成する。この状態でシリサイド化アニールを行うと、ストレス膜７は引っ張り応力１０ａを有する。この応力に対応するように、シリサイド化用金属膜６は圧縮応力１０ｂを有する。
このようにしてシリサイド化用金属膜６をシリコン基板１とシリサイド化反応させることにより、反応速度が抑制される。このため、ファセット形状を有しないNiモノシリサイド層（NiSi）を形成することができる。これにより、ソース・ドレイン５とシリコン基板１との間の接合リーク電流を減少させることができる。 （もっと読む）

【課題】 高性能ＣＭＯＳ用途のためのＨｆドープされた極薄酸窒化シリコン膜及びその製造方法を提供すること。
【解決手段】 半導体構造体と、これを形成する方法であって、この方法は、ベース・ゲート誘電体層（５３）の上部に安定した拡散制御材料の均一なバッファ層を形成するステップと、次いで、遷移金属原子のソースを含有する均一な層を形成するステップと、次いで、この構造体をアニールして、ソースから遷移金属原子を、拡散制御材料を通してベース・ゲート誘電体層（５３）に拡散させるステップと、を含む。 （もっと読む）

第１の半導体材料からなる基板（１００）の表面（Ｓ）に沿って形成したゲート電極（１）とゲート絶縁層（２）とを備える半導体デバイスであり、ゲート電極（１）とゲート絶縁層（２）はいずれもスペーサ（３）に囲まれている。本デバイスはまた、それぞれ基板表面より下でゲート電極（１）の２つの対辺に沿って位置するソース領域（４）とドレイン領域（５）とを備える。ソース領域とドレイン領域は各々、基板（１００）上に配置され、基板（１００）とスペーサ（３）との間で延在する第２の半導体材料からなる部分（６，７）を備える。第２の材料の融点は、第１の材料の融点を下回る。第２の材料からなる部分（６，７）は、ソース（４）およびドレイン（５）領域の拡張部を成す。本半導体デバイスは、ＭＯＳトランジスタとすることができる。
（もっと読む）

【課題】結晶欠陥を抑制して熱処理することが可能な熱処理装置を提供する。
【解決手段】半導体基板１上に、半導体基板１より小さな屈折率の透光膜１４を形成し、半導体基板１を３００℃以上、且つ６００℃以下の温度に加熱し、透光膜１４を通して半導体基板１表面を０．１ｍ秒〜１００ｍ秒のパルス幅の光を照射することを含み、透光膜１４の膜厚が、光のピーク波長と、透光膜１４の屈折率とで規定される。 （もっと読む）

本発明は、ゲート絶縁膜上に形成されると共にゲート物質から形成されるゲート電極及び半導体基板を有するMIS型半導体デバイスを提供する。ゲート電極は、基板に向かう方向に向けられる第一の側部及び前記基板から離れる方向に向けられる第二の測部を有し、前記活性化された結晶ゲート物質の第一の層は、10¹⁹イオン/cm³又はそれより高いドーピングレベルを有する活性化された結晶ゲート物質の第一の層と、前記活性化された結晶ゲート物質の第一の層の前記第二の側部におけるゲート物質の第二の層とを有する。本発明は、このようなデバイスを製造する方法も提供する。
（もっと読む）

基板上に形成された例えば窒化シリコン膜などの薄膜において、その引張応力を増大させる方法及びシステムが提供される。薄膜は平面状の膜であってもよいし、例えばＮＭＯＳゲート上に形成された窒化膜などの非平面状の膜であってもよい。薄膜は該膜を非等方的に曝す平行電磁（ＥＭ）放射線に曝される。ＥＭ放射線は約５００ｎｍ未満の波長を有する成分を有する。ＥＭ放射線源は多周波放射線源を含み得る。
（もっと読む）

【課題】フッ素原子を分子中に含むガスでは、ＳｉＮ膜のエッチングが等方的に進行するため、サイドウォールの幅が小さくなり、ＬＤＤ領域の幅を大きくすることが困難であった。
【解決手段】ゲート電極上に窒化珪素膜を形成し、エッチングガスとして臭化水素ガスを主に用い、ＩＣＰ（誘導結合型プラズマ）法などのエッチング方法により、窒化珪素膜のうちゲート電極上の部分と基板表面部のみを除去し、同時にゲート電極の側面部のみに窒化珪素膜を残す。 （もっと読む）