【課題】ＳＢＳＩ法において第１半導体層及び第２半導体層の膜形成の所要時間を短縮で
きるようにした半導体装置の製造方法を提供する。
【解決手段】単結晶の半導体基板１の表面領域２上にアモルファス又は多結晶構造の第１
半導体層１１を形成する工程と、第１半導体層１１上にアモルファス又は多結晶構造の第
２半導体層１２を形成する工程と、第２半導体層１２上から半導体基板１の表面領域２に
向けてＳｉ又はＡｒをイオン注入して、半導体基板１の表面領域２と、第１半導体層１１
及び第２半導体層１２をアモルファス化する工程と、イオン注入によるアモルファス化を
行った後で半導体基板１に熱処理を施して、半導体基板１の表面領域２と、第１半導体層
１１及び第２半導体層１２を単結晶化する工程と、を含む。 （もっと読む）

【課題】製造工程を増やすことなく、光取り出し効率の向上を図ることが可能な半導体発光素子およびウエハを提供する。
【解決手段】単結晶基板に化合物半導体層３を積層し、単結晶基板を分割して個片化することで形成された半導体発光素子１において、分割された単結晶基板である個片基板２の側面２１〜２４は、単結晶基板における結晶構造の劈開面とは異なる面となるように、個片基板２の基準とした側面２１を、（1−１００）面に対して１５°の角度を成すように形成されている。 （もっと読む）

【課題】比較的簡便な手法によって低転位のＡｌＮ系III族窒化物厚膜を得ることができる方法を提供する。
【解決手段】所定の基材上にＭＯＣＶＤ法によってＡｌＮ系III族窒化物成長下地層が形成されてなるエピタキシャル基板の上に、ＨＶＰＥ法によってＡｌＮ系III族窒化物厚膜をエピタキシャル形成する場合に、ＭＯＣＶＤ法における加熱温度よりも高い温度で該エピタキシャル基板を加熱処理した上で、厚膜層の形成を行うようにすることで、厚膜層の低転位化を実現することができる。すなわち、ＨＶＰＥ法を用いた厚膜成長に先立って、加熱処理という比較的簡便な処理を施すだけで、ＨＶＰＥ法による成長に際して特別の構成を有する装置を用いたり、あるいは成長条件に特段の限定を加えたりしなくとも、低転位のＡｌＮ系III族窒化物からなる厚膜層を形成することができる。 （もっと読む）

【課題】ＧａとＮとを含む系半導体層の表面近くのリーク電流を低減することが可能な半導体の処理方法、半導体装置およびその製造方法を提供すること。
【解決手段】本発明は、ＧａＮ系半導体層（２０）の表面にシリコンを含有する第１絶縁膜（２４）を形成する工程と、ＧａＮ系半導体層（２０）の表面に形成された第１絶縁膜（２４）を除去する工程と、を有することを特徴とする半導体の処理方法、半導体装置およびその製造方法である。本発明によれば、ＧａＮ系半導体層の表面のＧａとＮの組成比を化学量論的組成比に近づけることができる。 （もっと読む）

【課題】転位密度が低く結晶性のよいＧａＮ結晶の製造方法、ＧａＮ結晶基板、およびそのＧａＮ結晶基板を含む半導体デバイスを提供する。
【解決手段】ＧａＮ結晶の製造方法は、昇華法により成長させたＡｌＮ種結晶の少なくとも一部で形成されているＡｌＮ種結晶基板３を用いて、ＨＶＰＥ法によりＧａＮ結晶４を成長させるＧａＮ結晶の製造方法であって、ＡｌＮ種結晶基板の反りの曲率半径が５ｍ以上であることを特徴とする。 （もっと読む）

【課題】幅広い材料選択が可能で生産性に優れた半導体膜の製造方法を提供する。
【解決手段】膜成長用基板１の表面の一部の領域に導電体層２を形成する工程と、
膜成長用基板１の表面の一部の領域以外の領域から半導体をエピタキシャル成長させ、導電体層２を覆う半導体膜３を形成する工程と、
誘導加熱用コイル４での電磁誘導により導電体層２を発熱させることで、半導体膜３を膜成長用基板１から分離する工程とを含む、半導体膜３の製造方法。 （もっと読む）

【課題】 抵抗値の高いIII族窒化物半導体結晶、III族窒化物半導体基板、半導体装置およびIII族窒化物半導体結晶の製造方法を提供すること。
【解決手段】 ＧａＮ基板１のＦｅドープＧａＮ層１４は、遷移金属原子であるＦｅ原子が添加されたIII族窒化物半導体結晶であって、Ｇａ原子空孔密度が１×１０^１６ｃｍ^−３以下である。ＦｅドープＧａＮ層１４のＦｅ原子の密度は、５×１０^１７ｃｍ^−３〜１０^２０ｃｍ^−３である。また、ＦｅドープＧａＮ層１４のＦｅ原子の密度は、ＦｅドープＧａＮ層１４中の酸素原子およびシリコン原子の合計の密度よりも高い。 （もっと読む）

【課題】半導体基板に汚染物質が付着することを抑えトランジスタの特性を劣化させることなく製造することができる半導体基板の製造方法及び半導体装置の製造方法を提供する。
【解決手段】半導体基板４１の製造方法は、シリコン基板１１上におけるＳＯＩ素子形成領域１３のみに、シリコンバッファ層１８及びシリコンゲルマニウム層１５が成長する条件でエピタキシャル成長させる。次に、シリコン基板１１上の全面にシリコン層１６を成長させる。そのあと、シリコンゲルマニウム層１５に代えて埋め込み絶縁層３１を埋め込む。これにより、引き続く工程において、シリコン基板１１上に汚染の原因であるシリコンゲルマニウム層１５が残ることを少なくすることができ、処理を行う炉の中にゲルマニウムが広がることを抑えることが可能となる。 （もっと読む）

【課題】ガリウム酸化物基板を用い、このガリウム酸化物基板上に窒化物半導体を成長させるのに好ましいバッファ層として、（０００１）の面方位以外の面方位に形成した窒化物半導体成長基板及びその製造方法を提供する。
【解決手段】ガリウム酸化物基板と、ガリウム酸化物基板上に６００℃以下の成長温度条件で、水素キャリアにより所定の面方位に形成された窒化物半導体のバッファ層とを有する窒化物半導体成長基板とする。これにより、バッファ層の上に成長させた窒化物半導体は分極が小さく、あるいは、分極なしに形成できるので、発光効率の高い発光素子を形成するのに適した窒化物半導体成長基板及びその製造方法が可能となる。 （もっと読む）

【課題】基板上にエピタキシャル層を成長させる際、新たな保護膜の形成や除去の工程を必要とすることなく、清浄で鏡面のオリエンテーションフラットを維持することを可能とする。
【解決手段】半導体エピタキシャルウェハは、劈開により形成されたオリエンテーションフラット２を有する基板１と、該基板１上に形成された半導体のエピタキシャル層とからなり、前記基板１のオリエンテーションフラット２の両端２ａが、前記基板内側へ所定距離入った領域まで被覆部材１５で覆い隠された状態で前記基板１上にエピタキシャル層が形成され、前記被覆部材１５を前記基板１から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラット２の両端２ａに存在する。 （もっと読む）

【課題】多結晶ＡｌＮ基板を用いつつ結晶性にすぐれた窒化物半導体ウェーハ及び窒化物半導体素子を提供する。
【解決手段】配向性を有する多結晶窒化アルミニウムからなり、主面上に複数のステップ１０Ｓが形成された基板１０と、前記基板の前記主面上に設けられた単結晶の窒化物半導体層２５とを備えた窒化物半導体ウェーハ１及び前記窒化物半導体層２５の上に設けられた電極を備えた窒化物半導体素子。 （もっと読む）

半導体ウェハ（１）を横方向に分断する本発明の方法では、成長基板（２）を準備し、この成長基板（２）に半導体層列（３）をエピタキシ成長させる。ここではこの半導体層列には、分離層（４）として設けられた層と、成長の方向に見てこの分離層に続く少なくとも１つの機能半導体層（５）とが含まれている。引き続いてこの機能半導体層（５）を通して分離層（４）にイオン打ち込み、半導体層をこの分離層（４）に沿って分断し、上記の成長基板（２）を含む半導体ウェハ（１）の部分（１ａ）が切り離される。
（もっと読む）

本発明は、成長基板（２）と半導体層列（３）を含んでいる半導体ウエハの横方向切断のための方法に関している。この方法は成長基板（２）を設けるステップと、前記成長基板（２）において機能性半導体層（５）を含んだ半導体層列（３）をエピタキシャル成長させるステップと、マスキング領域（１１）と非マスキング領域（１２）の作成のために前記半導体層列（３）の部分領域にマスク層（１０）を被着させるステップと、半導体ウエハ（１）におけるイオン打込み領域（１３）作成のために非マスキング領域（１２）を通してイオンを打ち込むステップと、前記イオン打込み領域（１３）に沿って半導体ウエハ（１）を切断するステップとを有し、前記成長基板（２）又は少なくともその一部が半導体ウエハから分離されるようにしたことを特徴とする。
（もっと読む）

【課題】簡便な方法によってＡｌＮを含むＡｌＮ系III族窒化物の自立した状態の単結晶を作製する方法を提供する。
【解決手段】サファイア基材１の上にＡｌＮの成長下地層２を形成した下地基板３の上に、第１中間層４を形成したうえで、さらにＡｌＮ単結晶層７をＨＶＰＥ法によって形成し、積層体１０を得る。ここで、第１中間層４は単結晶層７よりも分解温度の低い物質、好ましくはＡｌＧａＮなどのIII族窒化物により形成される。この積層体１０を第１中間層４の分解温度よりも高く単結晶層７の分解温度よりも低い温度、例えば１６５０℃に加熱すると、第１中間層４が分解消失し、主としてＡｌＮ単結晶層７の部分からなる自立した状態のＡｌＮ系III族窒化物単結晶７ａを得ることが出来る。 （もっと読む）

【課題】従来よりも結晶品質の優れたIII族窒化物結晶およびその形成方法を提供する。
【解決手段】所定の基材に第１のIII族窒化物結晶を成長下地層２としてエピタキシャル形成してなる下地基板に対して、１２５０℃以上の所定の温度で熱処理を行う。これにより、成長下地層２の表面には、島状結晶２Ｉによる三次元的な微細な凹凸形状が形成される。係る下地基板の上に、結晶層４として、第２のIII族窒化物をエピタキシャル形成する。結晶層４と下地基板３との界面には多数の微細な空隙５を介在することになるが、該空隙５の存在により、下地基板３からの転位の伝搬が抑制されるので、結晶層４の転位密度は低下する。結果的に、良好な結晶品質の結晶層４を得ることが出来る。 （もっと読む）

高速シリコンＣＭＯＳ回路及び高電力ＡｌＧａＮ／ＧａＮ増幅器が、同じウェハー上に集積される。高抵抗シリコンの薄層が、基板上に結合される。ボンディングに続いて、ＡｌＧａＮ／ＧａＮ構造を結合したシリコン層上に成長させる。次いで、窒化シリコン又は酸化シリコン層をＡｌＧａＮ／ＧａＮ構造上に堆積させる。これに続いて、シリコンの薄層を窒化シリコン／酸化シリコン層に結合させる。ＡｌＧａＮ／ＧａＮ装置の形成領域が規定され、シリコンがこれらの領域から離れてエッチングされる。これに続いて、ＣＭＯＳ装置がシリコン層上に形成され、ＡｌＧａＮ／ＧａＮ装置がＡｌＧａＮ／ＧａＮ表面上に形成される。 （もっと読む）

光が導電性のあるＺｎＯを通過し、（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯが直接ウェーハ・ボンディングされた発光ダイオード（ＬＥＤ）を提供する。（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯのウェーハの両方に平坦で清潔な表面を準備する。次に（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯウェーハの間でウェーハ・ボンディング工程を行うが、これは（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯウェーハを互いに張り合わせて、そこで窒素雰囲気中で一軸性圧力の下、設定温度で設定された時間ウェーハ・ボンディングを行う。ウェーハ・ボンディング工程の後、ＺｎＯはＬＥＤの内部から光取り出し量を増加させるために整形される。
（もっと読む）

多層半導体装置は、ウェハーボンディングを介して移行させた単結晶膜の電気的特性を有する多結晶基板の良好な熱的及び電気的特性を利用している。装置構造は、研磨された多結晶、例えば炭化シリコン基板を含む。シリコンの平坦化層が表面に形成され、続いて化学的機械研磨される。次いで、基板は、バルクリシコンウェハー又はsilicon-on-insulator（ＳＯＩ）ウェハーに結合される。シリコン（ＳＯＩ)ウェハーは所望厚さに薄肉化される。 （もっと読む）

【課題】 表面において所望の電気的特性を有する化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法を提供する。
【解決手段】 化合物半導体基板１０は、ｐ型の化合物半導体からなる基板１２と、基板１２の表面１２ａに結合しておりｐ型の不純物原子を含む物質１４とを備える。 （もっと読む）

【課題】作製条件に特段の制限を設けることなく、III族窒化物結晶における表面平坦性の向上を実現する方法を提供する。
【解決手段】単結晶の基材１とその主面上にエピタキシャル形成されたIII族窒化物結晶膜からなる上部層２とで構成されたエピタキシャル基板１０を、窒素雰囲気下で１２５０℃以上の温度で加熱処理する。
【効果】表面におけるピットが低減することにより表面平坦性が改善し、また、III族窒化物結晶内の転位密度が熱処理前の１／２以下となる。 （もっと読む）