半導体エピタキシャルウェハ及びその製造方法
【課題】基板上にエピタキシャル層を成長させる際、新たな保護膜の形成や除去の工程を必要とすることなく、清浄で鏡面のオリエンテーションフラットを維持することを可能とする。
【解決手段】半導体エピタキシャルウェハは、劈開により形成されたオリエンテーションフラット２を有する基板１と、該基板１上に形成された半導体のエピタキシャル層とからなり、前記基板１のオリエンテーションフラット２の両端２ａが、前記基板内側へ所定距離入った領域まで被覆部材１５で覆い隠された状態で前記基板１上にエピタキシャル層が形成され、前記被覆部材１５を前記基板１から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラット２の両端２ａに存在する。
【解決手段】半導体エピタキシャルウェハは、劈開により形成されたオリエンテーションフラット２を有する基板１と、該基板１上に形成された半導体のエピタキシャル層とからなり、前記基板１のオリエンテーションフラット２の両端２ａが、前記基板内側へ所定距離入った領域まで被覆部材１５で覆い隠された状態で前記基板１上にエピタキシャル層が形成され、前記被覆部材１５を前記基板１から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラット２の両端２ａに存在する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体エピタキシャルウェハ及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置、例えば化合物半導体レーザー素子を作成するには、ＧａＡｓなどの半導体基板に、ＭＯＶＰＥ（有機金属気相成長）法やＭＢＥ（分子線エピタキシー）法などの気相成長法を用いて、所望の組成、厚さの化合物半導体結晶を順次エピタキシャル成長させてエピタキシャルウェハを作製する。このエピタキシャルウェハを劈開面に沿ってチップに切り出し、エッチング、電極形成などの素子形成プロセスを経て、半導体レーザー素子を作成する。
【０００３】
この半導体レーザー素子のエピタキシャル結晶成長に用いる基板は、一般に、基板の結晶方位を示すために、オリエンテーションフラット（ＯＦ）と呼ばれる短い線分を有している。図７に、このようなオリエンテーションフラット２を有するＧａＡｓの基板１を示す。なお、ダイヤモンド構造をとるＳｉ基板の場合は表裏の区別がないが、閃亜鉛鉱構造をとるＧａＡｓ基板の場合は表裏で結晶メサ形状が異なるので、劈開面を示すオリエンテーションフラット（ＯＦ）２の他に、それに直角に面の向きを示すためのインデックスフラット（ＩＦ）３を付ける。
【０００４】
このオリエンテーションフラット２は、円形基板の周辺の一部を特定の結晶面で自然劈開して一定長さの弦とし、その弦の自然劈開に沿った面を露出させることで形成される。結晶の劈開面をオリエンテーションフラットとする理由は、半導体レーザー素子などでは、共振面が良好な平坦度を有する必要があり、結晶方位の判別や位置合わせ、焦点合わせ等の理由から、その基準面として劈開面が必要となる。そこで、半導体レーザー素子を製作する場合、基板上にエピタキシャル層等を形成した後、正確に劈開面に沿ってチップに切り出す必要があり、劈開面で形成されたオリエンテーションフラットを基準とし、マスク合わせ又は角度合わせを行うことが重要となるからである。
【０００５】
ところで、上記半導体レーザー素子の形成プロセスにおいて結晶方位を厳密に定めるためには、基板上に気相成長法によりIII−Ｖ族化合物半導体のエピタキシャル層を成長した後においても、オリエンテーションフラット（ＯＦ）が清浄で鏡面の劈開面を保っている必要がある。
【０００６】
しかし、従来では、エピタキシャル成長時に原料がオリエンテーションフラット部分にも接触して結晶が形成されてしまい、エピタキシャル成長後にも清浄で鏡面のオリエンテーションフラット部を得ることが困難であった。
【０００７】
そこで、この問題を解決する手段として、基板（ウェハ）のオリエンテーションフラットの周辺部分に保護膜を形成した状態で、エピタキシャル層を成長する方法が提案されている（例えば、特許文献１参照）。
【０００８】
この特許文献１では、まず、図８（ａ）の平面図、及び図８（ｂ）の側面図に示すベアウェハ状態の円形のウェハ１０を揃えて複数枚重ね合わせ、垂直もしくは斜めにした状態で、電子ビーム蒸着により、図８（ｃ）に示すように、オリエンテーションフラット１１周辺部分にＳｉＯ2膜から成る保護膜１３を形成する。
【０００９】
次に図８（ｄ）に示すように、ＭＯＶＰＥ法を用いてウェハ１０上にｎ型半導体層、ｐ型半導体層からなるエピタキシャル結晶成長層１２を形成してｐｎ接合を作る。そして結晶成長後、フッ酸を用いてＳｉＯ2の保護膜１３を除去する（図８（ｅ））。
【００１０】
この特許文献１の方法によれば、ＭＯＶＰＥ法を用いてウェハ１０上にエピタキシャル結晶成長層１２を形成する際に、ウェハ上にはＳｉＯ2の保護膜１３があるので、その部分には結晶が成長しない。よって、オリエンテーションフラット１１の周辺部が結晶成長前と同じ状態に維持された結晶成長ウェハが得られる。
【００１１】
しかしながら、特許文献１の方法では、オリエンテーションフラット部に保護膜を形成しなければならず、また所望のエピタキシャル結晶を成長した結晶成長後にあっては、この保護膜をエッチングにより除去しなければならない。要するに、特許文献１の方法では、従来の製造方法とは別に、新たな保護膜の形成、除去の工程を必要とする。よって、保護膜の形成、除去を実現するための処理設備が必要であり、新たな設備投資が必要で、工程負荷も増える。また、エッチングにより保護膜を除去する工程において基板の表面が汚れてしまう虞がある。
【００１２】
そこで、特許文献１のような工程負荷が増加したり、表面が汚れない方法として図９のような方法が考えられる。図９において、符号１はIII−Ｖ族化合物半導体基板としてのＧａＡｓ基板であって、その周辺の一部にオリエンテーションフラット（ＯＦ）２を有している。このオリエンテーションフラット２は、円形基板の周辺の一部を特定の結晶面で自然劈開して一定長さの弦とし、その自然劈開に沿った面を露出させることで形成される。なお、このＧａＡｓの基板１はインデックスフラット（ＩＦ）３も有している。
【００１３】
この基板１にＭＯＶＰＥ法（有機金属気相成長法）によりエピタキシャル結晶を成長するに際し、オリエンテーションフラット２の周辺部分（単に、部分という）は、図９に示すように被覆部材としての金具４の縁部領域で覆い隠される。
【００１４】
この金具４は、上記オリエンテーションフラット２の部分と平行な直線状の縁４ａを有する長方形の金属板から成る。この金属には、強度および熱履歴に強く、結晶成長に使用する原料に反応しない材質のもの、例えば耐熱材料であるモリブデン、ＳＵＳ、シリコンカーバイドやカーボンが使用できる。ここではモリブデン製の金属板を、金具４として用いている。
【００１５】
この長方形の金具４をカーボン製のサセプタ（図示せず）にセットし、ボルト５で金具４を固定する。このとき、図１０に拡大して示すように、金具４の直線状の縁４ａの部分（直線状の縁４ａ部）により、基板１のオリエンテーションフラット２から、このオリエンテーションフラット２と平行で、且つオリエンテーションフラット２から基板１内側へ所定の距離Ｄ入ったところまでの基板領域を覆い隠す。図１０にこの所定の距離Ｄまでの基板領域つまり被覆領域Ａを斜線にて示す。基板１の被覆領域Ａを形成するための所定の距離Ｄは、例えばｍｍオーダ、あるいは１ｍｍ未満というような僅かな値とする。
【００１６】
このようにＧａＡｓ基板１のオリエンテーションフラット２の部分を覆い隠した状態で、気相成長法により、Ｖ族原料、III族原料を用いてIII−Ｖ族化合物半導体のエピタキシャル層、例えばＡｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ系半導体のエピタキシャル層を成長させる。
【００１７】
このエピタキシャル層の成長中、基板１のオリエンテーションフラット２の部分は金具４で覆い隠された状態で、基板１上にエピタキシャル層が形成されるので、金具４を基板１から取り除くと、エピタキシャル層が形成されていない未成長部がオリエンテーションフラット２の部分に存在するＬＤ用半導体エピタキシャルウェハを形成することができる。従って、 成長原料がオリエンテーションフラット２部分にも到達して接触し、劈開面に結晶が形成されてしまうという不具合を解消できる。その結果、オリエンテーションフラット２は、清浄で鏡面に維持される。
【特許文献１】特開平５−５５１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、図９に記載した方法では、ＯＦ周辺部の清浄度は得られるが、基板１のオリエンテーションフラット２の部分を覆い隠す金具４が大きすぎると、基板１上の素子形成用のエピタキシャル成長領域が減り、素子の取得歩留が減ってしまうという問題とＯＦ近傍部で、エピタキシャル層の膜厚が薄くなるという問題があり、その結果、ＯＦに対して垂直方向でウエハ面内のエピタキシャル層の膜厚分布が悪くなってしまうという問題がある。
【００１９】
以上述べたように、図９の形態によれば、基板１のオリエンテーションフラット２部分を金具４で覆い隠した状態で、III−Ｖ族化合物半導体のエピタキシャル層を気相成長させるので、従来のように新たな保護膜の形成、除去の工程を必要とすることなく、既存の製造工程を用いて、オリエンテーションフラット２の劈開面を清浄な鏡面に極めて簡易に維持することができるが、ＯＦに対して垂直方向でのエピタキシャル層の膜厚分布が悪くなり、その結果、素子取得歩留りが低下してしまうという問題がある。
【００２０】
なお、基板１のオリエンテーションフラット２を被覆部材で覆い隠す形態には、大別して次の二つがある。第一は、角形又は円形の基板におけるオリエンテーションフラットを、直線的な縁部を有する被覆部材で覆い隠す形態（図１０）である。第二は、円形の基板におけるオリエンテーションフラット２を、略円弧状の凹部縁を有する被覆部材で覆い隠す形態（図１１）である。いずれの形態であっても、基板１のオリエンテーションフラット２を被覆部材で覆い隠すことにより、エピタキシャル成長時に原料がオリエンテーションフラット２に接触して結晶が形成されてしまう不具合を防止することができるが、どちらの方法を用いてもＯＦに対して垂直方向でのエピタキシャル層の膜厚分布が悪くなるという問題がある。
【００２１】
そこで、本発明の目的は、上記課題を解決し、従来技術のような新たな保護膜の形成、除去の工程を必要とすることなく、清浄で鏡面のオリエンテーションフラットを維持しながら、ウエハ面内での良好なエピタキシャル膜厚の分布を維持して、素子取得率を高めることが可能な半導体エピタキシャルウェハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の一態様によれば、劈開により形成されたオリエンテーションフラットを有する基板と、該基板上に形成された半導体のエピタキシャル層とからなり、前記基板のオリエンテーションフラットの両端が、前記基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で前記基板上にエピタキシャル層が形成され、前記被覆部材を前記基板から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラットの両端に存在する半導体エピタキシャルウェハが提供される。
【００２３】
本発明の他の態様によれば、劈開により形成されたオリエンテーションフラットを有する基板上に半導体のエピタキシャル層を成長させる方法であって、前記基板のオリエンテーションフラットの両端を、被覆部材を使って、前記基板内側へ所定の距離入った領域まで覆い隠して、エピタキシャル層を成長させる半導体エピタキシャルウェハの製造方法が提供される。
【発明の効果】
【００２４】
本発明によれば、従来例のように保護膜の形成、除去の工程を必要とすることなく、オリエンテーションフラットを清浄な鏡面に維持することができ、且つ素子取得効率が向上したエピタキシャルウエハが製造可能となる。
【発明を実施するための最良の形態】
【００２５】
以下に本発明の実施の形態を、ＧａＡｓ基板上にIII−Ｖ族化合物半導体のエピタキシャル層を成長させて、レーザーダイオード素子向けの半導体エピタキシャルウェハを作製する場合について説明する。
【００２６】
図１に示すように、半導体エピタキシャルウェハは、劈開により形成されたオリエンテーションフラット２を有するＧａＡｓ基板１と、この基板１上に形成された半導体のエピタキシャル層とからなる。この半導体エピタキシャルウェハは、基板１のオリエンテーションフラット２の一部、例えば両端２ａが、基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で基板１上にエピタキシャル層が形成され、被覆部材を基板１から取り除いた状態でエピタキシャル層が形成されていない未成長部がオリエンテーションフラット２の両端２ａに存在する。
【００２７】
このような半導体エピタキシャルウェハを製造する方法は、ＧａＡｓ基板１のオリエンテーションフラット２の一部、例えば両端２ａを被覆部材としての金具１５で覆い隠すようにする。マスク合わせ又は角度合わせはオリエンテーションフラット２の両端２ａのみで行うことも可能だからである。オリエンテーションフラット２の一部を被覆部材で覆い隠す形態は、基板１のオリエンテーションフラット２の両端２ａを、金具１５を使って、基板内側へ所定の距離入った領域まで覆い隠す。そして、気相成長法、例えばＭＯＶＰＥ法により、基板１上にIII−Ｖ族化合物半導体のエピタキシャル層、例えばＡｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層を形成することにより、レーザーダイオード素子向けの半導体エピタキシャルウェハを作製する。
【００２８】
このように、基板１のオリエンテーションフラット２の両端２ａを被覆部材で覆い隠すことにより、エピタキシャル成長時に原料がオリエンテーションフラット２の両端２ａに接触して結晶が形成されてしまう不具合を防止することができる。特に、オリエンテーションフラット２の全部ではなく一部を被覆部材で覆い隠すようにしたので、全体を覆い隠するものと比べて素子の取得歩留が向上する。
【００２９】
また、上記実施の形態では、ＧａＡｓ基板上にIII−Ｖ族化合物半導体のエピタキシャル層を成長させる場合について説明したが、本発明は、ＧａＮ、ＳｉＣ、サファイア、Ｓｉ基板を用いて、窒化物系半導体のエピタキシャル層を形成
する場合にも適用することができる。
また、上記実施の形態では、ＭＯＶＰＥ法により半導体のエピタキシャル層を形成させる場合について説明したが、本発明は、他の気相成長法例えばハイドライドＶＰＥ法、またはＭＢＥ法で半導体のエピタキシャル層を形成させる場合にも適用することができる。
また、上記実施の形態では、レーザーダイオード素子向けの半導体エピタキシャルウェハを作製する場合について説明したが、例えばＬＥＤ素子向けの半導体エピタキシャルウェハにも適用することができる。
【実施例】
【００３０】
［実施例１］
具体例として、図１に本発明のオリエンテーションフラット２部分の両端部を被覆部材で覆い隠す製造方法を、レーザーダイオード構造を備えるIII−Ｖ族化合物半導体のエピタキシャルウェハを作製する場合に適用した。用いたＧａＡｓ基板１は直径約５０ｍｍ（２インチ）でオリエンテーションフラット２の長さは１６ｍｍである。
【００３１】
この基板１のオリエンテーションフラット２の両端部分を覆い隠すように、図１に示すように長方形の金具１５を設置した。この金具１５の長さやボルト５の位置は、設計上、オリエンテーションフラット２より基板内側へ所定距離Ｄ＝１ｍｍ程度となるようにした。
【００３２】
このセッティングで、レーザーダイオードの構造設計に基づいて、基板１上に、ＭＯＶＰＥ法にて順次所望のｎ型半導体層、ｐ型半導体層からなるIII−Ｖ族化合物半導体のエピタキシャル結晶膜を成長してｐｎ接合を形成した。Ｖ族原料としてはＡｓＨ3、Ａｓ（ＣＨ3）3、ＰＨ3のいずれかを用い、またIII族原料としてはＡｌ（ＣＨ3）3、Ｇａ（ＣＨ3）3、Ｉｎ（ＣＨ3）3、Ａｌ（ＣＨ3ＣＨ2）3、Ｇａ（ＣＨ3ＣＨ2）3のいずれかを用いた。このとき、成長時の基板温度は６５０℃、成長炉内圧力は約６，６５０Ｐａ（５０Ｔｏｒｒ）とし、順次所望の結晶膜を成長させるため、昇温、高温、インターバル、原料流量変更を行った。
【００３３】
このようにしてエピタキシャル結晶膜の成長を行った各基板１について、そのオリエンテーションフラット２の面を観察したところ、結晶膜の成長後でも、いずれもオリエンテーションフラット２の両端部分は極めて清浄な劈開面を保っていた。
【００３４】
また、図２に、上記実施例１でのＯＦに対して垂直方向でのエピタキシャル結晶膜の膜厚測定結果を示す。図２の縦軸にはエピタキシャル結晶膜の厚さをとっている。図２の横軸にはオリエンテーションフラット２から基板１の内側方向への基板上の距離（所定距離Ｄとは異なる）をとっている。距離０から２５ｍｍ（ほぼ基板中心）までの基板領域において、３ｍｍ、７ｍｍ、２２ｍｍの各位置で測定したところ、各位置において目標のほぼ５５０ｎｍのエピタキシャル結晶膜厚であることを確認できた。すなわち、金具１５の周辺付近で膜厚が薄くなるなどの悪影響は認められない。つまり、オリエンテーションフラット２の両端２ａだけを被覆部材１５で覆い隠すようにしたので、オリエンテーションフラット２の周辺部分全体を被覆部材で覆い隠す比較例１〜２のものと比べて、基板１上の素子形成用のエピタキシャル成長領域が増加し、素子の取得歩留を向上できる。
［実施例２］
【００３５】
実施例１では、特に基板１の固定方式を限定しなかったが、ＭＯＶＰＥ法では、基板の結晶成長面（表面）が上向きになるように固定するフェイスアップ方式と、基板の結晶成長面が下向きになるように固定するフェイスダウン方式とがある。フェイスダウン方式は、サセプタでは基板を支持できないため、基板保持用部材としての基板保持用金具を必要とする。これに対してフェイスアップ方式は、サセプタ上に基板を支持できるため基板保持用金具を必要としない。ここでは、フェイスダウン方式に適用した実施例２を説明する。
従来のＭＯＶＰＥ法では、図３に示すように、サセプタに収容された基板１は金具からなる３個の基板保持用部材としての基板保持用金具９により外周部が保持されている。図４に示す実施例２では、この基板保持用金具９をオリエンテーションフラット２の両端部に対応する位置に被覆部材として２個追加配置して、オリエンテーションフラット２の両端２ａ隠しも兼ねるようにした。この場合、図４に示すように、もとの基板保持用金具９のうちのオリエンテーションフラット２に近い２個の基板保持用金具９ａを、他の基板保持用金具９よりも小さい形に変形してもよい。オリエンテーションフラット２の両端２ａを２個の基板保持用金具９で保持しているので、基板１を保持するうえで安定性に問題はないからである。
【００３６】
［比較例１］
図９は比較例１を示す。比較例１では、オリエンテーションフラット２の全体に被覆部材４を配置して、オリエンテーションフラット２全てが覆い隠されるようにしている。
比較例１によれば、オリエンテーションフラット２の周辺部分全体を被覆部材で覆い隠したので、ＯＦ周辺部での清浄度は得られた。
しかしながら、比較例１で作製したエピタキシャルウエハのＯＦに対する垂直方向でのエピタキシャル結晶膜の膜厚測定結果は図５のようになった。図５の横軸にはオリエンテーションフラット２から基板１の内側方向への基板上の距離（所定距離Ｄとは異なる）をとっている。距離０から２５ｍｍ（ほぼ基板中心）までの基板領域において、３ｍｍ、７ｍｍ、２２ｍｍの各位置で測定したところ、距離３ｍｍでは５２２ｎｍで、距離７ｍｍ、２２ｍｍではエピタキシャル結晶膜の膜厚は目標のほぼ５５０ｎｍにあり、ＯＦ近傍部で大きく膜厚がずれていることが確認できた。つまり、金具４によって、ＯＦ近傍部でのエピタキシャル膜厚が非常に薄くなっているため、この領域は素子として使用できず、素子取得効率が大きく低下することが分かった。
［比較例２］
【００３７】
図１１に比較例２を示す。これは、円形の基板におけるオリエンテーションフラット２部分を、被覆部材である略円弧状の凹部縁を有するモリブデン製の金属板から成る被覆部材としての金具６で覆い隠すようにしたものである。
【００３８】
図６に、この金具６の凹部縁の形状を示す。この金具６の凹部縁は、図１０で示した長方形の金具４の直線状の縁４ａを、最大深さｄ１だけ内側に削って、直線状部分７ａと円弧部分７ｂとを有する略円弧状の凹部縁に形成した形状となっている。
【００３９】
図１１に示すように、この実施形態の金具６は、基板１のオリエンテーションフラット２の部分と平行な直線状部分７ａ及び該直線状部分の両側にｐ点で連接する円弧部分７ｂから成る直線−円弧状の縁７を有する。ここで円弧部分７ｂは、円弧に沿う傾斜線でもよい。この直線−円弧状の縁７は、基板１におけるオリエンテーションフラット２の直線状部分８ａ及び該直線状部分の両側にＳ点で連接する僅かな長さの円弧部分８ｂから成る基板の直線−円弧状の縁８に合わせた形状となっている。
この基板１の直線−円弧状の縁８と略相似形に直線−円弧状の縁７は形成されている。金具６の直線−円弧状の縁７をオリエンテーションフラット２の直線−円弧状の縁８に対して平行にずらして重ねるので、金具６の直線−円弧状の縁７の円弧部分７ｂは、基板１の直線−円弧状の縁８における円弧部分８ｂと平行ではなく交差する。
【００４０】
上記のように形成された金具６の直線−円弧状の縁７により、基板のオリエンテーションフラット２から僅かに基板内側の所定距離ｄ２までと、オリエンテーションフラット２の両端部近傍の交差点の所定距離Ｄまでとの基板領域が略相似形に覆い隠される。図１１に、斜線部にて、この金具６の直線−円弧状の縁７部により覆い隠される基板領域つまり被覆領域Ｂを示す。
【００４１】
この比較例２によれば、金具６の直線−円弧状の縁７により、基板のオリエンテーションフラット２部分から僅かに基板内側、例えば所定距離ｄ２＝０．５ｍｍ程度までの基板領域（図１１の被覆領域Ｂ）を覆い隠すので、図１０のように平行な直線状の縁４ａを有する金具４を用いて所定距離Ｄまでを覆う場合に比べ、より均等にオリエンテーションフラット２の部分を覆い隠すことができる。しかしながら、比較例１よりもＯＦに対して垂直方向でのエピタキシャル膜厚の分布は若干改善したが、それでもＯＦ近傍部で素子として利用できない領域が発生し、素子取得効率が低下した。
【００４２】
以下に本発明の好ましい態様を付記する。
【００４３】
第１の態様は、劈開により形成されたオリエンテーションフラットを有する基板と、該基板上に形成された半導体のエピタキシャル層とからなり、前記基板のオリエンテーションフラットの両端が、前記基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で前記基板上にエピタキシャル層が形成され、前記被覆部材を前記基板から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラットの両端に存在する半導体エピタキシャルウェハである。
基板のオリエンテーションフラットの両端を、被覆部材を使って、基板内側へ所定の距離入った領域まで覆い隠すことにより、半導体のエピタキシャル層が形成されているので、従来例のように保護膜の形成、除去の工程を必要とすることなく、オリエンテーションフラット部分を、清浄な鏡面に維持することができ、かつ素子取得効率が向上したエピタキシャルウエハを製造できる。
【００４４】
第２の態様は、第１の態様において、前記所定の距離が０．５ｍｍ〜１．０ｍｍ程度である半導体エピタキシャルウェハである。
所定の距離が０．５ｍｍ〜１．０ｍｍ程度であるので、有効な素子の作成領域を大きく確保することができる。
【００４５】
第３の態様は、第１の態様又は第２の態様の半導体エピタキシャルウェハがレーザーダイオード用のIII−Ｖ族化合物半導体エピタキシャルウェハであって、前記基板がＧａＡｓ基板であり、このＧａＡｓ基板上に、気相成長方法により、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハである。
半導体エピタキシャルウェハがレーザーダイオード用のIII−Ｖ族化合物半導体エピタキシャルウェハである場合には、特にオリエンテーションフラット部分が清浄な鏡面に維持されることが要求されるが、本発明によればこの要求に応えることができる。
【００４６】
第４の態様は、劈開により形成されたオリエンテーションフラットを有する基板上に半導体のエピタキシャル層を成長させる方法であって、前記基板のオリエンテーションフラットの両端を、被覆部材を使って、前記基板内側へ所定の距離入った領域まで覆い隠して、エピタキシャル層を成長させる半導体エピタキシャルウェハの製造方法である。
オリエンテーションフラットの全部ではなく両端を被覆部材で覆い隠すようにしたので、全体を覆い隠すものと比べて素子の取得歩留が向上し、また被覆部材に基板保持用部材を用いるので構成が簡単になる。
【００４７】
第５の態様は、第４の態様において、前記被覆部材が前記基板を保持する基板保持用部材である半導体エピタキシャルウェハの製造方法である。
被覆部材に基板保持用部材を用いるので、被覆部材を別個に用意して行う方法よりも簡単になる。
【００４８】
第６の態様は、第４又は第５の態様において、前記所定の距離が０．５ｍｍ〜１．０ｍｍ程度である半導体エピタキシャルウェハの製造方法である。
所定の距離が０．５ｍｍ〜１．０ｍｍ程度であるので、有効な素子の作成領域を大きく確保することができる。
【００４９】
第７の態様は、第４ないし第６の態様の半導体エピタキシャルウェハがＬＤ用のIII−Ｖ族化合物半導体エピタキシャルウェハの製造方法であって、前記基板がＧａＡｓ基板であり、このＧａＡｓ基板上に、気相成長方法により、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハの製造方法である。
半導体エピタキシャルウェハがＬＤ用のIII−Ｖ族化合物半導体エピタキシャルウェハである場合には、特にオリエンテーションフラット部分が清浄な鏡面に維持されることが要求されるが、本発明によればこの要求に応えることができる。
【００５０】
第８の態様は、第４ないし第７の態様において、前記被覆部材がモリブデン、ＳＵＳ、シリコンカーバイド、またはカーボンのいずれか１つよりなる耐熱材料で形成されている半導体エピタキシャルウェハの製造方法である。
被覆部材がモリブデン等の耐熱材料で形成されているので、エピタキシャル層の汚染を有効に防止できる。
【００５１】
第９の態様は、劈開により形成されたオリエンテーションフラットを有する基板上に、気相成長法によりIII−Ｖ族化合物半導体のエピタキシャル層を成長させる際に、基板のオリエンテーションフラットの両端部分を被覆部材で覆い隠すIII−Ｖ族化合物半導体エピタキシャルウェハの製造方法である。
基板のオリエンテーションフラットの両端部分を被覆部材で覆い隠すことにより、エピタキシャル成長時に原料がオリエンテーションフラット部分に接触して結晶が形成されてしまう不具合を防止することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例１を示した平面図である。
【図２】本発明の実施例１の製造方法によりエピタキシャル結晶膜を形成した場合の膜厚の評価結果を示す図である。
【図３】従来の結晶成長方法における基板保持状態を示す平面図である。
【図４】本発明の実施例２を示した平面図である。
【図５】比較例１の測定結果である。
【図６】本発明の比較例２で用いる被覆部材としての金具の概略を示した平面図である。
【図７】半導体レーザー素子のエピタキシャル結晶成長に用いる基板の形状を示した平面図である。
【図８】従来のIII−Ｖ族化合物半導体の製造方法を示す工程図である。
【図９】本発明の比較例１での製造方法を示したもので、成長中にオリエンテーションフラットを長方形の被覆部材としての金具で覆い隠した状態を示す平面図である。
【図１０】本発明の比較例１で用いる被覆部材としての金具でオリエンテーションフラットを覆い隠した状態を示す部分拡大図である。
【図１１】本発明の比較例２を示したもので、成長中にオリエンテーションフラットを凹部縁を有する被覆部材としての金具で覆い隠した形態を示す部分拡大図である。
【符号の説明】
【００５３】
１ 基板
２ オリエンテーションフラット（ＯＦ）
３ インデックスフラット（ＩＦ）
４ 金具（被覆部材）
４ａ 直線状の縁
５ ボルト
６ 金具（被覆部材）
７ 直線−円弧状の縁
７ａ 直線状部分
７ｂ 円弧部分
８ 直線−円弧状の縁
８ａ 直線状部分
８ｂ 円弧部分
１５ 被覆部材
Ａ 被覆領域
Ｂ 被覆領域
Ｄ 所定の距離
ｄ２ 所定の距離
Ｐ 連接点
Ｓ 連接点
【技術分野】
【０００１】
本発明は、半導体エピタキシャルウェハ及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置、例えば化合物半導体レーザー素子を作成するには、ＧａＡｓなどの半導体基板に、ＭＯＶＰＥ（有機金属気相成長）法やＭＢＥ（分子線エピタキシー）法などの気相成長法を用いて、所望の組成、厚さの化合物半導体結晶を順次エピタキシャル成長させてエピタキシャルウェハを作製する。このエピタキシャルウェハを劈開面に沿ってチップに切り出し、エッチング、電極形成などの素子形成プロセスを経て、半導体レーザー素子を作成する。
【０００３】
この半導体レーザー素子のエピタキシャル結晶成長に用いる基板は、一般に、基板の結晶方位を示すために、オリエンテーションフラット（ＯＦ）と呼ばれる短い線分を有している。図７に、このようなオリエンテーションフラット２を有するＧａＡｓの基板１を示す。なお、ダイヤモンド構造をとるＳｉ基板の場合は表裏の区別がないが、閃亜鉛鉱構造をとるＧａＡｓ基板の場合は表裏で結晶メサ形状が異なるので、劈開面を示すオリエンテーションフラット（ＯＦ）２の他に、それに直角に面の向きを示すためのインデックスフラット（ＩＦ）３を付ける。
【０００４】
このオリエンテーションフラット２は、円形基板の周辺の一部を特定の結晶面で自然劈開して一定長さの弦とし、その弦の自然劈開に沿った面を露出させることで形成される。結晶の劈開面をオリエンテーションフラットとする理由は、半導体レーザー素子などでは、共振面が良好な平坦度を有する必要があり、結晶方位の判別や位置合わせ、焦点合わせ等の理由から、その基準面として劈開面が必要となる。そこで、半導体レーザー素子を製作する場合、基板上にエピタキシャル層等を形成した後、正確に劈開面に沿ってチップに切り出す必要があり、劈開面で形成されたオリエンテーションフラットを基準とし、マスク合わせ又は角度合わせを行うことが重要となるからである。
【０００５】
ところで、上記半導体レーザー素子の形成プロセスにおいて結晶方位を厳密に定めるためには、基板上に気相成長法によりIII−Ｖ族化合物半導体のエピタキシャル層を成長した後においても、オリエンテーションフラット（ＯＦ）が清浄で鏡面の劈開面を保っている必要がある。
【０００６】
しかし、従来では、エピタキシャル成長時に原料がオリエンテーションフラット部分にも接触して結晶が形成されてしまい、エピタキシャル成長後にも清浄で鏡面のオリエンテーションフラット部を得ることが困難であった。
【０００７】
そこで、この問題を解決する手段として、基板（ウェハ）のオリエンテーションフラットの周辺部分に保護膜を形成した状態で、エピタキシャル層を成長する方法が提案されている（例えば、特許文献１参照）。
【０００８】
この特許文献１では、まず、図８（ａ）の平面図、及び図８（ｂ）の側面図に示すベアウェハ状態の円形のウェハ１０を揃えて複数枚重ね合わせ、垂直もしくは斜めにした状態で、電子ビーム蒸着により、図８（ｃ）に示すように、オリエンテーションフラット１１周辺部分にＳｉＯ2膜から成る保護膜１３を形成する。
【０００９】
次に図８（ｄ）に示すように、ＭＯＶＰＥ法を用いてウェハ１０上にｎ型半導体層、ｐ型半導体層からなるエピタキシャル結晶成長層１２を形成してｐｎ接合を作る。そして結晶成長後、フッ酸を用いてＳｉＯ2の保護膜１３を除去する（図８（ｅ））。
【００１０】
この特許文献１の方法によれば、ＭＯＶＰＥ法を用いてウェハ１０上にエピタキシャル結晶成長層１２を形成する際に、ウェハ上にはＳｉＯ2の保護膜１３があるので、その部分には結晶が成長しない。よって、オリエンテーションフラット１１の周辺部が結晶成長前と同じ状態に維持された結晶成長ウェハが得られる。
【００１１】
しかしながら、特許文献１の方法では、オリエンテーションフラット部に保護膜を形成しなければならず、また所望のエピタキシャル結晶を成長した結晶成長後にあっては、この保護膜をエッチングにより除去しなければならない。要するに、特許文献１の方法では、従来の製造方法とは別に、新たな保護膜の形成、除去の工程を必要とする。よって、保護膜の形成、除去を実現するための処理設備が必要であり、新たな設備投資が必要で、工程負荷も増える。また、エッチングにより保護膜を除去する工程において基板の表面が汚れてしまう虞がある。
【００１２】
そこで、特許文献１のような工程負荷が増加したり、表面が汚れない方法として図９のような方法が考えられる。図９において、符号１はIII−Ｖ族化合物半導体基板としてのＧａＡｓ基板であって、その周辺の一部にオリエンテーションフラット（ＯＦ）２を有している。このオリエンテーションフラット２は、円形基板の周辺の一部を特定の結晶面で自然劈開して一定長さの弦とし、その自然劈開に沿った面を露出させることで形成される。なお、このＧａＡｓの基板１はインデックスフラット（ＩＦ）３も有している。
【００１３】
この基板１にＭＯＶＰＥ法（有機金属気相成長法）によりエピタキシャル結晶を成長するに際し、オリエンテーションフラット２の周辺部分（単に、部分という）は、図９に示すように被覆部材としての金具４の縁部領域で覆い隠される。
【００１４】
この金具４は、上記オリエンテーションフラット２の部分と平行な直線状の縁４ａを有する長方形の金属板から成る。この金属には、強度および熱履歴に強く、結晶成長に使用する原料に反応しない材質のもの、例えば耐熱材料であるモリブデン、ＳＵＳ、シリコンカーバイドやカーボンが使用できる。ここではモリブデン製の金属板を、金具４として用いている。
【００１５】
この長方形の金具４をカーボン製のサセプタ（図示せず）にセットし、ボルト５で金具４を固定する。このとき、図１０に拡大して示すように、金具４の直線状の縁４ａの部分（直線状の縁４ａ部）により、基板１のオリエンテーションフラット２から、このオリエンテーションフラット２と平行で、且つオリエンテーションフラット２から基板１内側へ所定の距離Ｄ入ったところまでの基板領域を覆い隠す。図１０にこの所定の距離Ｄまでの基板領域つまり被覆領域Ａを斜線にて示す。基板１の被覆領域Ａを形成するための所定の距離Ｄは、例えばｍｍオーダ、あるいは１ｍｍ未満というような僅かな値とする。
【００１６】
このようにＧａＡｓ基板１のオリエンテーションフラット２の部分を覆い隠した状態で、気相成長法により、Ｖ族原料、III族原料を用いてIII−Ｖ族化合物半導体のエピタキシャル層、例えばＡｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ系半導体のエピタキシャル層を成長させる。
【００１７】
このエピタキシャル層の成長中、基板１のオリエンテーションフラット２の部分は金具４で覆い隠された状態で、基板１上にエピタキシャル層が形成されるので、金具４を基板１から取り除くと、エピタキシャル層が形成されていない未成長部がオリエンテーションフラット２の部分に存在するＬＤ用半導体エピタキシャルウェハを形成することができる。従って、 成長原料がオリエンテーションフラット２部分にも到達して接触し、劈開面に結晶が形成されてしまうという不具合を解消できる。その結果、オリエンテーションフラット２は、清浄で鏡面に維持される。
【特許文献１】特開平５−５５１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、図９に記載した方法では、ＯＦ周辺部の清浄度は得られるが、基板１のオリエンテーションフラット２の部分を覆い隠す金具４が大きすぎると、基板１上の素子形成用のエピタキシャル成長領域が減り、素子の取得歩留が減ってしまうという問題とＯＦ近傍部で、エピタキシャル層の膜厚が薄くなるという問題があり、その結果、ＯＦに対して垂直方向でウエハ面内のエピタキシャル層の膜厚分布が悪くなってしまうという問題がある。
【００１９】
以上述べたように、図９の形態によれば、基板１のオリエンテーションフラット２部分を金具４で覆い隠した状態で、III−Ｖ族化合物半導体のエピタキシャル層を気相成長させるので、従来のように新たな保護膜の形成、除去の工程を必要とすることなく、既存の製造工程を用いて、オリエンテーションフラット２の劈開面を清浄な鏡面に極めて簡易に維持することができるが、ＯＦに対して垂直方向でのエピタキシャル層の膜厚分布が悪くなり、その結果、素子取得歩留りが低下してしまうという問題がある。
【００２０】
なお、基板１のオリエンテーションフラット２を被覆部材で覆い隠す形態には、大別して次の二つがある。第一は、角形又は円形の基板におけるオリエンテーションフラットを、直線的な縁部を有する被覆部材で覆い隠す形態（図１０）である。第二は、円形の基板におけるオリエンテーションフラット２を、略円弧状の凹部縁を有する被覆部材で覆い隠す形態（図１１）である。いずれの形態であっても、基板１のオリエンテーションフラット２を被覆部材で覆い隠すことにより、エピタキシャル成長時に原料がオリエンテーションフラット２に接触して結晶が形成されてしまう不具合を防止することができるが、どちらの方法を用いてもＯＦに対して垂直方向でのエピタキシャル層の膜厚分布が悪くなるという問題がある。
【００２１】
そこで、本発明の目的は、上記課題を解決し、従来技術のような新たな保護膜の形成、除去の工程を必要とすることなく、清浄で鏡面のオリエンテーションフラットを維持しながら、ウエハ面内での良好なエピタキシャル膜厚の分布を維持して、素子取得率を高めることが可能な半導体エピタキシャルウェハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の一態様によれば、劈開により形成されたオリエンテーションフラットを有する基板と、該基板上に形成された半導体のエピタキシャル層とからなり、前記基板のオリエンテーションフラットの両端が、前記基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で前記基板上にエピタキシャル層が形成され、前記被覆部材を前記基板から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラットの両端に存在する半導体エピタキシャルウェハが提供される。
【００２３】
本発明の他の態様によれば、劈開により形成されたオリエンテーションフラットを有する基板上に半導体のエピタキシャル層を成長させる方法であって、前記基板のオリエンテーションフラットの両端を、被覆部材を使って、前記基板内側へ所定の距離入った領域まで覆い隠して、エピタキシャル層を成長させる半導体エピタキシャルウェハの製造方法が提供される。
【発明の効果】
【００２４】
本発明によれば、従来例のように保護膜の形成、除去の工程を必要とすることなく、オリエンテーションフラットを清浄な鏡面に維持することができ、且つ素子取得効率が向上したエピタキシャルウエハが製造可能となる。
【発明を実施するための最良の形態】
【００２５】
以下に本発明の実施の形態を、ＧａＡｓ基板上にIII−Ｖ族化合物半導体のエピタキシャル層を成長させて、レーザーダイオード素子向けの半導体エピタキシャルウェハを作製する場合について説明する。
【００２６】
図１に示すように、半導体エピタキシャルウェハは、劈開により形成されたオリエンテーションフラット２を有するＧａＡｓ基板１と、この基板１上に形成された半導体のエピタキシャル層とからなる。この半導体エピタキシャルウェハは、基板１のオリエンテーションフラット２の一部、例えば両端２ａが、基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で基板１上にエピタキシャル層が形成され、被覆部材を基板１から取り除いた状態でエピタキシャル層が形成されていない未成長部がオリエンテーションフラット２の両端２ａに存在する。
【００２７】
このような半導体エピタキシャルウェハを製造する方法は、ＧａＡｓ基板１のオリエンテーションフラット２の一部、例えば両端２ａを被覆部材としての金具１５で覆い隠すようにする。マスク合わせ又は角度合わせはオリエンテーションフラット２の両端２ａのみで行うことも可能だからである。オリエンテーションフラット２の一部を被覆部材で覆い隠す形態は、基板１のオリエンテーションフラット２の両端２ａを、金具１５を使って、基板内側へ所定の距離入った領域まで覆い隠す。そして、気相成長法、例えばＭＯＶＰＥ法により、基板１上にIII−Ｖ族化合物半導体のエピタキシャル層、例えばＡｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層を形成することにより、レーザーダイオード素子向けの半導体エピタキシャルウェハを作製する。
【００２８】
このように、基板１のオリエンテーションフラット２の両端２ａを被覆部材で覆い隠すことにより、エピタキシャル成長時に原料がオリエンテーションフラット２の両端２ａに接触して結晶が形成されてしまう不具合を防止することができる。特に、オリエンテーションフラット２の全部ではなく一部を被覆部材で覆い隠すようにしたので、全体を覆い隠するものと比べて素子の取得歩留が向上する。
【００２９】
また、上記実施の形態では、ＧａＡｓ基板上にIII−Ｖ族化合物半導体のエピタキシャル層を成長させる場合について説明したが、本発明は、ＧａＮ、ＳｉＣ、サファイア、Ｓｉ基板を用いて、窒化物系半導体のエピタキシャル層を形成
する場合にも適用することができる。
また、上記実施の形態では、ＭＯＶＰＥ法により半導体のエピタキシャル層を形成させる場合について説明したが、本発明は、他の気相成長法例えばハイドライドＶＰＥ法、またはＭＢＥ法で半導体のエピタキシャル層を形成させる場合にも適用することができる。
また、上記実施の形態では、レーザーダイオード素子向けの半導体エピタキシャルウェハを作製する場合について説明したが、例えばＬＥＤ素子向けの半導体エピタキシャルウェハにも適用することができる。
【実施例】
【００３０】
［実施例１］
具体例として、図１に本発明のオリエンテーションフラット２部分の両端部を被覆部材で覆い隠す製造方法を、レーザーダイオード構造を備えるIII−Ｖ族化合物半導体のエピタキシャルウェハを作製する場合に適用した。用いたＧａＡｓ基板１は直径約５０ｍｍ（２インチ）でオリエンテーションフラット２の長さは１６ｍｍである。
【００３１】
この基板１のオリエンテーションフラット２の両端部分を覆い隠すように、図１に示すように長方形の金具１５を設置した。この金具１５の長さやボルト５の位置は、設計上、オリエンテーションフラット２より基板内側へ所定距離Ｄ＝１ｍｍ程度となるようにした。
【００３２】
このセッティングで、レーザーダイオードの構造設計に基づいて、基板１上に、ＭＯＶＰＥ法にて順次所望のｎ型半導体層、ｐ型半導体層からなるIII−Ｖ族化合物半導体のエピタキシャル結晶膜を成長してｐｎ接合を形成した。Ｖ族原料としてはＡｓＨ3、Ａｓ（ＣＨ3）3、ＰＨ3のいずれかを用い、またIII族原料としてはＡｌ（ＣＨ3）3、Ｇａ（ＣＨ3）3、Ｉｎ（ＣＨ3）3、Ａｌ（ＣＨ3ＣＨ2）3、Ｇａ（ＣＨ3ＣＨ2）3のいずれかを用いた。このとき、成長時の基板温度は６５０℃、成長炉内圧力は約６，６５０Ｐａ（５０Ｔｏｒｒ）とし、順次所望の結晶膜を成長させるため、昇温、高温、インターバル、原料流量変更を行った。
【００３３】
このようにしてエピタキシャル結晶膜の成長を行った各基板１について、そのオリエンテーションフラット２の面を観察したところ、結晶膜の成長後でも、いずれもオリエンテーションフラット２の両端部分は極めて清浄な劈開面を保っていた。
【００３４】
また、図２に、上記実施例１でのＯＦに対して垂直方向でのエピタキシャル結晶膜の膜厚測定結果を示す。図２の縦軸にはエピタキシャル結晶膜の厚さをとっている。図２の横軸にはオリエンテーションフラット２から基板１の内側方向への基板上の距離（所定距離Ｄとは異なる）をとっている。距離０から２５ｍｍ（ほぼ基板中心）までの基板領域において、３ｍｍ、７ｍｍ、２２ｍｍの各位置で測定したところ、各位置において目標のほぼ５５０ｎｍのエピタキシャル結晶膜厚であることを確認できた。すなわち、金具１５の周辺付近で膜厚が薄くなるなどの悪影響は認められない。つまり、オリエンテーションフラット２の両端２ａだけを被覆部材１５で覆い隠すようにしたので、オリエンテーションフラット２の周辺部分全体を被覆部材で覆い隠す比較例１〜２のものと比べて、基板１上の素子形成用のエピタキシャル成長領域が増加し、素子の取得歩留を向上できる。
［実施例２］
【００３５】
実施例１では、特に基板１の固定方式を限定しなかったが、ＭＯＶＰＥ法では、基板の結晶成長面（表面）が上向きになるように固定するフェイスアップ方式と、基板の結晶成長面が下向きになるように固定するフェイスダウン方式とがある。フェイスダウン方式は、サセプタでは基板を支持できないため、基板保持用部材としての基板保持用金具を必要とする。これに対してフェイスアップ方式は、サセプタ上に基板を支持できるため基板保持用金具を必要としない。ここでは、フェイスダウン方式に適用した実施例２を説明する。
従来のＭＯＶＰＥ法では、図３に示すように、サセプタに収容された基板１は金具からなる３個の基板保持用部材としての基板保持用金具９により外周部が保持されている。図４に示す実施例２では、この基板保持用金具９をオリエンテーションフラット２の両端部に対応する位置に被覆部材として２個追加配置して、オリエンテーションフラット２の両端２ａ隠しも兼ねるようにした。この場合、図４に示すように、もとの基板保持用金具９のうちのオリエンテーションフラット２に近い２個の基板保持用金具９ａを、他の基板保持用金具９よりも小さい形に変形してもよい。オリエンテーションフラット２の両端２ａを２個の基板保持用金具９で保持しているので、基板１を保持するうえで安定性に問題はないからである。
【００３６】
［比較例１］
図９は比較例１を示す。比較例１では、オリエンテーションフラット２の全体に被覆部材４を配置して、オリエンテーションフラット２全てが覆い隠されるようにしている。
比較例１によれば、オリエンテーションフラット２の周辺部分全体を被覆部材で覆い隠したので、ＯＦ周辺部での清浄度は得られた。
しかしながら、比較例１で作製したエピタキシャルウエハのＯＦに対する垂直方向でのエピタキシャル結晶膜の膜厚測定結果は図５のようになった。図５の横軸にはオリエンテーションフラット２から基板１の内側方向への基板上の距離（所定距離Ｄとは異なる）をとっている。距離０から２５ｍｍ（ほぼ基板中心）までの基板領域において、３ｍｍ、７ｍｍ、２２ｍｍの各位置で測定したところ、距離３ｍｍでは５２２ｎｍで、距離７ｍｍ、２２ｍｍではエピタキシャル結晶膜の膜厚は目標のほぼ５５０ｎｍにあり、ＯＦ近傍部で大きく膜厚がずれていることが確認できた。つまり、金具４によって、ＯＦ近傍部でのエピタキシャル膜厚が非常に薄くなっているため、この領域は素子として使用できず、素子取得効率が大きく低下することが分かった。
［比較例２］
【００３７】
図１１に比較例２を示す。これは、円形の基板におけるオリエンテーションフラット２部分を、被覆部材である略円弧状の凹部縁を有するモリブデン製の金属板から成る被覆部材としての金具６で覆い隠すようにしたものである。
【００３８】
図６に、この金具６の凹部縁の形状を示す。この金具６の凹部縁は、図１０で示した長方形の金具４の直線状の縁４ａを、最大深さｄ１だけ内側に削って、直線状部分７ａと円弧部分７ｂとを有する略円弧状の凹部縁に形成した形状となっている。
【００３９】
図１１に示すように、この実施形態の金具６は、基板１のオリエンテーションフラット２の部分と平行な直線状部分７ａ及び該直線状部分の両側にｐ点で連接する円弧部分７ｂから成る直線−円弧状の縁７を有する。ここで円弧部分７ｂは、円弧に沿う傾斜線でもよい。この直線−円弧状の縁７は、基板１におけるオリエンテーションフラット２の直線状部分８ａ及び該直線状部分の両側にＳ点で連接する僅かな長さの円弧部分８ｂから成る基板の直線−円弧状の縁８に合わせた形状となっている。
この基板１の直線−円弧状の縁８と略相似形に直線−円弧状の縁７は形成されている。金具６の直線−円弧状の縁７をオリエンテーションフラット２の直線−円弧状の縁８に対して平行にずらして重ねるので、金具６の直線−円弧状の縁７の円弧部分７ｂは、基板１の直線−円弧状の縁８における円弧部分８ｂと平行ではなく交差する。
【００４０】
上記のように形成された金具６の直線−円弧状の縁７により、基板のオリエンテーションフラット２から僅かに基板内側の所定距離ｄ２までと、オリエンテーションフラット２の両端部近傍の交差点の所定距離Ｄまでとの基板領域が略相似形に覆い隠される。図１１に、斜線部にて、この金具６の直線−円弧状の縁７部により覆い隠される基板領域つまり被覆領域Ｂを示す。
【００４１】
この比較例２によれば、金具６の直線−円弧状の縁７により、基板のオリエンテーションフラット２部分から僅かに基板内側、例えば所定距離ｄ２＝０．５ｍｍ程度までの基板領域（図１１の被覆領域Ｂ）を覆い隠すので、図１０のように平行な直線状の縁４ａを有する金具４を用いて所定距離Ｄまでを覆う場合に比べ、より均等にオリエンテーションフラット２の部分を覆い隠すことができる。しかしながら、比較例１よりもＯＦに対して垂直方向でのエピタキシャル膜厚の分布は若干改善したが、それでもＯＦ近傍部で素子として利用できない領域が発生し、素子取得効率が低下した。
【００４２】
以下に本発明の好ましい態様を付記する。
【００４３】
第１の態様は、劈開により形成されたオリエンテーションフラットを有する基板と、該基板上に形成された半導体のエピタキシャル層とからなり、前記基板のオリエンテーションフラットの両端が、前記基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で前記基板上にエピタキシャル層が形成され、前記被覆部材を前記基板から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラットの両端に存在する半導体エピタキシャルウェハである。
基板のオリエンテーションフラットの両端を、被覆部材を使って、基板内側へ所定の距離入った領域まで覆い隠すことにより、半導体のエピタキシャル層が形成されているので、従来例のように保護膜の形成、除去の工程を必要とすることなく、オリエンテーションフラット部分を、清浄な鏡面に維持することができ、かつ素子取得効率が向上したエピタキシャルウエハを製造できる。
【００４４】
第２の態様は、第１の態様において、前記所定の距離が０．５ｍｍ〜１．０ｍｍ程度である半導体エピタキシャルウェハである。
所定の距離が０．５ｍｍ〜１．０ｍｍ程度であるので、有効な素子の作成領域を大きく確保することができる。
【００４５】
第３の態様は、第１の態様又は第２の態様の半導体エピタキシャルウェハがレーザーダイオード用のIII−Ｖ族化合物半導体エピタキシャルウェハであって、前記基板がＧａＡｓ基板であり、このＧａＡｓ基板上に、気相成長方法により、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハである。
半導体エピタキシャルウェハがレーザーダイオード用のIII−Ｖ族化合物半導体エピタキシャルウェハである場合には、特にオリエンテーションフラット部分が清浄な鏡面に維持されることが要求されるが、本発明によればこの要求に応えることができる。
【００４６】
第４の態様は、劈開により形成されたオリエンテーションフラットを有する基板上に半導体のエピタキシャル層を成長させる方法であって、前記基板のオリエンテーションフラットの両端を、被覆部材を使って、前記基板内側へ所定の距離入った領域まで覆い隠して、エピタキシャル層を成長させる半導体エピタキシャルウェハの製造方法である。
オリエンテーションフラットの全部ではなく両端を被覆部材で覆い隠すようにしたので、全体を覆い隠すものと比べて素子の取得歩留が向上し、また被覆部材に基板保持用部材を用いるので構成が簡単になる。
【００４７】
第５の態様は、第４の態様において、前記被覆部材が前記基板を保持する基板保持用部材である半導体エピタキシャルウェハの製造方法である。
被覆部材に基板保持用部材を用いるので、被覆部材を別個に用意して行う方法よりも簡単になる。
【００４８】
第６の態様は、第４又は第５の態様において、前記所定の距離が０．５ｍｍ〜１．０ｍｍ程度である半導体エピタキシャルウェハの製造方法である。
所定の距離が０．５ｍｍ〜１．０ｍｍ程度であるので、有効な素子の作成領域を大きく確保することができる。
【００４９】
第７の態様は、第４ないし第６の態様の半導体エピタキシャルウェハがＬＤ用のIII−Ｖ族化合物半導体エピタキシャルウェハの製造方法であって、前記基板がＧａＡｓ基板であり、このＧａＡｓ基板上に、気相成長方法により、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハの製造方法である。
半導体エピタキシャルウェハがＬＤ用のIII−Ｖ族化合物半導体エピタキシャルウェハである場合には、特にオリエンテーションフラット部分が清浄な鏡面に維持されることが要求されるが、本発明によればこの要求に応えることができる。
【００５０】
第８の態様は、第４ないし第７の態様において、前記被覆部材がモリブデン、ＳＵＳ、シリコンカーバイド、またはカーボンのいずれか１つよりなる耐熱材料で形成されている半導体エピタキシャルウェハの製造方法である。
被覆部材がモリブデン等の耐熱材料で形成されているので、エピタキシャル層の汚染を有効に防止できる。
【００５１】
第９の態様は、劈開により形成されたオリエンテーションフラットを有する基板上に、気相成長法によりIII−Ｖ族化合物半導体のエピタキシャル層を成長させる際に、基板のオリエンテーションフラットの両端部分を被覆部材で覆い隠すIII−Ｖ族化合物半導体エピタキシャルウェハの製造方法である。
基板のオリエンテーションフラットの両端部分を被覆部材で覆い隠すことにより、エピタキシャル成長時に原料がオリエンテーションフラット部分に接触して結晶が形成されてしまう不具合を防止することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例１を示した平面図である。
【図２】本発明の実施例１の製造方法によりエピタキシャル結晶膜を形成した場合の膜厚の評価結果を示す図である。
【図３】従来の結晶成長方法における基板保持状態を示す平面図である。
【図４】本発明の実施例２を示した平面図である。
【図５】比較例１の測定結果である。
【図６】本発明の比較例２で用いる被覆部材としての金具の概略を示した平面図である。
【図７】半導体レーザー素子のエピタキシャル結晶成長に用いる基板の形状を示した平面図である。
【図８】従来のIII−Ｖ族化合物半導体の製造方法を示す工程図である。
【図９】本発明の比較例１での製造方法を示したもので、成長中にオリエンテーションフラットを長方形の被覆部材としての金具で覆い隠した状態を示す平面図である。
【図１０】本発明の比較例１で用いる被覆部材としての金具でオリエンテーションフラットを覆い隠した状態を示す部分拡大図である。
【図１１】本発明の比較例２を示したもので、成長中にオリエンテーションフラットを凹部縁を有する被覆部材としての金具で覆い隠した形態を示す部分拡大図である。
【符号の説明】
【００５３】
１ 基板
２ オリエンテーションフラット（ＯＦ）
３ インデックスフラット（ＩＦ）
４ 金具（被覆部材）
４ａ 直線状の縁
５ ボルト
６ 金具（被覆部材）
７ 直線−円弧状の縁
７ａ 直線状部分
７ｂ 円弧部分
８ 直線−円弧状の縁
８ａ 直線状部分
８ｂ 円弧部分
１５ 被覆部材
Ａ 被覆領域
Ｂ 被覆領域
Ｄ 所定の距離
ｄ２ 所定の距離
Ｐ 連接点
Ｓ 連接点
【特許請求の範囲】
【請求項１】
劈開により形成されたオリエンテーションフラットを有する基板と、該基板上に形成された半導体のエピタキシャル層とからなり、
前記基板のオリエンテーションフラットの両端が、前記基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で前記基板上にエピタキシャル層が形成され、前記被覆部材を前記基板から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラットの両端に存在する半導体エピタキシャルウェハ。
【請求項２】
請求項１記載の半導体エピタキシャルウェハにおいて、
前記所定の距離が０．５ｍｍ〜１．０ｍｍ程度である半導体エピタキシャルウェハ。
【請求項３】
請求項１又は２記載の半導体エピタキシャルウェハがレーザーダイオード用のIII−Ｖ族化合物半導体エピタキシャルウェハであって、
前記基板がＧａＡｓ基板であり、
このＧａＡｓ基板上に、気相成長方法により、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハ。
【請求項４】
劈開により形成されたオリエンテーションフラットを有する基板上に半導体のエピタキシャル層を成長させる方法であって、
前記基板のオリエンテーションフラットの両端を、被覆部材を使って、前記基板内側へ所定の距離入った領域まで覆い隠して、エピタキシャル層を成長させる半導体エピタキシャルウェハの製造方法。
【請求項５】
請求項４に記載の半導体エピタキシャルウェハの製造方法において、
前記被覆部材が前記基板を保持する基板保持用部材である半導体エピタキシャルウェハの製造方法。
【請求項６】
請求項４又は５記載の半導体エピタキシャルウェハの製造方法において、
前記所定の距離が０．５ｍｍ〜１．０ｍｍ程度である半導体エピタキシャルウェハの製造方法。
【請求項７】
請求項４ないし６のいずれかに記載の半導体エピタキシャルウェハがレーザーダイオード用のIII−Ｖ族化合物半導体エピタキシャルウェハの製造方法であって、
前記基板がＧａＡｓ基板であり、
このＧａＡｓ基板上に、気相成長方法により、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハの製造方法。
【請求項８】
請求項４ないし７のいずれかに記載の半導体エピタキシャルウェハの製造方法において、
前記被覆部材がモリブデン、ＳＵＳ、シリコンカーバイド、またはカーボンのいずれか１つよりなる耐熱材料で形成されている半導体エピタキシャルウェハの製造方法。
【請求項１】
劈開により形成されたオリエンテーションフラットを有する基板と、該基板上に形成された半導体のエピタキシャル層とからなり、
前記基板のオリエンテーションフラットの両端が、前記基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で前記基板上にエピタキシャル層が形成され、前記被覆部材を前記基板から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラットの両端に存在する半導体エピタキシャルウェハ。
【請求項２】
請求項１記載の半導体エピタキシャルウェハにおいて、
前記所定の距離が０．５ｍｍ〜１．０ｍｍ程度である半導体エピタキシャルウェハ。
【請求項３】
請求項１又は２記載の半導体エピタキシャルウェハがレーザーダイオード用のIII−Ｖ族化合物半導体エピタキシャルウェハであって、
前記基板がＧａＡｓ基板であり、
このＧａＡｓ基板上に、気相成長方法により、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハ。
【請求項４】
劈開により形成されたオリエンテーションフラットを有する基板上に半導体のエピタキシャル層を成長させる方法であって、
前記基板のオリエンテーションフラットの両端を、被覆部材を使って、前記基板内側へ所定の距離入った領域まで覆い隠して、エピタキシャル層を成長させる半導体エピタキシャルウェハの製造方法。
【請求項５】
請求項４に記載の半導体エピタキシャルウェハの製造方法において、
前記被覆部材が前記基板を保持する基板保持用部材である半導体エピタキシャルウェハの製造方法。
【請求項６】
請求項４又は５記載の半導体エピタキシャルウェハの製造方法において、
前記所定の距離が０．５ｍｍ〜１．０ｍｍ程度である半導体エピタキシャルウェハの製造方法。
【請求項７】
請求項４ないし６のいずれかに記載の半導体エピタキシャルウェハがレーザーダイオード用のIII−Ｖ族化合物半導体エピタキシャルウェハの製造方法であって、
前記基板がＧａＡｓ基板であり、
このＧａＡｓ基板上に、気相成長方法により、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハの製造方法。
【請求項８】
請求項４ないし７のいずれかに記載の半導体エピタキシャルウェハの製造方法において、
前記被覆部材がモリブデン、ＳＵＳ、シリコンカーバイド、またはカーボンのいずれか１つよりなる耐熱材料で形成されている半導体エピタキシャルウェハの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−１２３８２９（Ｐ２００７−１２３８２９Ａ）
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願番号】特願２００６−１９４４６９（Ｐ２００６−１９４４６９）
【出願日】平成１８年７月１４日（２００６．７．１４）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願日】平成１８年７月１４日（２００６．７．１４）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]