【課題】複数の窒化物半導体層を含む発光素子構造を成長させるために望ましい窒化物半導体厚膜基板を提供し、ひいてはその基板を用いて優れた特性を有する窒化物半導体発光装置を提供する。
【解決手段】複数の窒化物半導体層を含む発光素子構造を成長させるための窒化物半導体厚膜基板であって、基板は対向する第１と第２の主面を有し、基板の第１主面は３×１０¹⁸ｃｍ^-3以上１×１０¹⁹ｃｍ^-3以下の高不純物濃度の第１の層領域で形成されており、基板は３×１０¹⁸ｃｍ^-3以下１×１０¹⁷ｃｍ^-3以上でかつ第１層領域より低い低不純物濃度の第２の層領域をも少なくとも含み、基板の第１主面はその上に前記発光素子構造を成長させるための面であり、発光素子構造の形成後に第１主面の側で部分的に露出される基板の領域が電極を形成するための領域として使用されることを特徴とする。 （もっと読む）

【課題】III 族窒化物半導体からなる半導体装置の製造方法において、ｐ型のIII 族窒化物半導体の正孔濃度を減少しないようにすること。
【解決手段】III 族窒化物半導体からなる半導体素子の製造方法であって、ＭｇをドープしたIII 族窒化物半導体層の形成後に、４００度以上の温度での熱処理工程を複数有した半導体素子の製造方法において、最終以外の４００度以上の温度での熱処理工程では、アンモニア雰囲気中において熱処理を行い、最終の４００度以上の温度での熱処理工程では、窒素雰囲気中において熱処理を行う。このように熱処理を行えば、ｐ型のIII 族窒化物半導体層の正孔濃度を減少させずに半導体素子を製造することができる。 （もっと読む）

【課題】優れた表面品質をＧａ側にて有するＡｌ_ｘＧａ_ｙＩｎ_ｚＮ半導体ウェーハおよびそのようなウェーハの製造方法を実現する。
【解決手段】ウェーハのＧａ側における１０×１０μｍ^２面積内で１ｎｍ未満の根二乗平均表面粗さを特徴とする、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（式中、０＜ｙ≦１およびｘ＋ｙ＋ｚ＝１）を含む高品質ウェーハ。このようなウェーハは、例えばシリカまたはアルミナなどの研磨粒子と酸または塩基とを含む化学的機械研磨（ＣＭＰ）スラリーを用いて、そのＧａ側にてＣＭＰに付される。このような高品質Ａｌ_ｘＧａ_ｙＩｎ_ｚＮウェーハの製造方法はラッピング工程、機械研磨工程、およびその表面品質を更に高めるための熱アニールまたは化学エッチングによるウェーハの内部応力を低下させる工程を含んでよい。このＣＭＰ方法はＡｌ_ｘＧａ_ｙＩｎ_ｚＮウェーハのＧａ側における結晶欠陥を強調するために有用に適用される。 （もっと読む）

【課題】放熱性が極めて良好で、かつ、結晶性が良好なＧａＮ系材料を用いたデバイス、および、その製造方法を提供する。
【解決手段】窒化物半導体装置の製造方法であって、シリコン基板６０の表面にダイヤモンド層６１を気相成長させるステップと、ダイヤモンド層６１の表面にＳＯＩ基板６２を圧着するステップと、ＳＯＩ基板６２を薄層化する薄層化ステップと、薄層化されたＳＯＩ基板６２上に、ＧａＮ層をエピタキシャル成長させるステップと、シリコン基板６０を除去するステップと、シリコン基板６０より熱伝導率の大きい材料をダイヤモンド層６１の裏面に圧着するステップとを含み、ＳＯＩ基板６２は、最表面層６２１とシリコン酸化層６２２とを有し、前記薄層化ステップにおいて、選択的にシリコン酸化層６２２までを除去し最表面層６２１のみを残してＳＯＩ基板６２を薄層化する。 （もっと読む）

【課題】ラマン分光法を用いた簡易な応力測定方法を見出し、これに基づいて、ＧａＮ活性層を有する化合物半導体基板において、バッファ層における応力を制御し、全体として応力フリーの化合物半導体基板を提供する。
【解決手段】厚さ１００〜１０００μｍの六方晶ＳｉＣ、単結晶Ｓｉ、単結晶Ｓｉ上に立方晶ＳｉＣ層が形成されたもののうちのいずれかからなる台基板１上に、バッファ層２、厚さ０．５〜５μｍのＧａＮ活性層３を順次積層し、前記バッファ層２を、厚さ３〜２５０ｎｍのＡｌ_xＧａ_1-xＮ単結晶層（０．５＜ｘ≦１）２ａ‐１の上に、厚さ３〜２５０ｎｍのＡｌ_yＧａ_1-yＮ単結晶層（０．２≦ｙ≦０．３）２ｂ‐１が形成され、さらに、厚さ３〜２５０ｎｍのＡｌ_xＧａ_1-xＮ単結晶層２ａ‐ｎおよび厚さ３〜２５０ｎｍのＡｌ_zＧａ_1-zＮ単結晶層（０≦ｚ＜０．５）２ｃ‐ｎの２層を１組としたものが１〜５００組積層されている構成とする。 （もっと読む）

【課題】化合物半導体単結晶層に残留するキャリアを抑制することによって、高速および高耐電圧デバイスに好適な窒化物半導体単結晶層を有する化合物半導体基板を提供する。
【解決手段】Ｓｉ単結晶基板１上に、Ｂ，Ａｌ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０¹⁴〜１０²¹／ｃｍ³含む、厚さ０．０５〜２μｍの３Ｃ−ＳｉＣ単結晶バッファー層２と、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０¹⁴〜１０²¹／ｃｍ³含む、厚さ０．０５〜５μｍのＧａＮ単結晶層３とが順次積層された構成とする。 （もっと読む）

【課題】結晶欠陥の発生を低減すると共に反りの発生を防止することにより、品質と生産性に優れた窒化物半導体の製造方法を提供する。
【解決手段】ＧａＮからなる基板１上に第一の窒化物半導体層１０を成長させ、その第一の窒化物半導体層１０に多数の微細なボイド２ａを有する多孔質層２を形成した後、その上に第二の窒化物半導体層を成長させ、上記基板１或いは上記基板１及びボイドを有する多孔質層２を剥離する窒化物半導体の製造方法。 （もっと読む）

【課題】レーザダイオード、トランジスタ、光検出器などの半導体構造に使用され、相分離を抑制または解消するとともに発光効率を向上させるIII族窒化物４元及び５元材料系並びに方法を提供する。
【解決手段】典型的な実施形態では、半導体構造は、ほぼ相分離なく形成された第１導電型のBAlGaN材料系を用いた４元材料層と、ほぼ相分離のないBAlGaN材料系を用いた４元材料活性層と、ほぼ相分離なく形成された逆導電型のBAlGaN材料系を用いた別の４元材料層を備えている。 （もっと読む）

【課題】Ｎを含む活性層または受光層と、Ｐを含む半導体層とを備える半導体素子を、量産ベースで製造することができる半導体素子およびその製造方法を提供する。
【解決手段】基板上に、窒素を含むＩＩＩ−Ｖ族化合物半導体層を、ＭＢＥ法により成長する工程と、その窒素含有半導体層上に、燐を含むＩＩＩ−Ｖ族化合物半導体層を、塩化物気相成長法により成長する工程とを備えることを特徴とする。 （もっと読む）

本発明は、結晶表面を有する結晶ベース基板の上に結晶ゲルマニウム層を形成する方法を提供する。この方法は、ベース基板を洗浄して表面から汚染物および／または自然酸化物を除去する工程と、水素プラズマ、Ｈ_２フラックス、またはＧｅＨ_４の分解で得られる水素のような水素源および／またはＮ_２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、またはそれらの混合物のような非反応性ガス源にベース基板を露出させながら、ベース基板の表面上にアモルファスゲルマニウム層を形成する工程と、ベース基板をアニールしてアモルファスゲルマニウム層を結晶化して、結晶ゲルマニウム層を形成する工程と、を含む。また、この方法は、本発明の具体例にかかる方法を用いて光起電セルまたは光分解セルを形成する方法、またはＣＭＯＳデバイスを形成する方法、および本発明の具体例にかかる方法で形成した結晶ゲルマニウム層を含む基板を提供する。
（もっと読む）

【課題】結晶性の良い窒化物半導体よりなる窒化物半導体基板を用い裏面に電極を形成した発光素子、受光素子等の窒化物半導体素子を提供する。
【解決手段】窒化物半導体と異なる材料よりなる基板の上に、窒化物半導体を１００μｍ以上の膜厚で成長させ、前記基板を除去することによって得られた窒化物半導体基板であり、該窒化物半導体基板の表面の凹凸差が±１μｍ以下になるまで表面研磨した研磨面に成長される。好ましくは、前記表面の凹凸差が±０．５μｍ以下である。前記窒化物半導体基板はｎ型不純物がドープされている。 （もっと読む）

個別の多層構造（１１４）に対する高品質境界を取得するためのプロセスであって、該個別の多層構造は溝区割り基板に作成される、プロセスが提供される。プロセスは以下のステップ、すなわち、溝区割り基板を準備するステップであって、基板表面は、孤立した堆積プラットフォーム（１０８）の配列に区割りされ、該孤立した堆積プラットフォームは、溝（１０２）の配列によって分離されている、ステップと、多層構造（１１４）を形成するステップであって、該多層構造は、堆積プラットフォーム（１０８）のうちの１つの上に、第１のドープ層（２０４）、活性層（２０６）、および第２のドープ層（２０８）を備えている、ステップと、多層構造（１１４）の側壁を除去するステップとを包含する。多層構造（１１４）の側壁を除去することによって取得された高品質境界を有する半導体デバイスも提供される。
（もっと読む）

【課題】Ｓｉ基板上に、半極性面である（１０-１ｍ）面（ｍ：自然数）の窒化物半導体膜が厚さ１μｍ以上で形成され、発光デバイスにも好適に用いることができる窒化物半導体単結晶を提供する。
【解決手段】Ｓｉ（１００）に対して、＜１００＞から＜１１０＞方向へのオフカット角度が１〜３５°であるＳｉ基板１上に、ＳｉＣまたはＢＰのいずれか１種以上からなるバッファー層２ａ（２ｂ）およびＡｌＮバッファー層３を介して、ＧａＮ（１０-１ｍ）、ＡｌＮ（１０-１ｍ）またはＩｎＮ（１０-１ｍ）からなる単結晶膜４、あるいはまた、ＧａＮ（１０-１ｍ）およびＡｌＮ（１０-１ｍ）の超格子構造を形成する。 （もっと読む）

【課題】半導体素子を形成するためにエピタキシャル成長された半導体層による湾曲を抑制したシリコン基板を提供すること。
【解決手段】シリコン基板１において、窒化物系化合物半導体層２の成長によって凹状に反る方向に加わる圧縮応力と拮抗する応力が、シリコン基板１の窒素不純物濃度分布に対応した密度またはサイズの分布を有する酸素析出物の膨張力によって与えられたことを特徴とする、実質的に平坦な主面を有するシリコン基板、およびその製造方法。 （もっと読む）

【課題】低コスト及び簡素な構成で、窒化物化合物半導体層と基板との間の直列抵抗を低減できる半導体デバイスを提供すること。
【解決手段】半導体デバイスは、ｐ型シリコン基板１と、ｐ型シリコン基板１上に設けられ、シリコンに対してｐ型の不純物として機能する元素を含むバッファ層９と、バッファ層９上に設けられた窒化物化合物半導体層３と、窒化物化合物半導体層３上に設けられた第１の電極４と、ｐ型シリコン基板１下面に設けられた第２の電極８とを有する。 （もっと読む）

【課題】パワーデバイスなどへの適用に適したIII族窒化物半導体を用いた窒化物半導体積層構造の形成方法、およびこの形成方法により形成される窒化物半導体積層構造部を有する窒化物半導体素子の製造方法を提供すること。
【解決手段】III族窒化物半導体からなる窒化物半導体積層構造の形成工程において、キャリヤガスをＨ_２とするＭＯＣＶＤ法によって、まず、ウエハの上にｎ型ＧａＮ層（第１層）およびＭｇを含むｐ型ＧａＮ層（第２層）が形成される。次いで、このｐ型ＧａＮ層（第２層）に対してｐ型化アニール処理をせずに、ｐ型ＧａＮ層（第２層）の上に、さらにｎ型ＧａＮ層（第３層）およびｐ型ＧａＮ層（第４層）が形成される。このように、ｎ型ＧａＮ層（第１層）およびｎ型ＧａＮ層（第３層）に挟まれたｐ型ＧａＮ層（第２層）に含まれるＭｇ濃度とＨ_２濃度とを比較すると、Ｍｇ濃度の方が大きい値となっている。 （もっと読む）

【課題】 シリコン基板上に窒化物半導体領域を設けると、半導体ウエーハに反りが発生する。
【解決手段】 シリコン基板２の上に窒化物半導体から成るバッファ領域３を介してＨＥＭＴ用の窒化物半導体から成る主半導体領域４を設ける。前記バッファ領域４を、第１の多層構造バッファ領域５と第２の多層構造バッファ領域８とで構成する。第１の多層構造バッファ領域５を複数のサブ多層構造バッファ領域６と複数の単層構造バッファ領域７で構成する。サブ多層構造バッファ領域６を、交互に配置された複数の第１及び第２の層で構成する。第１の層をアルミニウムを第１の割合で含む窒化物半導体で形成する。第２の層をアルミニウムを含まない又は前記第１の割合よりも小さい第２の割合で含む窒化物半導体で形成する。第２の多層構造バッファ領域８を第３及び第４の層で構成する。第３の層のアルミニウム割合を第１の割合よりも低くする。 （もっと読む）

半導体構造は、窒化物半導体材料の第１の層、前記窒化物半導体材料の第１の層上の実質的に歪みのない窒化物中間層、及び前記窒化物中間層上の窒化物半導体材料の第２の層を含む。前記窒化物中間層は第１の格子定数を有し、アルミニウム及びガリウムを含むこと、並びにｎ型ドーパントで導電的にドープすることができる。前記第１の層及び前記第２の層は、全体として少なくとも約０．５μｍの厚さを有する。前記窒化物半導体材料は、前記第１の層が前記窒化物中間層の一方の側において、前記第２の層が前記窒化物中間層の他方の側で受け得るより大きい引っ張り歪みを受けることができるような、第２の格子定数を有することが可能である。
（もっと読む）

【課題】パワーデバイスなどへの適用に適したIII族窒化物半導体素子およびその製造方法を提供すること。
【解決手段】この電界効果トランジスタにおける窒化物半導体積層構造部５には、ｎ型ＧａＮ層６、ｐ型ＧａＮ層７およびｎ型ＧａＮ層８に跨る壁面１６を側面とするメサ状積層部１５が形成されている。メサ状積層部１５の壁面１６には、ゲート絶縁膜９が形成され、このゲート絶縁膜９上にはゲート電極１０が形成されている。また、ｎ型ＧａＮ層６（引き出し部１９）にはドレイン電極１２が形成され、ｎ型ＧａＮ層８の上面にはソース電極１１が形成されている。そして、メサ状積層部１５は、窒化物半導体積層構造部５に形成された高転位領域１８および低転位領域１７のうち、低転位領域１７に形成されている。 （もっと読む）

【課題】しきい値電圧を増大させることなくバッファ層を高抵抗化して素子を高耐圧化できること。
【解決手段】電界効果トランジスタ１００は、基板１上にバッファ層２，３、半導体動作層４、ゲート絶縁膜５Ｇａおよびゲート電極５Ｇｂを順次積層して備え、バッファ層３内にあってこのバッファ層３の積層面に平行な所定面内の転位密度は、この転位密度に対するバッファ層３の体積抵抗率が極大値近傍となる密度値とされ、具体敵意は２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下とされている。 （もっと読む）