【課題】従来のオリエンテーションフラットやインデックスフラットよりも容易に作製することができ且つ視認ができる表裏の判別手段を備えた半導体形成用基板、窒化物系半導体基板およびその製造方法を提供すること。
【解決手段】基板の周辺部に、前記基板の表面から裏面へ貫通する貫通孔５を設け、その貫通孔の数の相違をもって又は中心からの距離の相違をもって、表裏の判別を可能とする。上記貫通孔の形成は、窒化物半導体の気相成長において、元となる種結晶表面の任意の位置に、ＧａＮ以外の材料（例えばカーボン片）を付け、または凹凸をつけることで、その上部に正常に成長しない領域を形成した状態でエピタキシャル層を成長させることにより、成長と同時に貫通孔が形成される。 （もっと読む）

【課題】 ＺｎＯにおいては、ｐ型不純物とｎ型不純物を取り込みやすい結晶極性面は異なるため、単一極性面を用いると一方の電気伝導性の制御が困難になる。そこで両結晶極性面を同時に利用したＺｎＯデバイスを提供することを課題とする。
【解決手段】 一方の伝導型のＺｎＯを積層するために、第１の結晶極性面を有するＺｎＯ層を積層し、その上に結晶極性面反転層を挿入する。その後、他方の伝導型のＺｎＯ層を第２の結晶極性面を利用して積層し、両結晶極性面の利点を同時に利用したＺｎＯデバイスを作製する。 （もっと読む）

【課題】クラッキング、または類似の機械的損傷を防止するために、ＩＩＩ族窒化物半導体デバイスの製造における材料の不適合性に起因する応力を低減すること。
【解決手段】ＩＩＩ族窒化物半導体部２０を、成長障壁１６により定められた境界内の成長面１８上に成長することができる。成長障壁１６は、その表面のいずれの上においてもＩＩＩ族窒化物半導体材料の成長を許容しない材料からなるため、ＩＩＩ族窒化物半導体材料成長面１８上でのみ成長する。結果として、ＩＩＩ族窒化物半導体部２０の寸法を成長障壁１６により画定される面積により制限することができる。 （もっと読む）

【課題】 Ｐ型不純物がドープされ活性化されたIII族窒化物系半導体をアニールを必要とせずに容易に製造可能なＰ型導電性のIII族窒化物系半導体等を提供すること。
【解決手段】 基板１１０の一主面上に形成されたIII族窒化物系半導体（Ｐ型半導体層１１２）であり、III族窒化物系半導体に基板１１０からの不純物が含まれている。これにより、アクセプタ不純物としてのホウ素を、基板１１０から直接的にIII族窒化物系半導体に混入させることができる。 （もっと読む）

【課題】ウエハの反りを抑制しつつ、結晶欠陥の少ないエピタキシャル成長層を有する半導体装置の製造方法を提供することにある。
【解決手段】単結晶基板１の上に、スペーサ層２を形成し、さらに、スペーサ層２の上に、窒化物を含むIII-V 族化合物半導体層などからなるエピタキシャル成長層３を形成する。エピタキシャル成長層３を転写用基板４に接着し、単結晶基板１の裏面からレーザ光，水銀灯の輝線などの光を照射して、エピタキシャル成長層３と単結晶基板１とを互いに分離する。スペーサ層２の禁制帯幅が単結晶基板１の禁制帯幅よりも小さいので、エピタキシャル成長層３における結晶欠陥やクラックの発生を抑制しつつ、スペーサ層２を分解又は融解させて、薄い半導体層を基板から分離することができる。 （もっと読む）

【課題】たとえ凹凸を有するGaN接合表面同士の直接接合でも可能とする比較的簡便なGaN/GaNの直接接合方法を提供することである。
【解決手段】二つの基板１、５上にそれぞれ成膜したGaN２、６同士を直接接合するGaN/GaN直接接合方法において、予め少なくとも一方の基板１上のGaN２の接合面にアンモニア水８を塗布し、この後GaN接合面同士を重ね合わせ、両基板１、５間に圧縮荷重を印加する。この圧縮荷重印加により接合面に圧縮応力を作用させ、圧縮応力を作用させた状態で不活性ガス雰囲気中で熱処理することで、GaN２、６同士を直接接合する。 （もっと読む）

高速シリコンＣＭＯＳ回路及び高電力ＡｌＧａＮ／ＧａＮ増幅器が、同じウェハー上に集積される。高抵抗シリコンの薄層が、基板上に結合される。ボンディングに続いて、ＡｌＧａＮ／ＧａＮ構造を結合したシリコン層上に成長させる。次いで、窒化シリコン又は酸化シリコン層をＡｌＧａＮ／ＧａＮ構造上に堆積させる。これに続いて、シリコンの薄層を窒化シリコン／酸化シリコン層に結合させる。ＡｌＧａＮ／ＧａＮ装置の形成領域が規定され、シリコンがこれらの領域から離れてエッチングされる。これに続いて、ＣＭＯＳ装置がシリコン層上に形成され、ＡｌＧａＮ／ＧａＮ装置がＡｌＧａＮ／ＧａＮ表面上に形成される。 （もっと読む）

多層半導体装置は、ウェハーボンディングを介して移行させた単結晶膜の電気的特性を有する多結晶基板の良好な熱的及び電気的特性を利用している。装置構造は、研磨された多結晶、例えば炭化シリコン基板を含む。シリコンの平坦化層が表面に形成され、続いて化学的機械研磨される。次いで、基板は、バルクリシコンウェハー又はsilicon-on-insulator（ＳＯＩ）ウェハーに結合される。シリコン（ＳＯＩ)ウェハーは所望厚さに薄肉化される。 （もっと読む）

【課題】ＳＯＩ層の厚さのバラツキの無いＳＯＩ基板及び該ＳＯＩ基板の製造方法を提供する。
【解決手段】シリコン基板上にエピタキシャル剥離層を介してＡＬＥ成長でＳＯＩ層を形成し、ボデイウエーハを貼り付けた後、前記エピタキシャル剥離層を溶解除去することによって、全てがＡＬＥ成長で作成したＳＯＩ層を形成し、
ＳＯＩ層の厚さのバラツキの無いＳＯＩ基板とした。 （もっと読む）

【課題】結晶品質の良好なIII族窒化物結晶の生成に好適なエピタキシャル基板を提供する。
【解決手段】オフ角が与えられてなるサファイア基材の上にIII族窒化物からなる上部層２を形成したうえで、１５００℃以上で、好ましくは１６５０℃以上で加熱処理を施すことにより、上部層２の結晶品質を向上させるとともに該上部層２の表面に数原子層高さよりも大きな繰り返し段差を与えたエピタキシャル基板１０を、III族窒化物結晶層３の成長用下地基板として用いる。III族窒化物結晶は段差部分からステップフロー成長するので、上部層２からの貫通転位はこれに伴い屈曲させられ、その後の結晶成長につれて偏在化する。得られるIII族窒化物結晶層３は良好な表面平坦性を有し、かつ、表面近傍の大部分は転移密度が１×１０⁷／ｃｍ²程度の低転位領域ＲＥ２となる。すなわち、エピタキシャル基板１０は結晶品質のよいIII族窒化物結晶形成に好適であるといえる。 （もっと読む）

【課題】 優れた発光効率、逆耐電圧特性および静電耐圧特性等を有するＩＩＩ族窒化物半導体発光素子の製造に適したＩＩＩ族窒化物半導体素子用エピタキシャル基盤を提供すること。
【解決手段】 表面粗さ（Ｒａ）が１ｎｍ以下の基板と該基板上に直接積層されたＩＩＩ族窒化物半導体層とからなり、該ＩＩＩ族窒化物半導体層は互いに接する複数の層からなり、該複数の層の少なくとも一層は転位密度が１×１０⁷ｃｍ^-2以下の層であるＩＩＩ族窒化物半導体素子用エピタキシャル基盤。 （もっと読む）

【課題】 高温のアニール処理を長時間に亘って行うことにより発生する窒素空孔の形成という問題を生じさせることなく、アクセプタの活性化を行い、キャリア濃度の高い（低抵抗の）ｐ形の窒化物半導体層を有する窒化物半導体素子の製法を提供する。
【解決手段】 基板１上に窒化物半導体からなる半導体積層部６を形成し、その半導体積層部６の表面側から、λ＝ｈ・ｃ／Ｅ以下（ＥはＭｇとＨとの結合を切り離し得るエネルギー）の波長λのレーザ光を照射する。その後に、３００〜４００℃の熱処理を行う。そして、通常の窒化物半導体ＬＥＤの製造工程と同様に透光性導電層７を設け、半導体積層部６の一部をエッチングにより除去して露出するｎ形層３にｎ側電極９を、透光性導電層７の表面にｐ側電極８を形成する。 （もっと読む）

【課題】窒化物系レーザダイオードの低閾値化、窒化物系半導体発光ダイオードの高効率化、エンハンスメント型窒化物系半導体電界効果トランジスタの実現のためには、Ｒ面サファイア基板上に成長すれば可能であるが、従来技術では、表面平坦性や多数の欠陥が入る問題があり、また、その結晶性を向上させる方法として、選択横方向成長という方法があるが、コスト、量産性の面で大きな問題があった。
【解決手段】Ｒ面サファイア基板上に作製した窒化物系半導体に、歪を導入することおよび成長条件を最適化することによって、結晶成長中に自発的に周期１０ｎｍから１０μm、高さ１０ｎｍから１０μmの凹凸を形成し、その後平坦化することにより貫通転位密度、積層欠陥密度の低減が可能であり、且つ、表面平坦性の良好な半導体基板の作製が低コストかつ簡便に作製可能であり、また、この基板を用いること。 （もっと読む）

異種基板から厚くエピタキシャル成長した窒化物薄膜をｉｎ ｓｉｔｕ分離することによる自立（Ａｌ，Ｉｎ，Ｇａ）Ｎ基板を作製する方法が開示される。（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜の成長に適した基板が選択され、異種イオンが該基板に注入されて比較的急峻な濃度分布を形成する。（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄膜が該基板上に成膜され、該成膜された薄膜を降温して、熱膨張不整に関係した歪を導入すると、該薄膜は該基板から自然に分離する。
（もっと読む）

この発明は、基板上に歪層を有する層構造を製造する方法に関し、この方法は、歪を持たせる層に隣接する層内に、欠陥領域を形成する工程と、歪を持たせる層に隣接する少なくとも一つの層を緩和させる工程とを有する。この欠陥領域は、特に基板内に形成される。別のエピタキシャル層を配置することができる。このようにして形成した層構造は、有利には様々な種類の部品に適している。
（もっと読む）

（Ａｌ，Ｉｎ，Ｇａ）Ｎ薄層を製作するためのエッチング技術であり、適当なテンプレートまたは基板が選択されて、所望の面積上に異種イオンが注入されてイオン注入された材料を作る。次に、イオン注入されたテンプレートまたは基板の上にデバイス構造が再成長される。テンプレートの成長表面上面がキャリアウェーハにボンディングされて、ボンディングされたテンプレート／キャリアウェーハからなる構造を形成する。ほかの残留する材料と一緒に基板が除去されて、イオン注入された材料が露出される。ボンディングされたテンプレート／キャリアウェーハからなる構造上のイオン注入された材料は、次に、イオン注入された材料を除去するのに十分な時間、適当なエッチャントに晒される。
（もっと読む）

【課題】高圧力下において高速成長を可能にした非極性ａ面窒化ガリウム単結晶の製造方
法を提供すること。
【解決手段】上面がｒ面である基板を設ける工程と、前記基板上に低温窒化物核成長層を
形成する工程と、前記窒化物核成長層上に非極性ａ面窒化ガリウムを成長させる工程と、
を含み、前記非極性ａ面窒化ガリウムを成長させる工程は約１９０〜３９０μｍｏｌ／ｍ
ｉｎのガリウムソース供給量と、約７７０〜２３１０のＶ／ＩＩＩ比を有するように窒素
ソース供給量とが設定された条件において行われることを特徴とする非極性ａ面窒化ガリ
ウム単結晶の製造方法を提供する。 （もっと読む）

高品質の窒化物半導体結晶層を得ることができる窒化物半導体成長用基板を提供する。本発明の一実施形態に係る、サファイア基板（１）上に窒化物半導体層を成長させるための窒化物半導体成長用基板は、サファイア基板（１）上に別途に設けたＡｌ_２Ｏ_３層（２）と、第１の層であるＡｌＯＮ層（３）と、第２の層であるＡｌＮ層（４）とを備える。第１の層および第２の層については、ＡｌＯＮ層（３）とＡｌＮ層（４）との順序でＡｌ_２Ｏ_３層（２）上に積層させる。
（もっと読む）

本発明は、半導体層又はデバイスを加工するための基板を製造する方法に関するものであり、この方法は、ＣＶＤダイヤモンド合成の基板として使用するのに適している少なくとも１つの第１の表面を含むシリコンのウェハを形成する工程と、所定の厚さのＣＶＤダイヤモンドの層を成長させ、成長面をシリコンウェハの第１の表面上に設ける工程と、前記シリコンウェハの厚さを所定のレベルまで薄くする工程と、電子デバイスにおいて使用するのに適している少なくとも１つの半導体層のさらなる合成又は第２の表面自体の上での電子デバイスの合成に適しているシリコンウェハ上に第２の表面を設ける工程とを含み、また本発明は、シリコン表面に密着しているＣＶＤダイヤモンド層からなるＧａＮデバイス成長に好適な基板に関するものである。
（もっと読む）

【課題】
本発明は、その都度異なる格子構造を有する基板上に１つ又は多数の層を有する単結晶応力緩和層構造を形成する方法に関する。特殊な構造では、この方法は、好ましくは応力緩和したＳｉ−Ｇｅ層構造上にひずみシリコンを形成するために使用される。さらに本発明は、このような層組織を、例えばＭＯＳＦＥＴ，ＭＯＤＦＥＴ，共振トンネルダイオード，フォト検出器や量子カスケード・レーザのような素子で使用することに関する。
（もっと読む）