【課題】しきい値電圧を増大させることなくバッファ層を高抵抗化して素子を高耐圧化できること。
【解決手段】電界効果トランジスタ１００は、基板１上にバッファ層２，３、半導体動作層４、ゲート絶縁膜５Ｇａおよびゲート電極５Ｇｂを順次積層して備え、バッファ層３内にあってこのバッファ層３の積層面に平行な所定面内の転位密度は、この転位密度に対するバッファ層３の体積抵抗率が極大値近傍となる密度値とされ、具体敵意は２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下とされている。 （もっと読む）

本発明は、多層構造を製造するためのプロセスであって、ａ）シリコン基板上で成長層をエピタキシャル成長するステップ（Ｓ１）と、ｂ）成長層において少なくとも１つのパターンを形成するステップ（Ｓ２、Ｓ３）と、ｃ）シリコン基板上に酸化層を堆積するステップ（Ｓ５）と、ｄ）シリコン活性層を酸化層上へ転移するステップ（Ｓ７−Ｓ１０）と、ｅ）各パターンの上のシリコン活性層及び酸化層内にキャビティを形成するステップ（Ｓ１１、Ｓ１２）と、ｆ）ＩＩＩ−Ｖ族の物質のキャビティを成長層の各々の暴露されたパターンから成長させるステップ（Ｓ１４）とを少なくとも備えることを特徴とするプロセスに関する。
（もっと読む）

【課題】キャリア密度を向上可能な、半導体膜を製造する方法を提供することを目的とする。
【解決手段】２種以上の同極のドーパントを添加しながら分子線エピタキシ装置１３を用いて半導体膜１５を基板１１上に成長する。分子線エピタキシ装置１３において、Ｇａセル、Ｍｇセル、ＢｅセルおよびＲＦ−Ｎラジカルガンのシャッタを開き、半導体膜１５としてＧａＮ膜を基板１１上に成長する。ＧａＮ膜は、ｐ型ドーパントＭｇおよびＢｅを含む。Ｂｅドーパントは半導体の構成元素のうちのＧａと置換され、Ｇａ元素の原子半径Ｒ２１は、Ｂｅドーパント１７ａの原子半径Ｒ１７よりも大きいと共に、Ｍｇドーパント１９ａの原子半径Ｒ１９よりも小さいので、ＧａＮホスト半導体において局所歪みの影響を低減可能である。 （もっと読む）

予測臨界厚みを上回る歪みエピタキシャル層を有する半導体構造を製造する。 （もっと読む）

【課題】異種基板上のバッファ層の結晶性を向上させた窒化物系化合物半導体を有する半導体電子デバイスを提供する。
【解決手段】窒化物系化合物半導体を有する半導体電子デバイスにおいて、基板１０上に窒化物系化合物半導体からなるバッファ層２０及び半導体動作層３０を順次積層してなり、前記バッファ層２０は、第１の層２２と第２の層２３が積層された複合層を１層以上有し、第１の層２２と第２の層２３との各格子定数の差は０．２％以上であり、第１の層２２の厚さは、１００ｎｍ以上、１０００ｎｍ以下である。 （もっと読む）

【課題】所望の領域にｐ型のIII 族窒化物半導体を形成すること。
【解決手段】ｎ^- −ＧａＮ層１１上にＳｉＯ₂ 膜１２を形成し、ｐ−ＧａＮを形成したい領域上のＳｉＯ₂ 膜１２を除去する（図１ａ）。ＳｉＯ₂ 膜１２をマスクとして、高濃度にＭｇがドープされたｐ−ＧａＮ層１３をＭＯＣＶＤ法によって選択成長させ（図１ｂ）、そのあとＳｉＯ₂ 膜１２を除去する（図１ｃ）。ｎ^- −ＧａＮ層１１の上面、および、ｐ−ＧａＮ層１３の上面に、ｎ^- −ＧａＮ層１１をＭＯＣＶＤ法により再成長させる。このとき、ｎ^- −ＧａＮ層１１の再成長とともに、下層のｐ−ＧａＮ層１３からその上方のｎ^- −ＧａＮ層１１の領域中にＭｇが拡散する。その結果、ｐ−ＧａＮ層１３上層のｎ^- −ＧａＮ層１１の領域には、ｐ型領域１４が形成される（図１ｄ）。 （もっと読む）

【課題】より小さな表面凹凸をもつ半導体ヘテロ構造を提供すること。
【解決手段】本発明は、第１の面内格子定数をもつ支持基板と、該支持基板上に形成されていて、上部に格子緩和状態おいて第２の面内格子定数をもつ緩衝構造と、および該緩衝構造上に形成された組成非傾斜層の多層積層とを備えた半導体ヘテロ構造に関するものである。表面凹凸の少ない、前記のタイプの半導体ヘテロ構造を提供することが本発明の目的である。前記の目的は、該組成非傾斜層が歪み層であり、かつ、該歪み層が前記第１および第２の格子定数の中間の第３の面内格子定数を格子緩和状態において有する半導体材料の、歪を有する平坦化層を少なくとも１つ含んで構成されることを特徴とする、前記のタイプのヘテロ構造によって達成される。 （もっと読む）

【課題】 中間層３ａの表面状態を改善させ、窒化物半導体単結晶２の成膜に好ましく用いることの出来る単結晶基板と、それを用いた窒化物半導体単結晶２の製造方法を提供すること。
【解決手段】 Ａｌ_ｘＧａ_ｙＮ（ｘ，ｙ≧０、ｘ＋ｙ＝１）の一般式からなる窒化物半導体単結晶２を積層させるために用いられる単結晶基板１ｂであって、一方の主面４ａが凸面として形成されており、さらに当該凸面が鏡面に研磨されていることを特徴とする単結晶基板１ｂと、それを用いた窒化物半導体単結晶２の製造方法である。 （もっと読む）

【課題】結晶品質に優れ、かつクラックのないＡｌＮ系III族窒化物単結晶厚膜を作製する方法を提供する。
【解決手段】エピタキシャル基板上に、ＨＶＰＥ法によってＡｌＮ系III族窒化物厚膜を得る場合に、通常の成長条件で厚膜層の形成を行う第１の工程と、その時点で形成されている厚膜層を第１の工程における厚膜層の形成温度Ｔ１以上の高温状態Ｔ２で保持することを主目的とする第２の工程とを適宜のタイミングで切り替えつつ繰り返し行うようにする。これにより、それぞれの第１の工程において厚膜層に内在する歪を第２の工程で逐次に緩和させつつ厚膜層を形成することができる。厚膜層の形成後に面内方向に作用する引張応力を、あらかじめ緩和させた状態の厚膜層を形成することができるので、厚膜層におけるクラックの発生を抑制することができる。 （もっと読む）

【課題】混合マイクロテクノロジー構造を製造する方法を提供すること。
【解決手段】この方法は、犠牲層に隣接する混合層１５が上に形成された犠牲層２を含み、第１の材料の第１のパターン１Ａ、１Ｂ、１Ｃ、および第１の材料とは異なる第２の材料、例えば電気絶縁材料の第２のパターン５を含む仮の基板が生成されるステップと、この犠牲層は前記混合層の混合表面を曝すように取り除かれ、この混合表面は第１のパターンの一部および第２のパターンの一部を含むステップと、直接結合によって、この混合表面上に第３の材料の連続カバー層が生成されるステップとを含んでいる。 （もっと読む）

【課題】サファイア等単結晶α−Ａｌ_２Ｏ_３基板表面から内部に向かってアルミナ成分を窒化アルミニウムに変換して単結晶窒化アルミニウム膜を生成する単結晶窒化アルミニウム積層基板の製造方法においてその製造効率が改善される方法を提供する。
【解決手段】１６００〜１７５０℃の温度条件で単結晶α−Ａｌ_２Ｏ_３基板を窒化処理して単結晶窒化アルミニウム膜を生成し、単結晶窒化アルミニウム積層基板を製造する方法であって、窒化処理の前段階において８００〜１４００℃のＨ_２雰囲気下で単結晶α−Ａｌ_２Ｏ_３基板表面を活性化処理することを特徴とする。この活性化処理により、その後に行われる窒化反応の反応速度が著しく向上するため、単結晶窒化アルミニウム積層基板の製造効率を飛躍的に改善させることが可能となる。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体の結晶層の結晶性を向上できる半導体基板の製造方法を提供する。
【解決手段】本発明の第１側面に係る半導体基板の製造方法は、下地基板の上にクロム層を５０℃以上の温度で成膜するクロム層成膜工程と、前記クロム層を窒化してクロム窒化物膜にする窒化工程とを備えたことを特徴とする。 （もっと読む）

【課題】半導体基板の製造コストを低減できる半導体基板の製造方法を提供する。
【解決手段】本発明の第１側面に係る半導体基板の製造方法は、Ｃｒで形成された下地基板を準備する準備工程と、前記下地基板の（１１０）面を窒化してクロム窒化物層の（１１１）面を形成させる窒化工程とを備えたことを特徴とする。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体の結晶層の結晶性を向上できる半導体基板の製造方法及び半導体基板を提供する。
【解決手段】本発明の第１側面に係る半導体基板の製造方法は、下地基板の上にクロム層を７ｎｍ以上４５ｎｍ未満の平均層厚で成膜するクロム層成膜工程と、前記クロム層を１０００℃以上の温度で窒化してクロム窒化物膜にする窒化工程とを備えたことを特徴とする。 （もっと読む）

【課題】単結晶基材の上にＡｌＮ系III族窒化物からなる単結晶層を形成した積層体から単結晶基材を除去して、自立基板を得る方法を提供する。
【解決手段】単結晶サファイア基材１ａの上にＡｌＮ系III族窒化物エピタキシャル膜からなる成長用下地層１ｂを設けた基板１の上に、ＡｌＮ系III族窒化物からなる単結晶層２を形成した積層体３を、基材１ａのみが基材１ａを構成する単結晶サファイアに対する酸化能を有さない非酸化雰囲気に曝される状態で、１４００℃以上の温度に加熱することで、基材１ａの熱分解を生じさせ、掃拭や吸引などによって除去容易な物質を生成させる。単結晶層２側は加熱によって転位が低減するので、ＡｌＮ系III族窒化物単結晶からなる結晶品質の優れた自立基板を得ることができる。 （もっと読む）

【課題】サファイア基板上にIII族窒化物結晶成長用下地として好適なＡｌＮ単結晶膜を形成する方法を提供する。
【解決手段】Ｃ面サファイア単結晶基板の主面上に金属Ａｌ膜を蒸着させたＡｌ膜付きサファイア基板を、Ａｌに対する窒化能（窒化作用）を有する窒素元素含有ガス雰囲気の下で、少なくとも１４００℃以上に、好ましくは１５００℃以上に加熱する。これにより、サファイア基板の主面上に、表面平坦性の良好なＣ面ＡｌＮ単結晶膜を反応生成させることができる。さらに、上記の窒化処理を酸化物結晶の存在下で行うと、より表面平坦性の優れたＣ面ＡｌＮ単結晶膜を反応生成させることができる。 （もっと読む）

【課題】本発明は、半導体デバイスの製造コストを低減するために、ＧａＮと化学組成の異なる異種基板にＧａＮ薄膜が強固に貼り合わされているＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびに、ＧａＮ薄膜上に形成されている少なくとも１層のＧａＮ系半導体層を含むＧａＮ系半導体デバイスおよびその製造方法を提供する。
【解決手段】本ＧａＮ薄膜貼り合わせ基板１の製造方法は、ＧａＮバルク結晶１０にＧａＮと化学組成の異なる異種基板２０を貼り合わせる工程と、異種基板２０との界面から０．１μｍ以上１００μｍ以下の距離を有する面１０ｔでＧａＮバルク結晶１０を分割して異種基板２０上にＧａＮ薄膜１０ａを形成する工程とを含み、ＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmaxが２０μｍ以下であることを特徴とする。 （もっと読む）

【課題】高速動作性などの特性を改善し、ＧａＮ系材料からなる実用レベルの電子デバイスを得るための手段を提供する。
【解決手段】基材１上に、少なくともＡｌを含有した第１のIII族窒化物下地層２及び第２のIII族窒化物下地層３を順次に形成する。そして、下地層２及び下地層３の界面９から下地層３へ延在するアクセプタ不純物が存在する領域Ａを形成してエピタキシャル基板５を作製し、この基板５を電子デバイス作製時の基板として用いる。 （もっと読む）

【課題】電界効果トランジスタを構成するｐ型半導体層内のドーパント不純物量やｐ型層とゲート絶縁膜間の界面準位密度を制御することにより、チャネルとなるｐ型半導体層の低抵抗を確保しつつ、コラプス現象を抑制し、更に高温での動作を安定化し、良好な信頼性を確保する。
【解決手段】基板２と、前記基板２の上に形成され、ｐ型のドーパントとともにｎ型のドーパントがドーピングされた前記基板と格子定数が異なるｐ型の窒化物系化合物半導体層３と、前記ｐ型の窒化物系化合物半導体層３上に形成された絶縁膜４と、前記ｐ型の窒化物系化合物半導体層３をチャネル層とするために前記ｐ型の窒化物系化合物半導体層３と電気的に接続されたソース電極Ｓ及びドレイン電極Ｄと、前記絶縁膜４上に形成されたゲート電極Ｇと、を有する電界効果トランジスタ１。 （もっと読む）

【課題】高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子を提供する。
【解決手段】基板上に一定の方向に配向された高配向性ＡｌＮ薄膜を形成する段階と、高配向性ＡｌＮ薄膜を酸化させ、ＡｌＮ薄膜の表面に、高配向性Ａｌ_２Ｏ_３層を形成する段階と、高配向性Ａｌ_２Ｏ_３層上に、シリコン薄膜を成長させる段階とを含むことを特徴とする高配向性シリコン薄膜を形成する方法である。 （もっと読む）