厚みのある擬似格子整合型の窒化物エピタキシャル層
予測臨界厚みを上回る歪みエピタキシャル層を有する半導体構造を製造する。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２００７年１月２６日付け出願の米国特許仮出願第６０／８９７，５７２号明細書の利益及び優先権を主張するものであり、その開示全体が参照によりここに援用される。
【０００２】
発明の分野
ここに開示の技術は、概括的に、格子不整合の半導体ヘテロ構造、より詳細には、擬似格子整合型（pseudomorphic）層であって、それに関する予測臨界厚みより大きな厚みを有するものに関する。
【背景技術】
【０００３】
半導体活性デバイス層全体にわたり低欠陥密度を得ることは、実際に販売される窒化物ベースの半導体デバイスを製造する上で重要である。大きな直径を有し且つ欠陥密度の低いＡｌＮ基板を形成することは、参照によりここに援用される米国特許出願第１１／５０３，６６０号明細書（「'６６０出願」）に記載されているように、可能である。しかし、多くの所望のデバイス用途では、ＡｌＮ、ＧａＮ及びＩｎＮの合金をベースとするデバイス層をＡｌＮ基板上に成長させるのが好ましく、その場合、ＧａＮ及びＩｎＮの濃度が増大すると、ＡｌＮ基板に対する格子不整合も増大する。例えば、ＧａＮのｃ面における格子パラメータは、ＡｌＮの格子パラメータよりも約２．４％大きい。基板上で格子不整合層をエピタキシャル成長させる場合、典型的には、初期の層は擬似格子整合的に成長する、つまり、基板の固有の格子パラメータがエピタキシャル層の固有の格子パラメータよりも小さい場合には、エピタキシャル層が基板表面の平面で圧縮される（圧縮歪みを受ける）。一方、エピタキシャル層の固有の格子パラメータが基板の格子パラメータよりも小さい場合には、エピタキシャル層が伸ばされる若しくは引張り歪み下に置かれる。しかし、エピタキシャル層の厚みが大きくなるにつれ、エピタキシャル層中の歪みエネルギーも大きくなり、典型的には、層は、歪みエネルギーを減らすためのいくつかの手段をとることになる。それは、転位の運動（motion of dislocation）による塑性流れ（plastic flow）、歪みを緩和するような表面形態構造（surface morphological features）の形成、又は特に歪みが引張り歪みである場合に膜のクラッキングによるものであってよい。
【０００４】
擬似格子整合型層は、少なくとも２つの理由から有用である。第１の理由は、エピタキシャル層を低転位基板上で成長させた場合、擬似格子整合型エピタキシャル層も極めて低い転位密度で、多くの場合には基板と同じ転位密度で成長することができることである。第２の利点は、得られる大きな二軸歪みによってバンド構造を調整可能であるということに基づく。例えば、歪みを使用して、重キャリアバンドと軽キャリアバンドとの間の縮退を解くことができ、その結果、より高いキャリア移動度が得られる。
【発明の概要】
【０００５】
ＡｌＮ、ＧａＮ及びＩｎＮの合金の極めて厚い擬似格子整合型の膜を、高品質のＡｌＮ基板上に成長させる技術を提供する。擬似格子整合型の膜は、界面に平行な歪みが、その膜中の格子を変形させて基板の格子に整合させるのに必要な歪みにおおよそ等しくなっている膜である。よって、擬似格子整合型膜内の前記平行歪みは、界面に対して平行な歪みのない基板と界面に対して平行な歪みのないエピタキシャル層との間での格子パラメータの差にほぼ又はおおよそ等しくなる。ここで用いる限り、「極めて厚い」とは、エピタキシャル膜についての予測臨界厚みを実質的に（実質的にＩｎ不含の層について少なくとも５倍で又はＩｎを含む層については少なくとも１０倍で）上回るエピタキシャル層の厚みを指し、前記予測臨界厚みは、核生成及び／又は貫通転位の運動によって歪み緩和が開始する厚みの標準的な計算（又はエネルギー平衡計算）に基づく。この予測臨界厚みは、例えば、参照によりここに援用される、Matthews and Blakeslee, J. Crystal Growth 27, 1 18 (1974)及び／又は米国特許第４，０８８，５１５号明細書に記載のように計算することができる。
【０００６】
１つの局面で、本発明の態様は、窒化アルミニウム単結晶基板及びその上にエピタキシャル成長させた少なくとも１つの歪み層を含む半導体ヘテロ構造に関する。歪み層は、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの二元若しくは三元の合金の任意の組合せの少なくとも１つを含む。歪み層の厚みは、それと関連する予測臨界厚みを、少なくとも５倍又はさらには少なくとも１０倍で上回る。歪み層は、実質的にＩｎ不含であり且つ／又は約１ｍｍ−２未満の巨視的な欠陥の密度を有する。一態様では、巨視的な欠陥の密度は約０ｍｍ−２である。
【０００７】
本発明の態様は、以下の１つ以上の特徴を含み得る。歪み層に対して平行な歪みは、歪み層と同じ組成の歪みのない合金と歪み層の下に設けられた緩和プラットフォームとでの平行な格子パラメータの差の８０％より大きい。この歪み層に対して平行な歪みは、上記差の約９５％〜１００％にもなり得る。緩和プラットフォームは、基板そのもの又は基板と歪み層との間に形成された緩和半導体層であってよい。歪み層は、ＡｌｘＧａ１−ｘＮを含み得、約２００ｎｍより大きな厚みを有し、約０．６５より小さいＡｌ含量ｘを有する。歪み層の厚みは、約１μｍより大きくてよく、歪み層の平均の貫通転位密度は、約１０，０００ｃｍ−２未満であってよよい。予測臨界厚みは、Matthews-Blakeslee理論によって計算することができる。
【０００８】
別の局面で、本発明の態様は、半導体構造を形成する方法であって、窒化アルミニウム単結晶基板を供し、その上に歪み層をエピタキシャル堆積させることを含む方法に関する。歪み層は、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元合金の組合せの少なくとも１つを含む。歪み層の厚みは、それに関連する予測臨界厚みを、少なくとも５倍で又はさらには少なくとも１０倍で上回る。歪み層は、実質的にＩｎ不含であり且つ／又は約１ｍｍ−２より小さい巨視的な欠陥密度を有していてよい。一態様では、その巨視的な欠陥密度は、約０ｍｍ−２である。
【０００９】
本発明の態様は、以下の１つ以上の特徴を含み得る。歪み層を堆積させる前に、バッファ層を基板上に形成することができ、またバッファ層と歪み層との間に傾斜層を形成することができる。歪み層はＡｌＧａＮを含むことができ、歪み層を堆積させることは、トリメチルアルミニウム及びトリメチルガリウムを反応器内に導入することを含み得る。歪み層の堆積中のトリメチルガリウムの初期流量は、トリメチルガリウムの最終流量よりも小さくてよい。予測臨界厚みは、Matthews-Blakeslee理論によって計算することができる。窒化アルミニウム単結晶基板は、１０μｍ×１０μｍの面積に対して約０．５ｎｍより小さいＲＭＳ表面粗さを有し、約０．３°〜４°の表面配向のずれ（misiorientation）、及び約１０４ｃｍ−２より小さい貫通転位密度を有していてよい。歪み層の貫通転位密度は、窒化アルミニウム単結晶基板の貫通転位密度にほぼ等しくなっていてよい。
【００１０】
さらに別の局面では、本発明の態様は、上述の歪みヘテロ構造の少なくとも一部を含む、電界効果トランジスタ、発光ダイオード及び半導体レーザ（レーザダイオード）からなる群から選択されるデバイスに関する。このデバイスは、少なくとも１つの互いに入り込む（嵌合する）コンタクトを有する発光ダイオードであってよい。
【００１１】
別の局面では、本発明の態様は、電界効果トランジスタ、発光ダイオード及び半導体レーザからなる群から選択される、歪みヘテロ構造の少なくとも一部を含むデバイスであって、歪みヘテロ構造が、窒化アルミニウム単結晶基板及びその上にエピタキシャル成長させた複数の歪み層を含むものに関する。複数の歪み層の各層は、ＡｌＮ、ＧａＮ、ＩｎＮ又は任意のそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む。複数の歪み層の全厚みは、それに関連（対応）する予測臨界厚みを、少なくとも５倍で又はさらには少なくとも１０倍で上回る。複数の歪み層の各層の、窒化アルミニウム単結晶基板の表面に対して平行な格子パラメータは、窒化アルミニウム単結晶基板の格子パラメータとは０．２％未満で異なる。複数の歪み層（全ての層を含む）の１つ以上は、Ｉｎ不含であってよい。
【図面の簡単な説明】
【００１２】
【図１】ＡｌＮ基板上に形成された様々なＡｌ含量ｘのＡｌｘＧａ１−ｘＮ層についての、予測臨界厚み及び擬似格子整合型歪みのグラフである。
【図２】基板上に形成された擬似格子整合型歪み層を示す概略図である。
【図３】擬似格子整合型歪み層ベースのデバイス構造の概略図である。
【図４Ａ】図３の層構造を利用した、プロセス工程後のデバイスの概略図である。
【図４Ｂ】図３の層構造を利用した、プロセス工程後の別のデバイスの概略図である。
【発明を実施するための形態】
【００１３】
図面において、類似の番号は概して、異なる図面においても同じ部分を指す。また、図面は必ずしも正しい縮尺で描かれておらず、概して本発明の原則を示すように示されている。以下の説明では、本発明の様々な態様を図面を参照して記述する。
【００１４】
製造技術
Matthews-Blakeslee理論に基づいて計算された予測臨界厚みを、ｃ面ＡｌＮ基板上に成長させたＡｌｘＧａ１−ｘＮ層中のＡｌ濃度の関数として、図１に示す。図１には、緩和なしで得られたＡｌｘＧａ１−ｘＮ層の擬似格子整合型の歪みも示す。予想に反して、予測臨界厚みよりずっと大きな厚みを有する擬似格子整合型層を成長させることができることが見出された。例えば、図１に示すように、ｘ＝０．６でのＡｌｘＧａ１−ｘＮ層の臨界厚みは、約４０ナノメートル（ｎｍ）である。さらに、本発明者は、このＡｌ濃度の層を１マイクロメートル（μｍ）を上回る厚みにまで成長させ、しかも極めて高品質で鏡面のように滑らかな擬似格子整合型の歪み層を得ることができた。ここで用いる限り、「高品質」という用語は、約１０６ｃｍ−２以下の貫通転位密度を有するエピタキシャル層を指す。特定の態様では、高品質層は、約１０４ｃｍ−２以下又はさらには約１０２ｃｍ−２以下もの貫通転位密度を有する。また、「擬似格子整合型」という用語は、ここでは、下層の基板の格子パラメータの少なくとも約８０％にまで歪まされた（つまり、その固有の格子パラメータに対し約２０％未満で緩和されている）エピタキシャル層を指すものとして用いられる。いくつかの態様では、擬似格子整合型層は、下層の基板の格子パラメータに対しほぼ完全に歪まされていてよい。「鏡面のように滑らかな」という用語は、５μｍ×５μｍの面積における約５ｎｍ未満の層二乗平均平方根での（「ＲＭＳ」）表面粗さ（原子間力顕微鏡によって測定）を指す。好ましい態様では、ＲＭＳ表面粗さは、５μｍ×５μｍの面積において約１ｎｍ未満である。
【００１５】
図２に、本発明によって製造された厚い擬似格子整合型半導体層を示す。半導体基板２００が設けられている。一態様では、半導体基板２００は、ＡｌＮを含むか又は本質的にＡｌＮからなっている。半導体基板２００の上面２１０が、その上に１つ以上のエピタキシャル層を堆積させる前に、（例えば化学機械研磨による）平坦化又は洗浄の少なくとも１つによってエピタキシャル成長のために準備（処理）される。次に、半導体基板２００上に、歪みエピタキシャル層２２０を、例えば有機金属気相エピタキシーによって、その予測臨界厚みを超える厚みにまで堆積させる。図１より分かるように、ＡｌＮからなる半導体基板２００上に成長させた、ＡｌｘＧａ１−ｘＮからなる例示的なエピタキシャル層２２０の予測臨界厚みは、Ａｌ含量ｘに依存する。一態様では、エピタキシャル層２２０の厚みは、その予測臨界厚みを少なくとも５倍で又はさらに少なくとも１０倍で上回るが、エピタキシャル層２２０は擬似格子整合型を維持する。エピタキシャル層２２０の厚みは、その予測臨界厚みを２０倍以上で上回りさえるすることもある。
【００１６】
特定の態様では、エピタキシャル層２２０は、実際、複数の個別層からなっており、各層は、半導体基板２００の格子パラメータに対して（に近づくように）擬似格子整合的に歪まされていてよい。この複数の層は、例えばＡｌＮ、ＩｎＮ及び／又はＧａＮを含み、ＩＩＩ族原子の１つ以上の濃度が厚みと共に変化する傾斜する組成を有する複数の層を含んでいてよい。このような層では、個々の段階で又は線形的に組成が傾斜していてよい。
【００１７】
歪みエピタキシャル層２２０は、半導体基板２００上に形成された任意の緩和半導体層（図示せず）上に設けることもできる。この場合、エピタキシャル層２２０中の歪み及びその予測臨界厚みは、半導体基板２００の格子パラメータの関数ではなく、緩和半導体層の格子パラメータの関数であってよい。この場合も、エピタキシャル層２２０は擬似格子整合を維持し、エピタキシャル層２２０の厚みは、前記予測臨界厚みを少なくとも５倍で上回る。特定の態様では、エピタキシャル層２２０の厚みは、前記予測臨界厚みを、少なくとも１０倍で又はさらには少なくとも２０倍で上回る。よって、半導体基板２００又は任意の緩和半導体層は、緩和「プラットホーム」として機能することができ、エピタキシャル層２２０が、そのプラットホームに適合するように歪まされる。
【００１８】
基板、例えば特定のＡｌＮ基板上に、低い貫通転位密度（「ＴＤＤ」）で、ＩＩＩ族窒化物の極めて大きな歪みを有する合金を成長させることができる能力は、（ｉ）基板結晶品質、（ｉｉ）表面処理、（ｉｉｉ）基板表面の結晶配向、（ｉｖ）合金濃度、（ｖ）成長中の基板温度及びＶ−ＩＩＩ比を含む成長条件、並びに／又は（ｖｉ）合金濃度の傾斜率に依存することが分かった。エピタキシャル層２２０の緩和は、エピタキシャル成長の際に低い表面粗さを維持することによって最小限化又は排除することができる。層表面の粗面化又はアイランド（island）の形成は、層の不都合な緩和を招き得る。表面に伝搬した基板中の欠陥又は不適切な表面洗浄によって生じ得る半導体基板２００の表面での欠陥も、エピタキシャル層２２０の粗面化を引き起こし得る。粗面化が生じると、歪みの緩和が、エピタキシャル表面上のテラス及びアイランドの側壁で生じる。このテラスやアイランドが融合すると、融合境界で、不都合な高い貫通転位密度が形成されてしまう。
【００１９】
エピタキシャル堆積中にステップフロー成長（step flow growth）を維持することによって、緩和の防止を助成され、ステップフロー成長のための適切な条件は、半導体基板２００の基板配向に依存する。基板が極めて軸上近くで配向している（つまり、基板の表面法線が、主たる結晶軸に極めて近似に整列している）場合、基板の表面にわたってのステップの密度は低い。よって、成長するエピタキシャル層にステップのエッジに組み込まれる、つまり、ステップフロー成長が維持されるためには、到来するＡｌ、Ｇａ又はＩｎ原子が、比較的大きな距離で拡散し易くなっていなければならない。よって、ステップフロー成長は、（ｉ）成長種の到来原子の長距離拡散を増大させること及び／又は（ｉｉ）ステップのエッジに到達するのに必要とされる拡散距離を減少させること（つまり、表面におけるステップの密度を増大させること）によって維持することができる。上記長距離拡散は、より高温（つまり、約１１００℃まで）で又はＩｎ不含の場合には高いＡｌ含量（例えば、約５０％より大きなＡｌ含量）で、成長温度を約１１００℃〜約１３００℃より大きな範囲まで増大させてエピタキシャル成長を行うことによって増大させることができる。いくつかの態様では、例えば、５０％より大きなＡｌ濃度に対し、長距離拡散は、エピタキシャル反応器内で、窒素種（つまりＶ族種）のＩＩＩ族種と比較した比率を減少させることによって、増大させることもできる。一態様では、成長種の長距離拡散を増大させるために有利なＶ−ＩＩＩ比率は、約１，０００未満であり、約１０未満であってもよい。半導体基板２００上でのステップのエッジの密度も、主たる結晶軸と基板の表面法線との間での配向のずれを大きくすることによって、増大させることができる（それにより、ステップに到達するのに必要な所要拡散距離が低減する）。一態様では、半導体基板２００の配向のずれは約１°である。
【００２０】
歪み緩和に対するキネティックバリア（動力学的バリア、kinetic barriers）も、厚い擬似格子整合型のエピタキシャル層を生成するために、有利に利用することができる。ＡｌＮ、ＧａＮ及びＩｎＮの任意の合金（ＧａＮ又はＩｎＮの含量がゼロではない）は、下層のＡｌＮ基板よりも大きな緩和格子パラメータを有するので、これらのエピタキシャル膜は、典型的には、クラッキングによって緩和することはない。緩和は、ＡｌＮ基板とエピタキシャル合金層との間の界面に平行に走るミスフィット転位の形成によって起こり得る。このようなミスフィット転位は、半導体基板２００からエピタキシャル層２２０へ伝搬する既存の貫通転位の運動によって、又は表面から若しくは基板２００の表面上のいくつかの巨視的な欠陥から形成される新しい転位ループによって起こり得る。よって、半導体基板２００中の欠陥源の排除によって、緩和に対するキネティックバリアが生成し、厚い擬似格子整合型のエピタキシャル層２２０の製造が簡単になる。一態様で、半導体基板２００は、約１０６ｃｍ−２未満の貫通転位密度を有する。別の態様で、半導体基板２００は、約１０ｃｍ−２未満又はさらに約１０２ｃｍ−２未満の貫通転位密度を有する。半導体基板２００は、約１００ｃｍ−２未満の粒子表面欠陥密度を有していてもよい。このような最適化された半導体基板の利用によって、緩和機構としての既存の転位の滑り及び表面欠陥での転核生成が最小限化又は排除される。残りの緩和機構は、転位ループの表面核生成であるが、これは、厚い擬似格子整合型エピタキシャル層の製造を容易にするには十分に高い歪みエネルギーでしか起こらない。したがって、その予測臨界厚みより少なくとも約５倍大きい厚みを有する厚い歪みエピタキシャル層２２０の製造は、容易である。さらに、Ｉｎには、転位の運動及びそれと同時に起こる緩和を妨げる追加的な効果があるので、Ｉｎを含む歪みエピタキシャル層２２０は、その予測臨界厚みより大きな擬似格子整合型厚みを少なくとも約１０倍で達成することができる。
【００２１】
加えて、極めて大きな歪み合金の厚いエピタキシャル層の製造では、半導体基板２００の特定の結晶配向が、特に好ましい。特に、Liuらは、ＧａＮ及びその合金のウルツ鉱型結晶構造の主たる滑りシステムが＜１１．２＞｛００．２｝であることを指摘している。（参照によりその開示全体がここに援用される、R. Liu, J. Mei, S. Srinivasan, H. Omiya, F.A. Ponce, D. Cherns, Y. Narukawa and T. Mukai、「Misfit Dislocation Generation in InGaN Epilayers on Free-Standing GaN」、Jap. J. Appl. Physics 45, L549 (2006)を参照。）この滑りシステムは、良好に配向されたｃ面基板（つまり、表面法線が結晶のｃ軸と整合している基板）において活性ではなく、それというのは、格子不整合歪みは、この面に沿って転位が移動するいかなる歪み緩和も起こさないからである。この現象は、ｃ面基板に対する許容可能なミスカット（miscut）を限定し、その上の極めて大きな歪み及び／又は厚い擬似格子整合型エピタキシャル層を可能にする。しかし、上述のように、有限の表面の配向のずれによってステップフロー成長が簡単になる。よって、一態様では、半導体基板２００の配向のずれは、０°より大きく、約４°未満である。
【００２２】
１つの工程で、低転位密度（ほぼ５×１０３ｃｍ−２）の大きなｃ面ＡｌＮ基板を、'６６０号出願明細書に記載のように、準備した。この基板のミスカットは、約１°であった。ｃ面ＡｌＮ基板のＡｌ極性表面、つまり（０００１）面を、参照によりそのその開示全体がここに援用される米国特許第７，０３７，８３８号明細書（「'８３８号特許明細書」）に記載のように、準備した。基板をAixtron model 200／4 RF-S有機金属気相エピタキシー（「ＯＭＶＰＥ」）反応器内に導入した後、水素及びアンモニアガス混合物の流れ下で、基板を１１００℃まで加熱した。続いて、トリメチルアルミニウム（「ＴＭＡ」）を導入し、厚み０．３μｍＡｌＮバッファ層を、基板上に、０．６μｍ／時のおおよその成長速度で成長させた。続いて、傾斜層ＡｌｘＧａ１−ｘＮを、ＴＭＧガス流の量を上昇させ、ＴＭＡガス流の量を低下させてトリメチルガリウム（「ＴＭＧ」）を切り換えることによって成長させ、それにより、１５分の間隔にわたり目標のＡｌ％に達し、線形的に傾斜（勾配）する合金が約０．１μｍが成長した。この遷移層の後、ＴＭＡ及びＴＭＧ流を一定に維持し、６３％Ａｌ濃度及び約０．６μｍ厚みの最終層を、１．０μｍ／時のおおよその成長速度で成長させた。成長の間、チャンバ圧力は、上限２５〜１００ｍｂａｒまでに維持した。Ｖ−ＩＩＩ比率は、成長連続工程中では５００〜２，０００に維持した。層が予測臨界厚みを１桁より大きな度合いで上回っていても、平行な歪み（つまり、基板の平面での歪み）は、０．８％よりわずかに大きく、擬似格子整合型成長を示すと測定された。ＡｌｘＧａ１−ｘＮ層に対する、（００．２）及び（１０．２）反射についての複結晶ωロッキング曲線幅（Philip X'Pertシステムにより測定）は、それぞれ５０秒角及び６０秒角であった。界面に対して平行な歪みは、ほぼ１％であることが測定され、エピタキシャル層は、下層のＡｌＮ基板に対して擬似格子整合型であった。ＡｌｘＧａ１−ｘＮエピタキシャル層における貫通転位密度を決定するために、エッチピット密度が溶融ＫＯＨのエッチングを利用して測定される。測定された密度は、０．８〜３×１０５ｃｍ−２の範囲であった。
【００２３】
同様の工程が利用されて、Ａｌ濃度５０％のＡｌｘＧａ１−ｘＮ合金の厚み０．６μｍのエピタキシャル層を成長させた。この場合、界面に平行な歪みは、〜１％にとどまり、これは完全な擬似格子整合型の歪みの約８０％であった。
【００２４】
別の工程では、約５×１０３ｃｍ−２の転位密度を有する大きなｃ面ＡｌＮ基板を、第'６６０号出願明細書に記載のように準備した。ｃ面ＡｌＮ基板のＡｌ極性表面（約１．５°で不整合）を、第'８３８号特許明細書に記載のように処理した。基板をVeeco D180 ＯＭＶＰＥ反応器内に導入した後、基板を、水素及びアンモニアガス混合物の流れ下で、約１１００℃に加熱した。さらに、ＴＭＡを導入し、厚み０．４μｍのＡｌＮバッファ層を０．４μｍ／時のおおよその成長速度で基板が成長した。次に、傾斜層ＡｌｘＧａ１−ｘＮを、ＴＭＡガス流を維持しながらＴＭＧ流の量を上昇させながらＴＭＧを切り換え導入することによって成長させ、それにより、６分の間隔にわたり目標のＡｌ％に達し、線形的に傾斜した合金約０．０５μｍを成長させた。この遷移層の後、ＴＭＡ及びＴＭＧ流を一定に維持し、〜５８％のＡｌ濃度及び約０．５μｍの厚みを有する最終層を、０．８μｍ／時のおおよその成長速度で成長させた。成長の間、チャンバ圧力を、約２０Ｔｏｒｒに維持した。Ｖ−ＩＩＩ比率は、成長連続工程の間、９００〜３，２００に維持した。層が予測臨界厚みを１桁を超える大きさで上回っていても、平行な歪みは、１．０％よりわずかに大きく、擬似格子整合型成長であったことがが測定された。
【００２５】
不完全な表面処理は転位密度を増大させるが、これは、表面処理を改善することによって修正することができる。低欠陥ＡｌＮ基板について、適切な表面処理技術が、第'８３８号特許明細書及び米国特許出願第２００６／０２８８９２９号明細書に記載されており、その開示内容全体が参照によりここに援用される。
【００２６】
擬似格子整合型エピタキシャル層２２０は、格子緩和をほとんど受けていないか全く受けていないので、その層における貫通転位密度は、半導体基板２００の貫通転位密度にほぼ等しくなり得る。例えば、第'６６０号出願明細書に記載の技術によて成長させたＡｌＮブールから得た基板は、極めて低い転位密度、つまり１０，０００ｃｍ−２未満、典型的には約１，０００ｃｍ−２未満、特定の態様では、５００ｃｍ−２未満、さらには１００ｃｍ−２未満の転位密度を有していてよく、これは、その上に成長させた擬似格子整合型エピタキシャル層によって「受け継がれる」。別の態様では、エピタキシャル層２００の貫通転位密度は、半導体基板２００の貫通転位密度よりも約１０倍を超える度合いで大きくなっていてよい。このような低い貫通転位密度によって、高い効率の紫外発光ダイオード（「ＵＶＬＥＤ」）及び半導体レーザ（「ＬＤ」）、並びに電子デバイス、例えば高周波数（例えば、＞２ＧＨｚ）、高出力動作用のトランジスタの製造が可能となる。
【００２７】
一態様で、歪みエピタキシャル層２２０は、例えばアイランド及びピンホールのような巨視的な欠陥の形成によって引き起こされた局所的な弾性歪み緩和を実質的に含まない（後述する）。さらに、エピタキシャル層２２０中の歪みは、ほぼ完全に、基板２００に対する格子不整合の結果となり得る。例えば、エピタキシャル層２２０には、基板２００に対する熱膨張の不整合のために、歪みがほぼない。
【００２８】
デバイスで利用される場合には、エピタキシャル層２２０における極性作用（polarization effects）は、デバイス性能に影響を与え得る。非極性の上表面２１０（例えば、ＡｌＮを含む基板２００のａ面又はｍ面）上に製造されたエピタキシャル層２２０では、極性の作用は層内で最小限化される。このことにより、その後に形成される極性作用に対して元来無反応のデバイスが表面と関連付けられ、極性表面、例えばｃ面上に形成された従来のデバイスで観察されるｄｃ−ＲＦの分散が排除されるか又は最小限化される。一方、［０００１］方向に沿ってｃ面上で成長させた擬似格子整合型構造は、大きな極性作用を有し得、これは、デバイス内での電荷の分布に影響を与える。チャネル／バリア境界での極性電荷は、ＡｌＮバッファ構造から遷移するＡｌＮ／ＧａＮヘテロ境界に関連する背面欠乏作用（backside depletion effects）に対抗するように、慎重に増大させるのが好ましい。
【００２９】
デバイスでの利用
遠紫外ＬＥＤ（ディープＵＶＬＥＤ）の性能を制限する重要な問題は、活性デバイス領域における高い転位密度であり、これは、電気効率、内部量子効率（「ＩＱＥ」）及びデバイスの寿命を低下させる。簡単に、参照によりその開示全体がここに援用される、Solid State Lighting Report (Dept. of Energy、2007)で述べられているように、電気的効率（電力効率）、つまりηｖ（加えられる電圧及び電荷の積で除した光子エネルギー、つまりｈλ／ｅＶとして定義される）は、光子エネルギーに変換される電気エネルギーの量を表す。加えられる順方向電圧は、ダイオードの性質によって決められ、所与の入力電力に対して最高の電流を得るためにできるだけ低くする（そして光子に変換可能な電子の数を最大にする）ことが望ましい。ＩＱＥは、半導体チップの活性領域で生成された光子の、ＬＥＤに注入された電子に対する比である。
【００３０】
図３を参照すると、擬似格子整合型のＵＶ発光ダイオード（「ＰＵＶＬＥＤ」）構造３００が形成されている。１つ以上の半導体材料を含むか又はその材料から本質的になる半導体基板３０５が設けられている。一態様では、半導体基板３０５は、ＩＩＩ族窒化物半導体材料、例えば、ＡｌＮを含むか又はその材料から本質的になる。半導体基板３０５は、そのｃ軸とその表面法線とがなす角度が０．３°〜４°であるようにミスカットされていてよい。好ましい態様では、半導体基板３０５の表面の配向のずれは約１°である。半導体基板３０５の表面は、Ａｌ極性又はＮ極性を有していてよく、例えば化学機械研磨によって平坦化されていてよい。一態様では、半導体基板３０５の表面を、第'８３８号特許明細書に記載のように準備した。半導体基板のＲＭＳ表面粗さは、好ましくは、１０μｍ×１０μｍの面積に対して約０．５ｎｍ未満である。いくつかの態様では、原子間顕微鏡によって精査した場合に、表面上で原子レベルのステップが検出可能である。半導体基板３０５の貫通転位密度は、例えば５分間の４５０℃でのＫＯＨ−ＮａＯＨ共晶エッチング後のエッチピット密度測定を利用して測定することができる。好ましくは、貫通転位密度は、約２×１０３ｃｍ−２未満である。いくつかの態様では、基板３０５は、半導体基板２００を参照して上述したような、さらに低い貫通転位密度を有している。半導体基板３０５は、例えばＡｌＮのような半導体基板３００中に存在する同じ半導体材料を含むか又はその材料から本質的になるホモエピタキシャル層（図示せず）で上部を覆われていてよい。
【００３１】
一態様では、傾斜バッファ層３１０が半導体基板３０５上に形成されている。傾斜バッファ層３１０は、例えばＡｌｘＧａ１−ｘＮのような１つ以上の半導体材料を含むか又はその材料から本質的になっていてよい。好ましい態様では、傾斜バッファ層３１０は、基板３０５との界面で、半導体基板３０５の組成にほぼ等しい組成を有しており、それにより、二次元の成長が促進され、不都合なアイランド形成（そのようなアイランド形成により、傾斜バッファ層３１０及び後続の成長層での不都合な弾性の歪み緩和が起こる）が回避される。後続の成長層（後述する）との界面での傾斜バッファ層３１０の組成は、一般に、デバイスの所望の活性領域の組成に近くなるように選択される（例えば、ＰＵＶＬＥＤからの所望の波長での発光が得られるＡｌｘＧａ１−ｘＮ濃度で）。一態様では、傾斜バッファ層３１０は、約１００％のＡｌ濃度ｘから約６０％のＡｌ濃度ｘへと傾斜するＡｌｘＧａ１−ｘＮ傾斜を含む。
【００３２】
続いて、底部コンタクト層３２０が傾斜層３１０上に形成され、この底部コンタクト層３２０は、本質的に少なくとも１つの不純物、例えばＳｉでドープされたＡｌｘＧａ１−ｘＮを含むか又はそれから本質的になっていてよい。一態様では、底部コンタクト層３２０中のＡｌ濃度ｘは、傾斜層３１０中の最終のＡｌ濃度ｘにほぼ等しい。底部コンタクト層３２０は、デバイス製造（後述の通り）後に電力集中を防ぐのに且つ／又はコンタクトを製造するためのエッチング中に停止するのに十分な厚みを有していてよい。例えば、底部コンタクト層３２０の厚みは、約２００ｎｍ未満であってよい。そのような厚みの底部コンタクト層３２０を利用する場合、図４Ｂを参照して以下に記載するように、背面コンタクトを有するものとして最終のＰＵＶＬＥＤを製造することができる。多くの態様で、層が擬似格子整合型である場合には、低い欠陥密度が維持されるので、底部コンタクト層３２０は、厚みが小さくても高い導電性を有する。
【００３３】
多重量子井戸（「ＭＱＷ」）層３３０が、底部コンタクト層３２０上に製造される。ＭＱＷ層３３０は、ＰＵＶＬＥＤ構造３００の「活性領域」に相当し、複数の量子井戸を含み、その量子井戸のそれぞれは、ＡｌＧａＮを含む又はこれから本質的になっていてよい。一態様では、ＭＱＷ層３３０の各周期は、ＡｌｘＧａ１−ｘＮ量子井戸及びＡｌｙＧａ１−ｙＮ量子井戸を含み、ここで、ｘはｙと異なる。好ましい態様で、ｘとｙの差は、活性領域での電子及び正孔の良好な閉じ込めが得られるように十分に大きくなっており、これにより、放射性の再結合の、非放射性の再結合に対する比を高くすることができる。一態様では、ｘとｙとの差は約０．０５であり、例えばｘは約０．３５で、ｙは約０．４である。しかし、ｘとｙの差が過度に大きい、例えば、約０．３より大きいと、ＭＱＷ層３３０の形成中に不都合なアイランド形成が起こってしまう。ＭＱＷ層３３０は、複数の周期を含んでいてよく、約５０ｎｍ未満の全厚みを有していてよい。ＭＱＷ層３３０上には、任意の薄い電子ブロック（又はｎ型コンタクトがデバイスの上部に置かれている場合には正孔ブロック）層３４０を形成することができ、この層３４０は、例えば、Ｍｇのような１つ以上の不純物でドーピングされていてよいＡｌｘＧａ１−ｘＮを含むか又はそれから本質的になっている。電子ブロック層３４０は、例えば約２０ｎｍの厚みを有している。電子ブロック層３４０の上には上部コンタクト層３５０が形成され、この上部コンタクト層３５０は、本質的に１つ以上の半導体材料、例えば、Ｍｇのような少なくとも１つの不純物でドープされたＡｌｘＧａ１−ｘＮを含むか又はそれから本質的になっている。上部コンタクト層３５０は、ｎ型又はｐ型にドープされているが、底部コンタクト層３１０の導電性とは反対の導電性を有している。上部コンタクト層３５０の厚みは、例えば約５０ｎｍ〜約１００ｎｍである。上部コンタクト層３５０は、キャップ層３６０でキャップされており、そのキャップ層３６０は、上部コンタクト層３５０と同じ導電性でドープされた１つ以上の半導体材料を含むか又はその材料から本質的になる。一態様では、キャップ層３６０は、ＭｇでドープされたＧａＮを含み、約１０ｎｍ〜約２００ｎｍ、好ましくは約５０ｎｍの厚みを有する。いくつかの態様では、高品質のオーミックコンタクトを上部コンタクト層３５０に直接形成することができ、キャップ層３６０は省かれる。層３１０〜３５０が全て擬似格子整合型であることが好ましいが、キャップ層３６０は、ＰＵＶＬＥＤ構造３００の性能に不都合な影響を与える不都合な欠陥がその下の活性層内に導入されることなしに緩和させることもできる。図４Ａ及び４Ｂを参照して以下に詳細に説明するように、エッチング及び最終のコンタクト形成によって、ＰＵＶＬＥＤ構造３００の形成が終了する。層３１０〜３５０のそれぞれは擬似格子整合型であり、上述のように、各層はそれぞれ、その予測臨界厚みより大きな厚みを有していてよい。さらに、層３１０〜３５０を含む集合層構造は、集合体として考えた複数層についての予測臨界厚みより大きな全厚みを有していてよい（つまり、各層の厚みが、個別に考えた場合の各予測臨界厚みよりそれぞれ小さかったとしても、その構造全体が、複数層の構造について１つの予測臨界厚みを有する）。
【００３４】
好ましい態様では、ＰＵＶＬＥＤ構造３００（及び／又は上述の歪みエピタキシャル層２２０）は、ピンホール、マウンド（mounds）若しくは「Ｖピット（V pits）」のような巨視的な欠陥を実質的に含まずに（つまり、約１ｍｍ２未満又はさらには約０ｍｍ−２まで）形成されている。そのような欠陥は、例えば、ＧａＮ基板上の、高い転位密度を有する歪みＩｎＧａＮ層の成長で観察されることが多い。（参照によりここにその開示全体が援用される、T. L. Song, J. Appl. Phys. 98, 084906 (2005)を参照）。巨視的な欠陥は、擬似格子整合型層内の歪みの局所的な緩和を引き起こすか、量子井戸構造の中断及び／又はｐ型及びｎ型コンタクトの短絡によって、エピタキシャル層から製造されたデバイスに不利な影響を与えるか、或いは層の表面粗さを増大させる。巨視的な欠陥のないＰＵＶＬＥＤ構造３００は、有利には、約０．１ｍｍ×約０．１ｍｍより大きなサイズのＰＵＶＬＥＤの製造において使用することができる。
【００３５】
ＰＵＶＬＥＤ構造３００は、約２１０ｎｍ〜約３２０ｎｍの範囲の、例えば約２８０ｎｍの発光波長を有する。ＰＵＶＬＥＤ構造３００における層の少なくともほとんどが擬似格子整合型であるので、層中の貫通転位密度は約１０５ｃｍ−２であり、基板３０５内の貫通転位密度とほぼ等しくなっていてよい。一態様では、ＰＵＶＬＥＤ構造３００は、約１０％より大きな（又はいくつかの態様ではさらに約２０％より大きな）壁コンセント効率（wall-plug efficiency）（つまり、全光学出力を全電力入力で除したもの）及び／又は約１０，０００時間を超える寿命を有している。
【００３６】
半導体レーザ（ＬＤ）構造も、擬似格子整合型構造から利益を得ることができる。好ましいＬＤ構造は、ＰＵＶＬＥＤ構造３００の構造と類似しているが、光子を適切に閉じ込め共振空洞を作り出す層を備えている。端面発光型ＬＤでは、共振空洞は、成長方向に対して垂直に方向付けされ、ミラーは、半導体層構造を劈開又はエッチングすることによって形成される。この場合、ＭＱＷ層３３０下の層３２０並びにＭＱＷ上の層３４０及び３５０は、有効クラッド層として働くように変更する必要があり、それにより、放出された光子が、顕著な吸収なく、層成長方向に対して垂直方向に効果的に伝搬することが保証される。例えば、図３で概略的に参照番号３２０、３４０及び３５０で示された層の数を増大させることができる。別態様では、垂直面発光型レーザ（「ＶＣＳＥＬ」）で、層３２０、３４０及び３５０は、ミラーとして働く複数層構造（例えばBragg反射体）に置き換えることができ、半導体層の成長方向に沿って光子を方向付ける光子空洞（photon cavity）が作られる。このように、窒化物半導体で製造された半導体ＬＤは、約３００ｎｍより短い、いくつかの態様では約２８０ｎｍより短い発光波長を有していてよい。
【００３７】
図４Ａ及び４Ｂを参照すると、ＰＵＶＬＥＤ構造３００と関連する異なるコンタクト様式を使用することができる。ＰＵＶＬＥＤ４００は、エッチングによって、例えば、ＰＵＶＬＥＤ構造３００中で層連続体を通しての、底部コンタクト層３１０で若しくは底部コンタクト３１０内で停止させるプラズマエッチングによって形成される。コンタクト４１０、４２０は、底部コンタクト層３１０及びキャップ層３６０上にそれぞれ形成される。コンタクト４１０、４２０は、導電性の材料、例えば金属、例えばＮｉ／Ａｕ合金（典型的には、ｐ型コンタクトに対して使用される）又はＴｉ／Ａｌ／Ｔｉ／Ａｕスタック（典型的には、ｎ型コンタクトに対して使用される）から形成されており、例えばスパッタリング又は蒸着によって形成されている。コンタクト４１０、４２０は、同じ又は異なる導電性の材料を含むか又はその材料から本質的になる（この場合、最適なコンタクトが、反対符号にドープされた底部コンタクト層３１０及びキャップ層３６０に形成される）。コンタクト４２０は、紫外線（「ＵＶ」）反射器も含んでいてよい。ＵＶ反射器は、コンタクト４２０に向かって発光する光子を再度方向付けする（光子が半導体層構造から逃げることができないように）こと並びにＰＵＶＬＥＤ４００、４５０の所望の発光面、例えば底部表面に向けて光子を再度方向付けることによって、デバイスの活性領域において生成される光子の抽出効率を改善するように設計される。
【００３８】
ＰＵＶＬＥＤ４５０では、キャップ層３６０上にコンタクト４２０を形成することもできる。しかし、コンタクト４１０（複数の別個のコンタクトであってよい）は、ＰＵＶＬＥＤ活性層構造の背面に形成される。この場合には、基板３０５は、場合によっては、例えば機械摩砕又は研磨によって、約１５０μｍに薄板化される。例えばＮｉから形成されたマスク層（図示せず）が、基板３０５の背面に形成され、標準的なフォトリソグラフィによってパターン形成される。基板３０５の露出した領域は、例えばプラズマ又は湿式エッチングによってエッチングされ、そのエッチングは、底部コンタクト層３１０上で又は底部コンタクト層３１０内で停止する。多くの態様で、基板３０５が純粋なＡｌＮであるので、底部コンタクト層３１０上でのエッチング停止は、プラズマエッチャー中のＧａの検出によって容易に行われる。そして、コンタクト４１０が、底部コンタクト層３１０の露出した部分上に形成される。コンタクト４１０は、ＰＵＶＬＥＤ４５０からの光出力を最大限にするように互いに入り込むものであってよい。重要なことには、基板３０５の背面で形成されるテーパを有する構造が、層３４０中のＭＱＷ構造からの遥かに大きな発光角度からの光子を集合させ、図４Ｂに示すように基板３０５のエッチングされた背面に示されたテーパー構造の先端近くの発光表面から光子を外方へ向けることを助成する。これにより、ＰＵＶＬＥＤの光子抽出効率が実質的に向上し、それというのは、これらの半導体材料の屈折率が大きいために、テーパー構造なしでは、平坦な発光表面（例えば図４Ａに示すもの）に向けられた小さな割合の光子しか発光のための臨界許容円錐（critical acceptance cone）内に収まらないからである。ＡｌＮにおいて、許容円錐は約２５°でしかなく、これは、平坦な発光表面（平坦な表面に向けて方向付けされた半球体内への放射の等方性発光と仮定）に向けて方向付けされた光子の約９０％は全内部反射を受けてデバイスから逃げることができず、有用な発光として実現することができないことを意味する。
【００３９】
ここで用いられる言葉及び専門用語は、制限のためではなく説明のための語として用いられており、このような語及び表現の使用において、開示し記述した特徴と同等のものを何ら排除する意図はなく、本発明の範囲内で様々な変更が可能であることが理解されるであろう。
【技術分野】
【０００１】
関連出願
本出願は、２００７年１月２６日付け出願の米国特許仮出願第６０／８９７，５７２号明細書の利益及び優先権を主張するものであり、その開示全体が参照によりここに援用される。
【０００２】
発明の分野
ここに開示の技術は、概括的に、格子不整合の半導体ヘテロ構造、より詳細には、擬似格子整合型（pseudomorphic）層であって、それに関する予測臨界厚みより大きな厚みを有するものに関する。
【背景技術】
【０００３】
半導体活性デバイス層全体にわたり低欠陥密度を得ることは、実際に販売される窒化物ベースの半導体デバイスを製造する上で重要である。大きな直径を有し且つ欠陥密度の低いＡｌＮ基板を形成することは、参照によりここに援用される米国特許出願第１１／５０３，６６０号明細書（「'６６０出願」）に記載されているように、可能である。しかし、多くの所望のデバイス用途では、ＡｌＮ、ＧａＮ及びＩｎＮの合金をベースとするデバイス層をＡｌＮ基板上に成長させるのが好ましく、その場合、ＧａＮ及びＩｎＮの濃度が増大すると、ＡｌＮ基板に対する格子不整合も増大する。例えば、ＧａＮのｃ面における格子パラメータは、ＡｌＮの格子パラメータよりも約２．４％大きい。基板上で格子不整合層をエピタキシャル成長させる場合、典型的には、初期の層は擬似格子整合的に成長する、つまり、基板の固有の格子パラメータがエピタキシャル層の固有の格子パラメータよりも小さい場合には、エピタキシャル層が基板表面の平面で圧縮される（圧縮歪みを受ける）。一方、エピタキシャル層の固有の格子パラメータが基板の格子パラメータよりも小さい場合には、エピタキシャル層が伸ばされる若しくは引張り歪み下に置かれる。しかし、エピタキシャル層の厚みが大きくなるにつれ、エピタキシャル層中の歪みエネルギーも大きくなり、典型的には、層は、歪みエネルギーを減らすためのいくつかの手段をとることになる。それは、転位の運動（motion of dislocation）による塑性流れ（plastic flow）、歪みを緩和するような表面形態構造（surface morphological features）の形成、又は特に歪みが引張り歪みである場合に膜のクラッキングによるものであってよい。
【０００４】
擬似格子整合型層は、少なくとも２つの理由から有用である。第１の理由は、エピタキシャル層を低転位基板上で成長させた場合、擬似格子整合型エピタキシャル層も極めて低い転位密度で、多くの場合には基板と同じ転位密度で成長することができることである。第２の利点は、得られる大きな二軸歪みによってバンド構造を調整可能であるということに基づく。例えば、歪みを使用して、重キャリアバンドと軽キャリアバンドとの間の縮退を解くことができ、その結果、より高いキャリア移動度が得られる。
【発明の概要】
【０００５】
ＡｌＮ、ＧａＮ及びＩｎＮの合金の極めて厚い擬似格子整合型の膜を、高品質のＡｌＮ基板上に成長させる技術を提供する。擬似格子整合型の膜は、界面に平行な歪みが、その膜中の格子を変形させて基板の格子に整合させるのに必要な歪みにおおよそ等しくなっている膜である。よって、擬似格子整合型膜内の前記平行歪みは、界面に対して平行な歪みのない基板と界面に対して平行な歪みのないエピタキシャル層との間での格子パラメータの差にほぼ又はおおよそ等しくなる。ここで用いる限り、「極めて厚い」とは、エピタキシャル膜についての予測臨界厚みを実質的に（実質的にＩｎ不含の層について少なくとも５倍で又はＩｎを含む層については少なくとも１０倍で）上回るエピタキシャル層の厚みを指し、前記予測臨界厚みは、核生成及び／又は貫通転位の運動によって歪み緩和が開始する厚みの標準的な計算（又はエネルギー平衡計算）に基づく。この予測臨界厚みは、例えば、参照によりここに援用される、Matthews and Blakeslee, J. Crystal Growth 27, 1 18 (1974)及び／又は米国特許第４，０８８，５１５号明細書に記載のように計算することができる。
【０００６】
１つの局面で、本発明の態様は、窒化アルミニウム単結晶基板及びその上にエピタキシャル成長させた少なくとも１つの歪み層を含む半導体ヘテロ構造に関する。歪み層は、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの二元若しくは三元の合金の任意の組合せの少なくとも１つを含む。歪み層の厚みは、それと関連する予測臨界厚みを、少なくとも５倍又はさらには少なくとも１０倍で上回る。歪み層は、実質的にＩｎ不含であり且つ／又は約１ｍｍ−２未満の巨視的な欠陥の密度を有する。一態様では、巨視的な欠陥の密度は約０ｍｍ−２である。
【０００７】
本発明の態様は、以下の１つ以上の特徴を含み得る。歪み層に対して平行な歪みは、歪み層と同じ組成の歪みのない合金と歪み層の下に設けられた緩和プラットフォームとでの平行な格子パラメータの差の８０％より大きい。この歪み層に対して平行な歪みは、上記差の約９５％〜１００％にもなり得る。緩和プラットフォームは、基板そのもの又は基板と歪み層との間に形成された緩和半導体層であってよい。歪み層は、ＡｌｘＧａ１−ｘＮを含み得、約２００ｎｍより大きな厚みを有し、約０．６５より小さいＡｌ含量ｘを有する。歪み層の厚みは、約１μｍより大きくてよく、歪み層の平均の貫通転位密度は、約１０，０００ｃｍ−２未満であってよよい。予測臨界厚みは、Matthews-Blakeslee理論によって計算することができる。
【０００８】
別の局面で、本発明の態様は、半導体構造を形成する方法であって、窒化アルミニウム単結晶基板を供し、その上に歪み層をエピタキシャル堆積させることを含む方法に関する。歪み層は、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元合金の組合せの少なくとも１つを含む。歪み層の厚みは、それに関連する予測臨界厚みを、少なくとも５倍で又はさらには少なくとも１０倍で上回る。歪み層は、実質的にＩｎ不含であり且つ／又は約１ｍｍ−２より小さい巨視的な欠陥密度を有していてよい。一態様では、その巨視的な欠陥密度は、約０ｍｍ−２である。
【０００９】
本発明の態様は、以下の１つ以上の特徴を含み得る。歪み層を堆積させる前に、バッファ層を基板上に形成することができ、またバッファ層と歪み層との間に傾斜層を形成することができる。歪み層はＡｌＧａＮを含むことができ、歪み層を堆積させることは、トリメチルアルミニウム及びトリメチルガリウムを反応器内に導入することを含み得る。歪み層の堆積中のトリメチルガリウムの初期流量は、トリメチルガリウムの最終流量よりも小さくてよい。予測臨界厚みは、Matthews-Blakeslee理論によって計算することができる。窒化アルミニウム単結晶基板は、１０μｍ×１０μｍの面積に対して約０．５ｎｍより小さいＲＭＳ表面粗さを有し、約０．３°〜４°の表面配向のずれ（misiorientation）、及び約１０４ｃｍ−２より小さい貫通転位密度を有していてよい。歪み層の貫通転位密度は、窒化アルミニウム単結晶基板の貫通転位密度にほぼ等しくなっていてよい。
【００１０】
さらに別の局面では、本発明の態様は、上述の歪みヘテロ構造の少なくとも一部を含む、電界効果トランジスタ、発光ダイオード及び半導体レーザ（レーザダイオード）からなる群から選択されるデバイスに関する。このデバイスは、少なくとも１つの互いに入り込む（嵌合する）コンタクトを有する発光ダイオードであってよい。
【００１１】
別の局面では、本発明の態様は、電界効果トランジスタ、発光ダイオード及び半導体レーザからなる群から選択される、歪みヘテロ構造の少なくとも一部を含むデバイスであって、歪みヘテロ構造が、窒化アルミニウム単結晶基板及びその上にエピタキシャル成長させた複数の歪み層を含むものに関する。複数の歪み層の各層は、ＡｌＮ、ＧａＮ、ＩｎＮ又は任意のそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む。複数の歪み層の全厚みは、それに関連（対応）する予測臨界厚みを、少なくとも５倍で又はさらには少なくとも１０倍で上回る。複数の歪み層の各層の、窒化アルミニウム単結晶基板の表面に対して平行な格子パラメータは、窒化アルミニウム単結晶基板の格子パラメータとは０．２％未満で異なる。複数の歪み層（全ての層を含む）の１つ以上は、Ｉｎ不含であってよい。
【図面の簡単な説明】
【００１２】
【図１】ＡｌＮ基板上に形成された様々なＡｌ含量ｘのＡｌｘＧａ１−ｘＮ層についての、予測臨界厚み及び擬似格子整合型歪みのグラフである。
【図２】基板上に形成された擬似格子整合型歪み層を示す概略図である。
【図３】擬似格子整合型歪み層ベースのデバイス構造の概略図である。
【図４Ａ】図３の層構造を利用した、プロセス工程後のデバイスの概略図である。
【図４Ｂ】図３の層構造を利用した、プロセス工程後の別のデバイスの概略図である。
【発明を実施するための形態】
【００１３】
図面において、類似の番号は概して、異なる図面においても同じ部分を指す。また、図面は必ずしも正しい縮尺で描かれておらず、概して本発明の原則を示すように示されている。以下の説明では、本発明の様々な態様を図面を参照して記述する。
【００１４】
製造技術
Matthews-Blakeslee理論に基づいて計算された予測臨界厚みを、ｃ面ＡｌＮ基板上に成長させたＡｌｘＧａ１−ｘＮ層中のＡｌ濃度の関数として、図１に示す。図１には、緩和なしで得られたＡｌｘＧａ１−ｘＮ層の擬似格子整合型の歪みも示す。予想に反して、予測臨界厚みよりずっと大きな厚みを有する擬似格子整合型層を成長させることができることが見出された。例えば、図１に示すように、ｘ＝０．６でのＡｌｘＧａ１−ｘＮ層の臨界厚みは、約４０ナノメートル（ｎｍ）である。さらに、本発明者は、このＡｌ濃度の層を１マイクロメートル（μｍ）を上回る厚みにまで成長させ、しかも極めて高品質で鏡面のように滑らかな擬似格子整合型の歪み層を得ることができた。ここで用いる限り、「高品質」という用語は、約１０６ｃｍ−２以下の貫通転位密度を有するエピタキシャル層を指す。特定の態様では、高品質層は、約１０４ｃｍ−２以下又はさらには約１０２ｃｍ−２以下もの貫通転位密度を有する。また、「擬似格子整合型」という用語は、ここでは、下層の基板の格子パラメータの少なくとも約８０％にまで歪まされた（つまり、その固有の格子パラメータに対し約２０％未満で緩和されている）エピタキシャル層を指すものとして用いられる。いくつかの態様では、擬似格子整合型層は、下層の基板の格子パラメータに対しほぼ完全に歪まされていてよい。「鏡面のように滑らかな」という用語は、５μｍ×５μｍの面積における約５ｎｍ未満の層二乗平均平方根での（「ＲＭＳ」）表面粗さ（原子間力顕微鏡によって測定）を指す。好ましい態様では、ＲＭＳ表面粗さは、５μｍ×５μｍの面積において約１ｎｍ未満である。
【００１５】
図２に、本発明によって製造された厚い擬似格子整合型半導体層を示す。半導体基板２００が設けられている。一態様では、半導体基板２００は、ＡｌＮを含むか又は本質的にＡｌＮからなっている。半導体基板２００の上面２１０が、その上に１つ以上のエピタキシャル層を堆積させる前に、（例えば化学機械研磨による）平坦化又は洗浄の少なくとも１つによってエピタキシャル成長のために準備（処理）される。次に、半導体基板２００上に、歪みエピタキシャル層２２０を、例えば有機金属気相エピタキシーによって、その予測臨界厚みを超える厚みにまで堆積させる。図１より分かるように、ＡｌＮからなる半導体基板２００上に成長させた、ＡｌｘＧａ１−ｘＮからなる例示的なエピタキシャル層２２０の予測臨界厚みは、Ａｌ含量ｘに依存する。一態様では、エピタキシャル層２２０の厚みは、その予測臨界厚みを少なくとも５倍で又はさらに少なくとも１０倍で上回るが、エピタキシャル層２２０は擬似格子整合型を維持する。エピタキシャル層２２０の厚みは、その予測臨界厚みを２０倍以上で上回りさえるすることもある。
【００１６】
特定の態様では、エピタキシャル層２２０は、実際、複数の個別層からなっており、各層は、半導体基板２００の格子パラメータに対して（に近づくように）擬似格子整合的に歪まされていてよい。この複数の層は、例えばＡｌＮ、ＩｎＮ及び／又はＧａＮを含み、ＩＩＩ族原子の１つ以上の濃度が厚みと共に変化する傾斜する組成を有する複数の層を含んでいてよい。このような層では、個々の段階で又は線形的に組成が傾斜していてよい。
【００１７】
歪みエピタキシャル層２２０は、半導体基板２００上に形成された任意の緩和半導体層（図示せず）上に設けることもできる。この場合、エピタキシャル層２２０中の歪み及びその予測臨界厚みは、半導体基板２００の格子パラメータの関数ではなく、緩和半導体層の格子パラメータの関数であってよい。この場合も、エピタキシャル層２２０は擬似格子整合を維持し、エピタキシャル層２２０の厚みは、前記予測臨界厚みを少なくとも５倍で上回る。特定の態様では、エピタキシャル層２２０の厚みは、前記予測臨界厚みを、少なくとも１０倍で又はさらには少なくとも２０倍で上回る。よって、半導体基板２００又は任意の緩和半導体層は、緩和「プラットホーム」として機能することができ、エピタキシャル層２２０が、そのプラットホームに適合するように歪まされる。
【００１８】
基板、例えば特定のＡｌＮ基板上に、低い貫通転位密度（「ＴＤＤ」）で、ＩＩＩ族窒化物の極めて大きな歪みを有する合金を成長させることができる能力は、（ｉ）基板結晶品質、（ｉｉ）表面処理、（ｉｉｉ）基板表面の結晶配向、（ｉｖ）合金濃度、（ｖ）成長中の基板温度及びＶ−ＩＩＩ比を含む成長条件、並びに／又は（ｖｉ）合金濃度の傾斜率に依存することが分かった。エピタキシャル層２２０の緩和は、エピタキシャル成長の際に低い表面粗さを維持することによって最小限化又は排除することができる。層表面の粗面化又はアイランド（island）の形成は、層の不都合な緩和を招き得る。表面に伝搬した基板中の欠陥又は不適切な表面洗浄によって生じ得る半導体基板２００の表面での欠陥も、エピタキシャル層２２０の粗面化を引き起こし得る。粗面化が生じると、歪みの緩和が、エピタキシャル表面上のテラス及びアイランドの側壁で生じる。このテラスやアイランドが融合すると、融合境界で、不都合な高い貫通転位密度が形成されてしまう。
【００１９】
エピタキシャル堆積中にステップフロー成長（step flow growth）を維持することによって、緩和の防止を助成され、ステップフロー成長のための適切な条件は、半導体基板２００の基板配向に依存する。基板が極めて軸上近くで配向している（つまり、基板の表面法線が、主たる結晶軸に極めて近似に整列している）場合、基板の表面にわたってのステップの密度は低い。よって、成長するエピタキシャル層にステップのエッジに組み込まれる、つまり、ステップフロー成長が維持されるためには、到来するＡｌ、Ｇａ又はＩｎ原子が、比較的大きな距離で拡散し易くなっていなければならない。よって、ステップフロー成長は、（ｉ）成長種の到来原子の長距離拡散を増大させること及び／又は（ｉｉ）ステップのエッジに到達するのに必要とされる拡散距離を減少させること（つまり、表面におけるステップの密度を増大させること）によって維持することができる。上記長距離拡散は、より高温（つまり、約１１００℃まで）で又はＩｎ不含の場合には高いＡｌ含量（例えば、約５０％より大きなＡｌ含量）で、成長温度を約１１００℃〜約１３００℃より大きな範囲まで増大させてエピタキシャル成長を行うことによって増大させることができる。いくつかの態様では、例えば、５０％より大きなＡｌ濃度に対し、長距離拡散は、エピタキシャル反応器内で、窒素種（つまりＶ族種）のＩＩＩ族種と比較した比率を減少させることによって、増大させることもできる。一態様では、成長種の長距離拡散を増大させるために有利なＶ−ＩＩＩ比率は、約１，０００未満であり、約１０未満であってもよい。半導体基板２００上でのステップのエッジの密度も、主たる結晶軸と基板の表面法線との間での配向のずれを大きくすることによって、増大させることができる（それにより、ステップに到達するのに必要な所要拡散距離が低減する）。一態様では、半導体基板２００の配向のずれは約１°である。
【００２０】
歪み緩和に対するキネティックバリア（動力学的バリア、kinetic barriers）も、厚い擬似格子整合型のエピタキシャル層を生成するために、有利に利用することができる。ＡｌＮ、ＧａＮ及びＩｎＮの任意の合金（ＧａＮ又はＩｎＮの含量がゼロではない）は、下層のＡｌＮ基板よりも大きな緩和格子パラメータを有するので、これらのエピタキシャル膜は、典型的には、クラッキングによって緩和することはない。緩和は、ＡｌＮ基板とエピタキシャル合金層との間の界面に平行に走るミスフィット転位の形成によって起こり得る。このようなミスフィット転位は、半導体基板２００からエピタキシャル層２２０へ伝搬する既存の貫通転位の運動によって、又は表面から若しくは基板２００の表面上のいくつかの巨視的な欠陥から形成される新しい転位ループによって起こり得る。よって、半導体基板２００中の欠陥源の排除によって、緩和に対するキネティックバリアが生成し、厚い擬似格子整合型のエピタキシャル層２２０の製造が簡単になる。一態様で、半導体基板２００は、約１０６ｃｍ−２未満の貫通転位密度を有する。別の態様で、半導体基板２００は、約１０ｃｍ−２未満又はさらに約１０２ｃｍ−２未満の貫通転位密度を有する。半導体基板２００は、約１００ｃｍ−２未満の粒子表面欠陥密度を有していてもよい。このような最適化された半導体基板の利用によって、緩和機構としての既存の転位の滑り及び表面欠陥での転核生成が最小限化又は排除される。残りの緩和機構は、転位ループの表面核生成であるが、これは、厚い擬似格子整合型エピタキシャル層の製造を容易にするには十分に高い歪みエネルギーでしか起こらない。したがって、その予測臨界厚みより少なくとも約５倍大きい厚みを有する厚い歪みエピタキシャル層２２０の製造は、容易である。さらに、Ｉｎには、転位の運動及びそれと同時に起こる緩和を妨げる追加的な効果があるので、Ｉｎを含む歪みエピタキシャル層２２０は、その予測臨界厚みより大きな擬似格子整合型厚みを少なくとも約１０倍で達成することができる。
【００２１】
加えて、極めて大きな歪み合金の厚いエピタキシャル層の製造では、半導体基板２００の特定の結晶配向が、特に好ましい。特に、Liuらは、ＧａＮ及びその合金のウルツ鉱型結晶構造の主たる滑りシステムが＜１１．２＞｛００．２｝であることを指摘している。（参照によりその開示全体がここに援用される、R. Liu, J. Mei, S. Srinivasan, H. Omiya, F.A. Ponce, D. Cherns, Y. Narukawa and T. Mukai、「Misfit Dislocation Generation in InGaN Epilayers on Free-Standing GaN」、Jap. J. Appl. Physics 45, L549 (2006)を参照。）この滑りシステムは、良好に配向されたｃ面基板（つまり、表面法線が結晶のｃ軸と整合している基板）において活性ではなく、それというのは、格子不整合歪みは、この面に沿って転位が移動するいかなる歪み緩和も起こさないからである。この現象は、ｃ面基板に対する許容可能なミスカット（miscut）を限定し、その上の極めて大きな歪み及び／又は厚い擬似格子整合型エピタキシャル層を可能にする。しかし、上述のように、有限の表面の配向のずれによってステップフロー成長が簡単になる。よって、一態様では、半導体基板２００の配向のずれは、０°より大きく、約４°未満である。
【００２２】
１つの工程で、低転位密度（ほぼ５×１０３ｃｍ−２）の大きなｃ面ＡｌＮ基板を、'６６０号出願明細書に記載のように、準備した。この基板のミスカットは、約１°であった。ｃ面ＡｌＮ基板のＡｌ極性表面、つまり（０００１）面を、参照によりそのその開示全体がここに援用される米国特許第７，０３７，８３８号明細書（「'８３８号特許明細書」）に記載のように、準備した。基板をAixtron model 200／4 RF-S有機金属気相エピタキシー（「ＯＭＶＰＥ」）反応器内に導入した後、水素及びアンモニアガス混合物の流れ下で、基板を１１００℃まで加熱した。続いて、トリメチルアルミニウム（「ＴＭＡ」）を導入し、厚み０．３μｍＡｌＮバッファ層を、基板上に、０．６μｍ／時のおおよその成長速度で成長させた。続いて、傾斜層ＡｌｘＧａ１−ｘＮを、ＴＭＧガス流の量を上昇させ、ＴＭＡガス流の量を低下させてトリメチルガリウム（「ＴＭＧ」）を切り換えることによって成長させ、それにより、１５分の間隔にわたり目標のＡｌ％に達し、線形的に傾斜（勾配）する合金が約０．１μｍが成長した。この遷移層の後、ＴＭＡ及びＴＭＧ流を一定に維持し、６３％Ａｌ濃度及び約０．６μｍ厚みの最終層を、１．０μｍ／時のおおよその成長速度で成長させた。成長の間、チャンバ圧力は、上限２５〜１００ｍｂａｒまでに維持した。Ｖ−ＩＩＩ比率は、成長連続工程中では５００〜２，０００に維持した。層が予測臨界厚みを１桁より大きな度合いで上回っていても、平行な歪み（つまり、基板の平面での歪み）は、０．８％よりわずかに大きく、擬似格子整合型成長を示すと測定された。ＡｌｘＧａ１−ｘＮ層に対する、（００．２）及び（１０．２）反射についての複結晶ωロッキング曲線幅（Philip X'Pertシステムにより測定）は、それぞれ５０秒角及び６０秒角であった。界面に対して平行な歪みは、ほぼ１％であることが測定され、エピタキシャル層は、下層のＡｌＮ基板に対して擬似格子整合型であった。ＡｌｘＧａ１−ｘＮエピタキシャル層における貫通転位密度を決定するために、エッチピット密度が溶融ＫＯＨのエッチングを利用して測定される。測定された密度は、０．８〜３×１０５ｃｍ−２の範囲であった。
【００２３】
同様の工程が利用されて、Ａｌ濃度５０％のＡｌｘＧａ１−ｘＮ合金の厚み０．６μｍのエピタキシャル層を成長させた。この場合、界面に平行な歪みは、〜１％にとどまり、これは完全な擬似格子整合型の歪みの約８０％であった。
【００２４】
別の工程では、約５×１０３ｃｍ−２の転位密度を有する大きなｃ面ＡｌＮ基板を、第'６６０号出願明細書に記載のように準備した。ｃ面ＡｌＮ基板のＡｌ極性表面（約１．５°で不整合）を、第'８３８号特許明細書に記載のように処理した。基板をVeeco D180 ＯＭＶＰＥ反応器内に導入した後、基板を、水素及びアンモニアガス混合物の流れ下で、約１１００℃に加熱した。さらに、ＴＭＡを導入し、厚み０．４μｍのＡｌＮバッファ層を０．４μｍ／時のおおよその成長速度で基板が成長した。次に、傾斜層ＡｌｘＧａ１−ｘＮを、ＴＭＡガス流を維持しながらＴＭＧ流の量を上昇させながらＴＭＧを切り換え導入することによって成長させ、それにより、６分の間隔にわたり目標のＡｌ％に達し、線形的に傾斜した合金約０．０５μｍを成長させた。この遷移層の後、ＴＭＡ及びＴＭＧ流を一定に維持し、〜５８％のＡｌ濃度及び約０．５μｍの厚みを有する最終層を、０．８μｍ／時のおおよその成長速度で成長させた。成長の間、チャンバ圧力を、約２０Ｔｏｒｒに維持した。Ｖ−ＩＩＩ比率は、成長連続工程の間、９００〜３，２００に維持した。層が予測臨界厚みを１桁を超える大きさで上回っていても、平行な歪みは、１．０％よりわずかに大きく、擬似格子整合型成長であったことがが測定された。
【００２５】
不完全な表面処理は転位密度を増大させるが、これは、表面処理を改善することによって修正することができる。低欠陥ＡｌＮ基板について、適切な表面処理技術が、第'８３８号特許明細書及び米国特許出願第２００６／０２８８９２９号明細書に記載されており、その開示内容全体が参照によりここに援用される。
【００２６】
擬似格子整合型エピタキシャル層２２０は、格子緩和をほとんど受けていないか全く受けていないので、その層における貫通転位密度は、半導体基板２００の貫通転位密度にほぼ等しくなり得る。例えば、第'６６０号出願明細書に記載の技術によて成長させたＡｌＮブールから得た基板は、極めて低い転位密度、つまり１０，０００ｃｍ−２未満、典型的には約１，０００ｃｍ−２未満、特定の態様では、５００ｃｍ−２未満、さらには１００ｃｍ−２未満の転位密度を有していてよく、これは、その上に成長させた擬似格子整合型エピタキシャル層によって「受け継がれる」。別の態様では、エピタキシャル層２００の貫通転位密度は、半導体基板２００の貫通転位密度よりも約１０倍を超える度合いで大きくなっていてよい。このような低い貫通転位密度によって、高い効率の紫外発光ダイオード（「ＵＶＬＥＤ」）及び半導体レーザ（「ＬＤ」）、並びに電子デバイス、例えば高周波数（例えば、＞２ＧＨｚ）、高出力動作用のトランジスタの製造が可能となる。
【００２７】
一態様で、歪みエピタキシャル層２２０は、例えばアイランド及びピンホールのような巨視的な欠陥の形成によって引き起こされた局所的な弾性歪み緩和を実質的に含まない（後述する）。さらに、エピタキシャル層２２０中の歪みは、ほぼ完全に、基板２００に対する格子不整合の結果となり得る。例えば、エピタキシャル層２２０には、基板２００に対する熱膨張の不整合のために、歪みがほぼない。
【００２８】
デバイスで利用される場合には、エピタキシャル層２２０における極性作用（polarization effects）は、デバイス性能に影響を与え得る。非極性の上表面２１０（例えば、ＡｌＮを含む基板２００のａ面又はｍ面）上に製造されたエピタキシャル層２２０では、極性の作用は層内で最小限化される。このことにより、その後に形成される極性作用に対して元来無反応のデバイスが表面と関連付けられ、極性表面、例えばｃ面上に形成された従来のデバイスで観察されるｄｃ−ＲＦの分散が排除されるか又は最小限化される。一方、［０００１］方向に沿ってｃ面上で成長させた擬似格子整合型構造は、大きな極性作用を有し得、これは、デバイス内での電荷の分布に影響を与える。チャネル／バリア境界での極性電荷は、ＡｌＮバッファ構造から遷移するＡｌＮ／ＧａＮヘテロ境界に関連する背面欠乏作用（backside depletion effects）に対抗するように、慎重に増大させるのが好ましい。
【００２９】
デバイスでの利用
遠紫外ＬＥＤ（ディープＵＶＬＥＤ）の性能を制限する重要な問題は、活性デバイス領域における高い転位密度であり、これは、電気効率、内部量子効率（「ＩＱＥ」）及びデバイスの寿命を低下させる。簡単に、参照によりその開示全体がここに援用される、Solid State Lighting Report (Dept. of Energy、2007)で述べられているように、電気的効率（電力効率）、つまりηｖ（加えられる電圧及び電荷の積で除した光子エネルギー、つまりｈλ／ｅＶとして定義される）は、光子エネルギーに変換される電気エネルギーの量を表す。加えられる順方向電圧は、ダイオードの性質によって決められ、所与の入力電力に対して最高の電流を得るためにできるだけ低くする（そして光子に変換可能な電子の数を最大にする）ことが望ましい。ＩＱＥは、半導体チップの活性領域で生成された光子の、ＬＥＤに注入された電子に対する比である。
【００３０】
図３を参照すると、擬似格子整合型のＵＶ発光ダイオード（「ＰＵＶＬＥＤ」）構造３００が形成されている。１つ以上の半導体材料を含むか又はその材料から本質的になる半導体基板３０５が設けられている。一態様では、半導体基板３０５は、ＩＩＩ族窒化物半導体材料、例えば、ＡｌＮを含むか又はその材料から本質的になる。半導体基板３０５は、そのｃ軸とその表面法線とがなす角度が０．３°〜４°であるようにミスカットされていてよい。好ましい態様では、半導体基板３０５の表面の配向のずれは約１°である。半導体基板３０５の表面は、Ａｌ極性又はＮ極性を有していてよく、例えば化学機械研磨によって平坦化されていてよい。一態様では、半導体基板３０５の表面を、第'８３８号特許明細書に記載のように準備した。半導体基板のＲＭＳ表面粗さは、好ましくは、１０μｍ×１０μｍの面積に対して約０．５ｎｍ未満である。いくつかの態様では、原子間顕微鏡によって精査した場合に、表面上で原子レベルのステップが検出可能である。半導体基板３０５の貫通転位密度は、例えば５分間の４５０℃でのＫＯＨ−ＮａＯＨ共晶エッチング後のエッチピット密度測定を利用して測定することができる。好ましくは、貫通転位密度は、約２×１０３ｃｍ−２未満である。いくつかの態様では、基板３０５は、半導体基板２００を参照して上述したような、さらに低い貫通転位密度を有している。半導体基板３０５は、例えばＡｌＮのような半導体基板３００中に存在する同じ半導体材料を含むか又はその材料から本質的になるホモエピタキシャル層（図示せず）で上部を覆われていてよい。
【００３１】
一態様では、傾斜バッファ層３１０が半導体基板３０５上に形成されている。傾斜バッファ層３１０は、例えばＡｌｘＧａ１−ｘＮのような１つ以上の半導体材料を含むか又はその材料から本質的になっていてよい。好ましい態様では、傾斜バッファ層３１０は、基板３０５との界面で、半導体基板３０５の組成にほぼ等しい組成を有しており、それにより、二次元の成長が促進され、不都合なアイランド形成（そのようなアイランド形成により、傾斜バッファ層３１０及び後続の成長層での不都合な弾性の歪み緩和が起こる）が回避される。後続の成長層（後述する）との界面での傾斜バッファ層３１０の組成は、一般に、デバイスの所望の活性領域の組成に近くなるように選択される（例えば、ＰＵＶＬＥＤからの所望の波長での発光が得られるＡｌｘＧａ１−ｘＮ濃度で）。一態様では、傾斜バッファ層３１０は、約１００％のＡｌ濃度ｘから約６０％のＡｌ濃度ｘへと傾斜するＡｌｘＧａ１−ｘＮ傾斜を含む。
【００３２】
続いて、底部コンタクト層３２０が傾斜層３１０上に形成され、この底部コンタクト層３２０は、本質的に少なくとも１つの不純物、例えばＳｉでドープされたＡｌｘＧａ１−ｘＮを含むか又はそれから本質的になっていてよい。一態様では、底部コンタクト層３２０中のＡｌ濃度ｘは、傾斜層３１０中の最終のＡｌ濃度ｘにほぼ等しい。底部コンタクト層３２０は、デバイス製造（後述の通り）後に電力集中を防ぐのに且つ／又はコンタクトを製造するためのエッチング中に停止するのに十分な厚みを有していてよい。例えば、底部コンタクト層３２０の厚みは、約２００ｎｍ未満であってよい。そのような厚みの底部コンタクト層３２０を利用する場合、図４Ｂを参照して以下に記載するように、背面コンタクトを有するものとして最終のＰＵＶＬＥＤを製造することができる。多くの態様で、層が擬似格子整合型である場合には、低い欠陥密度が維持されるので、底部コンタクト層３２０は、厚みが小さくても高い導電性を有する。
【００３３】
多重量子井戸（「ＭＱＷ」）層３３０が、底部コンタクト層３２０上に製造される。ＭＱＷ層３３０は、ＰＵＶＬＥＤ構造３００の「活性領域」に相当し、複数の量子井戸を含み、その量子井戸のそれぞれは、ＡｌＧａＮを含む又はこれから本質的になっていてよい。一態様では、ＭＱＷ層３３０の各周期は、ＡｌｘＧａ１−ｘＮ量子井戸及びＡｌｙＧａ１−ｙＮ量子井戸を含み、ここで、ｘはｙと異なる。好ましい態様で、ｘとｙの差は、活性領域での電子及び正孔の良好な閉じ込めが得られるように十分に大きくなっており、これにより、放射性の再結合の、非放射性の再結合に対する比を高くすることができる。一態様では、ｘとｙとの差は約０．０５であり、例えばｘは約０．３５で、ｙは約０．４である。しかし、ｘとｙの差が過度に大きい、例えば、約０．３より大きいと、ＭＱＷ層３３０の形成中に不都合なアイランド形成が起こってしまう。ＭＱＷ層３３０は、複数の周期を含んでいてよく、約５０ｎｍ未満の全厚みを有していてよい。ＭＱＷ層３３０上には、任意の薄い電子ブロック（又はｎ型コンタクトがデバイスの上部に置かれている場合には正孔ブロック）層３４０を形成することができ、この層３４０は、例えば、Ｍｇのような１つ以上の不純物でドーピングされていてよいＡｌｘＧａ１−ｘＮを含むか又はそれから本質的になっている。電子ブロック層３４０は、例えば約２０ｎｍの厚みを有している。電子ブロック層３４０の上には上部コンタクト層３５０が形成され、この上部コンタクト層３５０は、本質的に１つ以上の半導体材料、例えば、Ｍｇのような少なくとも１つの不純物でドープされたＡｌｘＧａ１−ｘＮを含むか又はそれから本質的になっている。上部コンタクト層３５０は、ｎ型又はｐ型にドープされているが、底部コンタクト層３１０の導電性とは反対の導電性を有している。上部コンタクト層３５０の厚みは、例えば約５０ｎｍ〜約１００ｎｍである。上部コンタクト層３５０は、キャップ層３６０でキャップされており、そのキャップ層３６０は、上部コンタクト層３５０と同じ導電性でドープされた１つ以上の半導体材料を含むか又はその材料から本質的になる。一態様では、キャップ層３６０は、ＭｇでドープされたＧａＮを含み、約１０ｎｍ〜約２００ｎｍ、好ましくは約５０ｎｍの厚みを有する。いくつかの態様では、高品質のオーミックコンタクトを上部コンタクト層３５０に直接形成することができ、キャップ層３６０は省かれる。層３１０〜３５０が全て擬似格子整合型であることが好ましいが、キャップ層３６０は、ＰＵＶＬＥＤ構造３００の性能に不都合な影響を与える不都合な欠陥がその下の活性層内に導入されることなしに緩和させることもできる。図４Ａ及び４Ｂを参照して以下に詳細に説明するように、エッチング及び最終のコンタクト形成によって、ＰＵＶＬＥＤ構造３００の形成が終了する。層３１０〜３５０のそれぞれは擬似格子整合型であり、上述のように、各層はそれぞれ、その予測臨界厚みより大きな厚みを有していてよい。さらに、層３１０〜３５０を含む集合層構造は、集合体として考えた複数層についての予測臨界厚みより大きな全厚みを有していてよい（つまり、各層の厚みが、個別に考えた場合の各予測臨界厚みよりそれぞれ小さかったとしても、その構造全体が、複数層の構造について１つの予測臨界厚みを有する）。
【００３４】
好ましい態様では、ＰＵＶＬＥＤ構造３００（及び／又は上述の歪みエピタキシャル層２２０）は、ピンホール、マウンド（mounds）若しくは「Ｖピット（V pits）」のような巨視的な欠陥を実質的に含まずに（つまり、約１ｍｍ２未満又はさらには約０ｍｍ−２まで）形成されている。そのような欠陥は、例えば、ＧａＮ基板上の、高い転位密度を有する歪みＩｎＧａＮ層の成長で観察されることが多い。（参照によりここにその開示全体が援用される、T. L. Song, J. Appl. Phys. 98, 084906 (2005)を参照）。巨視的な欠陥は、擬似格子整合型層内の歪みの局所的な緩和を引き起こすか、量子井戸構造の中断及び／又はｐ型及びｎ型コンタクトの短絡によって、エピタキシャル層から製造されたデバイスに不利な影響を与えるか、或いは層の表面粗さを増大させる。巨視的な欠陥のないＰＵＶＬＥＤ構造３００は、有利には、約０．１ｍｍ×約０．１ｍｍより大きなサイズのＰＵＶＬＥＤの製造において使用することができる。
【００３５】
ＰＵＶＬＥＤ構造３００は、約２１０ｎｍ〜約３２０ｎｍの範囲の、例えば約２８０ｎｍの発光波長を有する。ＰＵＶＬＥＤ構造３００における層の少なくともほとんどが擬似格子整合型であるので、層中の貫通転位密度は約１０５ｃｍ−２であり、基板３０５内の貫通転位密度とほぼ等しくなっていてよい。一態様では、ＰＵＶＬＥＤ構造３００は、約１０％より大きな（又はいくつかの態様ではさらに約２０％より大きな）壁コンセント効率（wall-plug efficiency）（つまり、全光学出力を全電力入力で除したもの）及び／又は約１０，０００時間を超える寿命を有している。
【００３６】
半導体レーザ（ＬＤ）構造も、擬似格子整合型構造から利益を得ることができる。好ましいＬＤ構造は、ＰＵＶＬＥＤ構造３００の構造と類似しているが、光子を適切に閉じ込め共振空洞を作り出す層を備えている。端面発光型ＬＤでは、共振空洞は、成長方向に対して垂直に方向付けされ、ミラーは、半導体層構造を劈開又はエッチングすることによって形成される。この場合、ＭＱＷ層３３０下の層３２０並びにＭＱＷ上の層３４０及び３５０は、有効クラッド層として働くように変更する必要があり、それにより、放出された光子が、顕著な吸収なく、層成長方向に対して垂直方向に効果的に伝搬することが保証される。例えば、図３で概略的に参照番号３２０、３４０及び３５０で示された層の数を増大させることができる。別態様では、垂直面発光型レーザ（「ＶＣＳＥＬ」）で、層３２０、３４０及び３５０は、ミラーとして働く複数層構造（例えばBragg反射体）に置き換えることができ、半導体層の成長方向に沿って光子を方向付ける光子空洞（photon cavity）が作られる。このように、窒化物半導体で製造された半導体ＬＤは、約３００ｎｍより短い、いくつかの態様では約２８０ｎｍより短い発光波長を有していてよい。
【００３７】
図４Ａ及び４Ｂを参照すると、ＰＵＶＬＥＤ構造３００と関連する異なるコンタクト様式を使用することができる。ＰＵＶＬＥＤ４００は、エッチングによって、例えば、ＰＵＶＬＥＤ構造３００中で層連続体を通しての、底部コンタクト層３１０で若しくは底部コンタクト３１０内で停止させるプラズマエッチングによって形成される。コンタクト４１０、４２０は、底部コンタクト層３１０及びキャップ層３６０上にそれぞれ形成される。コンタクト４１０、４２０は、導電性の材料、例えば金属、例えばＮｉ／Ａｕ合金（典型的には、ｐ型コンタクトに対して使用される）又はＴｉ／Ａｌ／Ｔｉ／Ａｕスタック（典型的には、ｎ型コンタクトに対して使用される）から形成されており、例えばスパッタリング又は蒸着によって形成されている。コンタクト４１０、４２０は、同じ又は異なる導電性の材料を含むか又はその材料から本質的になる（この場合、最適なコンタクトが、反対符号にドープされた底部コンタクト層３１０及びキャップ層３６０に形成される）。コンタクト４２０は、紫外線（「ＵＶ」）反射器も含んでいてよい。ＵＶ反射器は、コンタクト４２０に向かって発光する光子を再度方向付けする（光子が半導体層構造から逃げることができないように）こと並びにＰＵＶＬＥＤ４００、４５０の所望の発光面、例えば底部表面に向けて光子を再度方向付けることによって、デバイスの活性領域において生成される光子の抽出効率を改善するように設計される。
【００３８】
ＰＵＶＬＥＤ４５０では、キャップ層３６０上にコンタクト４２０を形成することもできる。しかし、コンタクト４１０（複数の別個のコンタクトであってよい）は、ＰＵＶＬＥＤ活性層構造の背面に形成される。この場合には、基板３０５は、場合によっては、例えば機械摩砕又は研磨によって、約１５０μｍに薄板化される。例えばＮｉから形成されたマスク層（図示せず）が、基板３０５の背面に形成され、標準的なフォトリソグラフィによってパターン形成される。基板３０５の露出した領域は、例えばプラズマ又は湿式エッチングによってエッチングされ、そのエッチングは、底部コンタクト層３１０上で又は底部コンタクト層３１０内で停止する。多くの態様で、基板３０５が純粋なＡｌＮであるので、底部コンタクト層３１０上でのエッチング停止は、プラズマエッチャー中のＧａの検出によって容易に行われる。そして、コンタクト４１０が、底部コンタクト層３１０の露出した部分上に形成される。コンタクト４１０は、ＰＵＶＬＥＤ４５０からの光出力を最大限にするように互いに入り込むものであってよい。重要なことには、基板３０５の背面で形成されるテーパを有する構造が、層３４０中のＭＱＷ構造からの遥かに大きな発光角度からの光子を集合させ、図４Ｂに示すように基板３０５のエッチングされた背面に示されたテーパー構造の先端近くの発光表面から光子を外方へ向けることを助成する。これにより、ＰＵＶＬＥＤの光子抽出効率が実質的に向上し、それというのは、これらの半導体材料の屈折率が大きいために、テーパー構造なしでは、平坦な発光表面（例えば図４Ａに示すもの）に向けられた小さな割合の光子しか発光のための臨界許容円錐（critical acceptance cone）内に収まらないからである。ＡｌＮにおいて、許容円錐は約２５°でしかなく、これは、平坦な発光表面（平坦な表面に向けて方向付けされた半球体内への放射の等方性発光と仮定）に向けて方向付けされた光子の約９０％は全内部反射を受けてデバイスから逃げることができず、有用な発光として実現することができないことを意味する。
【００３９】
ここで用いられる言葉及び専門用語は、制限のためではなく説明のための語として用いられており、このような語及び表現の使用において、開示し記述した特徴と同等のものを何ら排除する意図はなく、本発明の範囲内で様々な変更が可能であることが理解されるであろう。
【特許請求の範囲】
【請求項１】
窒化アルミニウム単結晶基板、並びに
前記窒化アルミニウム単結晶基板上にエピタキシャル成長させた少なくとも１つの歪み層であって、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む層
を備え、
前記歪み層の厚みが、当該歪み層に関する予測臨界厚みを少なくとも５倍で上回る、半導体ヘテロ構造。
【請求項２】
前記少なくとも１つの歪み層の厚みが、前記予測臨界厚みを少なくとも１０倍で上回る、請求項１に記載の半導体ヘテロ構造。
【請求項３】
前記少なくとも１つの歪み層が実質的にＩｎ不含である、請求項１に記載の半導体ヘテロ構造。
【請求項４】
前記少なくとも１つの歪み層が、約１ｍｍ−２未満の巨視的な欠陥の密度を有する、請求項１に記載の半導体ヘテロ構造。
【請求項５】
前記少なくとも１つの歪み層に対して平行な歪みが、該少なくとも１つの歪み層と同じ組成を有する歪みのない合金の平行格子パラメータと前記少なくとも１つの歪み層の下に設けられた緩和プラットフォームの平行格子パラメータとの差の８０％より大きい、請求項１に記載の半導体ヘテロ構造。
【請求項６】
前記少なくとも１つの歪み層が、ＡｌｘＧａ１−ｘＮであり、該少なくとも１つの歪み層の厚みが約２００ｎｍより大きく、ｘが約０．６５未満である、請求項５に記載の半導体ヘテロ構造。
【請求項７】
前記少なくとも１つの歪み層の厚みが約１μｍより大きい、請求項１に記載の半導体ヘテロ構造
【請求項８】
前記少なくとも１つの歪み層が、約１０，０００ｃｍ−２未満の平均の貫通転位密度を有する、請求項１に記載の半導体ヘテロ構造。
【請求項９】
前記予測臨界厚みが、Matthews-Blakeslee理論により計算される、請求項１に記載の半導体ヘテロ構造。
【請求項１０】
半導体ヘテロ構造を形成する方法であって、
窒化アルミニウム単結晶基板を設け、
前記基板上に、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む歪み層をエピタキシャル堆積させることを含み、
前記歪み層の厚みが、それに関連する予測臨界厚みを少なくとも５倍で上回る、方法。
【請求項１１】
前記歪み層を堆積させる前に、前記基板上にバッファ層を形成することをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記バッファ層と前記歪み層との間に傾斜層を形成することをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記歪み層の厚みが、前記予測臨界厚みを少なくとも１０倍で上回る、請求項１０に記載の方法。
【請求項１４】
前記歪み層が実質的Ｉｎ不含である、請求項１０に記載の方法。
【請求項１５】
前記歪み層が、約１ｍｍ−２未満の巨視的な欠陥の密度を有する、請求項１０に記載の方法。
【請求項１６】
前記歪み層がＡｌＧａＮを含み、前記歪み層をエピタキシャル堆積させることが、トリメチルアルミニウム及びトリメチルガリウムを反応器内に導入することを含む、請求項１０に記載の方法。
【請求項１７】
前記歪み層の堆積の際のトリメチルガリウムの初期流量が、トリメチルガリウムの最終流量より大きい、請求項１６に記載の方法。
【請求項１８】
前記予測臨界厚みが、Matthews-Blakeslee理論によって計算される、請求項１０に記載の方法。
【請求項１９】
前記窒化アルミニウム単結晶基板が、１０μｍ×１０μｍの面積に対して約０．５ｎｍ、未満のＲＭＳ表面粗さ、約０．３°〜４°の表面の配向ずれ、及び約１０４ｃｍ−２未満の貫通転位密度を有する、請求項１０に記載の方法。
【請求項２０】
前記歪み層の貫通転位密度が、前記窒化アルミニウム単結晶基板の貫通転位密度にほぼ等しい、請求項１０に記載の方法。
【請求項２１】
電界効果トランジスタ、発光ダイオード及び半導体レーザを含む群から選択されたデバイスであって、
前記デバイスが、歪みヘテロ構造の少なくとも一部を含み、該歪みヘテロ構造の少なくとも一部が、
窒化アルミニウム単結晶基板、及び
その上にエピタキシャル成長させた、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む少なくとも１つの歪み層
を含み、
前記歪み層が、前記歪み層の厚みが、それに関連する予測臨界厚みを少なくとも１０倍で上回る、デバイス。
【請求項２２】
前記予測臨界厚みが、Matthews-Blakeslee理論により計算される、請求項２１に記載のデバイス。
【請求項２３】
前記デバイスが、少なくとも１つの互いに入り込むコンタクトを含む発光ダイオードである、請求項２１に記載のデバイス。
【請求項２４】
電界効果トランジスタ、発光ダイオード及び半導体レーザからなる群から選択されるデバイスであって、
前記デバイスが、歪みヘテロ構造の少なくとも一部を含み、該歪みヘテロ構造の少なくとも一部が、
窒化アルミニウム単結晶基板、及び
その上にエピタキシャル成長させた複数の歪み層であって、前記複数の歪み層の各層が、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む、複数の歪み層
を含み、
前記複数の歪み層の全厚みが、それに関連する予測臨界厚みを少なくとも１０倍で上回る、デバイス。
【請求項２５】
前記窒化アルミニウム単結晶基板の表面に平行な、複数の歪み層の各層の格子パラメータが、前記窒化アルミニウム単結晶基板の格子パラメータに対し０．２％未満で異なる、請求項２４に記載のデバイス。
【請求項１】
窒化アルミニウム単結晶基板、並びに
前記窒化アルミニウム単結晶基板上にエピタキシャル成長させた少なくとも１つの歪み層であって、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む層
を備え、
前記歪み層の厚みが、当該歪み層に関する予測臨界厚みを少なくとも５倍で上回る、半導体ヘテロ構造。
【請求項２】
前記少なくとも１つの歪み層の厚みが、前記予測臨界厚みを少なくとも１０倍で上回る、請求項１に記載の半導体ヘテロ構造。
【請求項３】
前記少なくとも１つの歪み層が実質的にＩｎ不含である、請求項１に記載の半導体ヘテロ構造。
【請求項４】
前記少なくとも１つの歪み層が、約１ｍｍ−２未満の巨視的な欠陥の密度を有する、請求項１に記載の半導体ヘテロ構造。
【請求項５】
前記少なくとも１つの歪み層に対して平行な歪みが、該少なくとも１つの歪み層と同じ組成を有する歪みのない合金の平行格子パラメータと前記少なくとも１つの歪み層の下に設けられた緩和プラットフォームの平行格子パラメータとの差の８０％より大きい、請求項１に記載の半導体ヘテロ構造。
【請求項６】
前記少なくとも１つの歪み層が、ＡｌｘＧａ１−ｘＮであり、該少なくとも１つの歪み層の厚みが約２００ｎｍより大きく、ｘが約０．６５未満である、請求項５に記載の半導体ヘテロ構造。
【請求項７】
前記少なくとも１つの歪み層の厚みが約１μｍより大きい、請求項１に記載の半導体ヘテロ構造
【請求項８】
前記少なくとも１つの歪み層が、約１０，０００ｃｍ−２未満の平均の貫通転位密度を有する、請求項１に記載の半導体ヘテロ構造。
【請求項９】
前記予測臨界厚みが、Matthews-Blakeslee理論により計算される、請求項１に記載の半導体ヘテロ構造。
【請求項１０】
半導体ヘテロ構造を形成する方法であって、
窒化アルミニウム単結晶基板を設け、
前記基板上に、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む歪み層をエピタキシャル堆積させることを含み、
前記歪み層の厚みが、それに関連する予測臨界厚みを少なくとも５倍で上回る、方法。
【請求項１１】
前記歪み層を堆積させる前に、前記基板上にバッファ層を形成することをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記バッファ層と前記歪み層との間に傾斜層を形成することをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記歪み層の厚みが、前記予測臨界厚みを少なくとも１０倍で上回る、請求項１０に記載の方法。
【請求項１４】
前記歪み層が実質的Ｉｎ不含である、請求項１０に記載の方法。
【請求項１５】
前記歪み層が、約１ｍｍ−２未満の巨視的な欠陥の密度を有する、請求項１０に記載の方法。
【請求項１６】
前記歪み層がＡｌＧａＮを含み、前記歪み層をエピタキシャル堆積させることが、トリメチルアルミニウム及びトリメチルガリウムを反応器内に導入することを含む、請求項１０に記載の方法。
【請求項１７】
前記歪み層の堆積の際のトリメチルガリウムの初期流量が、トリメチルガリウムの最終流量より大きい、請求項１６に記載の方法。
【請求項１８】
前記予測臨界厚みが、Matthews-Blakeslee理論によって計算される、請求項１０に記載の方法。
【請求項１９】
前記窒化アルミニウム単結晶基板が、１０μｍ×１０μｍの面積に対して約０．５ｎｍ、未満のＲＭＳ表面粗さ、約０．３°〜４°の表面の配向ずれ、及び約１０４ｃｍ−２未満の貫通転位密度を有する、請求項１０に記載の方法。
【請求項２０】
前記歪み層の貫通転位密度が、前記窒化アルミニウム単結晶基板の貫通転位密度にほぼ等しい、請求項１０に記載の方法。
【請求項２１】
電界効果トランジスタ、発光ダイオード及び半導体レーザを含む群から選択されたデバイスであって、
前記デバイスが、歪みヘテロ構造の少なくとも一部を含み、該歪みヘテロ構造の少なくとも一部が、
窒化アルミニウム単結晶基板、及び
その上にエピタキシャル成長させた、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む少なくとも１つの歪み層
を含み、
前記歪み層が、前記歪み層の厚みが、それに関連する予測臨界厚みを少なくとも１０倍で上回る、デバイス。
【請求項２２】
前記予測臨界厚みが、Matthews-Blakeslee理論により計算される、請求項２１に記載のデバイス。
【請求項２３】
前記デバイスが、少なくとも１つの互いに入り込むコンタクトを含む発光ダイオードである、請求項２１に記載のデバイス。
【請求項２４】
電界効果トランジスタ、発光ダイオード及び半導体レーザからなる群から選択されるデバイスであって、
前記デバイスが、歪みヘテロ構造の少なくとも一部を含み、該歪みヘテロ構造の少なくとも一部が、
窒化アルミニウム単結晶基板、及び
その上にエピタキシャル成長させた複数の歪み層であって、前記複数の歪み層の各層が、ＡｌＮ、ＧａＮ、ＩｎＮ又はそれらの任意の二元若しくは三元の合金の組合せの少なくとも１つを含む、複数の歪み層
を含み、
前記複数の歪み層の全厚みが、それに関連する予測臨界厚みを少なくとも１０倍で上回る、デバイス。
【請求項２５】
前記窒化アルミニウム単結晶基板の表面に平行な、複数の歪み層の各層の格子パラメータが、前記窒化アルミニウム単結晶基板の格子パラメータに対し０．２％未満で異なる、請求項２４に記載のデバイス。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【公表番号】特表２０１０−５１７２９８（Ｐ２０１０−５１７２９８Ａ）
【公表日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願番号】特願２００９−５４７３０７（Ｐ２００９−５４７３０７）
【出願日】平成２０年１月２５日（２００８．１．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００８／００１００３
【国際公開番号】ＷＯ２００８／０９４４６４
【国際公開日】平成２０年８月７日（２００８．８．７）
【出願人】（５０８１５９０３１）クリスタル・イズ，インコーポレイテッド (5)
【Ｆターム（参考）】
【公表日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願日】平成２０年１月２５日（２００８．１．２５）
【国際出願番号】ＰＣＴ／ＵＳ２００８／００１００３
【国際公開番号】ＷＯ２００８／０９４４６４
【国際公開日】平成２０年８月７日（２００８．８．７）
【出願人】（５０８１５９０３１）クリスタル・イズ，インコーポレイテッド (5)
【Ｆターム（参考）】
[ Back to top ]