説明

Fターム[5F173AA48]の内容

Fターム[5F173AA48]に分類される特許

101 - 120 / 231


【課題】λ/4位相シフトDFBレーザにおいて、空間的なホールバーニング(キャリア密度低下)を引き起こし、出力光のパワーが小さくなることを防止する。
【解決手段】λ/4位相シフトDFBレーザは、誘導放出光を生成するための活性層40と、この活性層40の下又は上に積層され、単一縦モード化を図るための回折格子層30と、活性層40及び回折格子層30を上下の方向から挟み込むように積層された上部クラッド層41,41a及び下部クラッド層21とを有している。そして、回折格子層30において、活性層40を導波される誘導放出光のエバネセント場の及ぶ範囲内に、凹凸の回折格子33が形成された回折格子形成領域31と、前記回折格子33が形成されていない回折格子非形成領域32とが、交互に周期的に形成されている。 (もっと読む)


【課題】基板上に互いに特性が異なる複数の半導体素子を有する半導体装置を、制御性高くかつ低コストで製造することができる半導体装置の製造方法および半導体装置を提供すること。
【解決手段】基板上に複数の半導体素子を有する半導体装置の製造方法であって、前記基板に熱輻射量または熱伝導量が互いに異なる複数の領域を有する加熱制御層を形成する加熱制御層形成工程と、前記加熱制御層を形成した基板を加熱する加熱工程と、を含む。 (もっと読む)


【課題】 量子ドットからなる活性層を有し、高温でも高速で動作する半導体光素子を提供することである。
【解決手段】 半導体基板と、前記半導体基板の上に積層され、第1の導電型を有する第1のクラッド層と、第1のクラッド層の上に積層され、伝導帯の電子及び価電子帯のホールを3次元的に閉じ込めて量子サイズ効果を発現する半導体結晶粒からなる量子ドットと、前記量子ドットを囲んで前記電子及び前記ホールを前記量子ドットに閉じ込める障壁層からなる活性層と、前記活性層の上に積層された、第2の導電型を有する第2のクラッド層を具備した半導体光増幅器において、前記障壁層のうち前記量子ドットの側面方向に位置する領域には、p型の不純物がドーピングされ、前記障壁層のうち前記量子ドットの上下方向に位置する領域に、不純物がドーピングされていないことである。 (もっと読む)


【課題】量子ドット半導体デバイスにおいて、温度が変化しても動作波長における利得が変化しないようにする。
【解決手段】量子ドット半導体デバイスを、複数の量子ドット1を積層させてなる複合量子ドット2と、複合量子ドット2の側面に接するように形成されたサイドバリア層3とを備える複数の量子ドット層4A,4Bを有する活性層11を備えるものとし、活性層11の利得スペクトルが所望の動作温度範囲における利得スペクトルのシフト量に対応した平坦利得帯域を持つように、各量子ドット層4A,4Bを構成する量子ドット1の積層数及びサイドバリア層3の歪みの大きさを設定する。 (もっと読む)


【課題】電流−光出力特性を変更可能な半導体光素子を提供する。
【解決手段】半導体光素子1aは、第1導電型半導体領域3と、活性層5と、電位制御層2aと、第2導電型半導体領域7とを備える。第1導電型半導体領域3は、第1導電型のGaAs半導体基板11上に設けられる。第2導電型半導体領域7は、第1導電型半導体領域3上に設けられる。活性層5は、第1導電型半導体領域3と第2導電型半導体領域7との間に設けられる。電位制御層2aは、第1導電型半導体領域3の第2の領域3dと第2導電型半導体領域7との間に設けられ、第1及び第2導電型半導体領域3、7より小さく活性層5より大きいバンドギャップエネルギーを有する。第1導電型半導体領域3と第2導電型半導体領域7とは、活性層5の周囲において電位制御層2aを挟んで間接的にpn接合を構成している。 (もっと読む)


【課題】本発明は、従来より厚みの厚いIn組成の大きな結晶を量子井戸層とした量子井戸構造を実現した、特性の高性能化を図ることができる量子井戸構造、半導体レーザ、分光計測装置及び量子井戸構造の製造方法を提供する。
【解決手段】InP基板上に量子井戸層10が形成される量子井戸構造12において、前記量子井戸層10は440℃以上510℃以下の温度下で結晶成長し、該量子井戸層10は2%以上10%未満の圧縮歪を有した。 (もっと読む)


【課題】レーザ素子外部からの反射戻り光の影響を受けにくくするとともに、光アイソレータを使用することなく低価格な光モジュールを実現し、光モジュールへ搭載した場合の伝送特性を改善するDFBレーザ素子を提供する。
【解決手段】GC型のDFBレーザ素子10であって、n−InP基板100と、この半導体基板の表面に形成した回折格子102と、回折格子上に形成したInGaAsP導波路層104と、導波路層上に形成したMQW活性層106とを具えており、導波路層のバンドギャップ波長が、活性層の発振波長の±0.1μm以内であり、InGaAsP導波路層の厚みが5nm〜30nmの範囲内であり、及び、MQW活性層の幅が0.7μm〜1.0μmの範囲内である。 (もっと読む)


【課題】 CODを抑制することができる半導体レーザチップおよびその製造方法を提供する。
【解決手段】 半導体レーザチップ(100)は、下部クラッド領域(11a)と、下部クラッド領域上に形成されGaAlInAsからなる層を含む活性層(12)と、活性層上に形成された上部クラッド領域(11b)と、活性層の少なくとも一方の端部と光結合され少なくとも上下方向において光閉じ込めがなされInGaAsPからなる層を含みかつ活性層に比較してAl含有濃度が小さいコアを有する光導波路(13a,13b)とを備える。 (もっと読む)


【課題】高い変調特性を有したレーザ光を出力する。
【解決手段】n型半導体基板11と、n型半導体基板の上方に配置され光を生成する活性層17と、この活性層の上方に配置されたp型クラッド層22と、活性層によって生成される光のなかから特定の波長のみを選択的に発振させる回折格子を備えたガス検知用波長可変型半導体レーザ27であって、
活性層における生成された光の伝搬方向の長さを示す素子長Lを、単位面積当たりの電流量が増加して前記活性層の温度が上昇しやすい長さである200μm乃至500μmに設定する。さらに、p型クラッド層22は、活性層側から順番に配列された、低不純物濃度を有する低濃度クラッド層19と高不純物s濃度を有する高濃度クラッド層20を含む。 (もっと読む)


【課題】半導体発光素子において、導波路の構造不整を少なくし、電流狭窄構造を良好にする。
【解決手段】半導体発光素子1は、第1導電型半導体基板11の一方の面に、第1導電型半導体基板11側から上方に第一導電型の下部クラッド層13と、半導体活性層15と、半導体活性層15の特定領域15aに電流を注入するための電流狭窄部24と、第2導電型コンタクト層23と第2導電型電極25とを順次有し、半導体活性層15の下方に第1導電型電極26を有する。電流狭窄部24は、半導体活性層15側から上方に、第2導電型上部第1クラッド層17と、前記上部第1クラッド層の層幅より小さい層幅を有しかつ第一導電型電流ブロック層21で埋め込まれた第2導電型上部第2クラッド層19とを順次有する。 (もっと読む)


【課題】 コンタクト抵抗の値や電流狭窄層の絶縁性などの電気特性を直接測定することができる構成を有する半導体レーザを得ること、また、これらの電気特性の評価方法、さらには、このような半導体レーザの製造方法を提供すること。
【解決手段】 基板上に、第1導電型クラッド層、活性層、その一部がリッジ構造を形成する第2導電型クラッド層、電流狭窄層が積層された半導体レーザであって、互いに電気的に分離された複数の電極が、前記リッジ構造を横断するように前記電流狭窄層上に形成されている。 (もっと読む)


【課題】水平方向の光放射角、および、発光点間隔の両方の制御性を向上させることが可能な半導体レーザ素子の形成方法を提供する。
【解決手段】この半導体レーザ素子の形成方法は、GaAs基板1上に、発光層13、エッチングストップ層15、および、p型第2クラッド層16を含む第1半導体レーザ素子部10を形成する工程と、GaAs基板上1に、発光層23、エッチングストップ層25、および、p型第2クラッド層26を含む第2半導体レーザ素子部20を形成する工程と、エッチングにより、第1半導体レーザ素子部10および第2半導体レーザ素子部20に、それぞれ、リッジ部16aおよび26aを形成する工程とを備えている。また、第1半導体レーザ素子部10を形成する工程は、p型第2クラッド層16を、p型第2クラッド層26の厚みよりも小さい厚みに形成する工程を含んでいる。 (もっと読む)


【課題】 リッジ幅を狭くすることなく、1次横モードをカットオフして、キンクレベルを向上させ、且つ信頼性の高い半導体レーザ素子を提供する。
【解決手段】n型の半導体基板2の両劈開面間を第1の領域S1と第2の領域S2と分割するとき、第1の領域S1におけるp型AlGaInPクラッド層6上に形成されたp型AlGaInPクラッド層8とp型AlGaInPクラッド層10とからなる第1のリッジ12と、第2の領域S2におけるp型AlGaInPクラッド層6上に形成されたp型AlGaInPクラッド層8と、p型のAlGaInPクラッド層8上に形成されたp型AlGaInPクラッド層10からなる第2のリッジ13と、p型AlGaInPクラッド層6、8上に形成されたリッジ12、13を挟持する一対のAlInP電流狭窄層14とを備えている。 (もっと読む)


【課題】半導体レーザの共振器端面を誘電体膜でコーティングする工程の前処理として前記端面をプラズマクリーニングする際に、レーザ光を吸収する導電性膜の付着を防止し、CODレベルやサージ耐圧の向上を図る。
【解決手段】n−GaAs基板上に半導体積層構造体を形成し、共振器長間隔ごとにへき開して、1組の対向する劈開面が形成されたバー状半導体レーザを得る。次に、シリコンターゲットが設けられたECRスパッタ装置内にバー状半導体レーザを設置し、装置内を真空引きした後、プラズマ室にアルゴンガスと窒素ガスとを混合したクリーニングガスを導入してECRプラズマを生成させ、所定の時間だけ前記劈開面の一方をプラズマに曝してクリーニングを行う。続けて、窒素ガスに換えて酸素ガスを導入し、さらにターゲットにバイアスを印加してへき開面上に低反射率の端面保護膜であるシリコン酸化膜を形成する。 (もっと読む)


【目的】 上下より電極を取り出せる構造を有する窒化物半導体素子素子を提供する。
【構成】 窒化物半導体よりなる基板の上に窒化物半導体層を形成してウェーハを得る工程と、前記ウェーハの表面に、[外1]乃至[外6]の内のいずれかに相当する面に沿って、溝を設ける工程と、前記溝に沿って窒化物半導体層及び基板を劈開する工程とを有し、前記溝は、前記ウェーハの端部に設けられ、前記劈開により形成された面は、レーザ素子の少なくとも一方の共振面とすることを特徴とする窒化物半導体レーザ素子の製造方法。 (もっと読む)


【課題】安定した特性を有する埋込型の窒化物半導体レーザ装置、及びその製造方法を提供することにある。
【解決手段】活性層5上にp型のGaNガイド層7、n型のGaN層8、及びn型のAlGaN電流狭窄層9を順次形成した後、電流狭窄層9の一部を、光を照射しながらアルカリ溶液でエッチングして開口部20を形成し、その後、電流狭窄層9上に開口部20を覆うようにp型のGaN第2ガイド層を形成する。ここで、GaN層8のエネルギーギャップは、AlGaN電流狭窄層9のエネルギーギャップよりも小さい。 (もっと読む)


【課題】高い拡散防止効果を備えながら応力の少ない電極を有する半導体素子及び、その半導体素子の製造方法を提供することを目的とする。
【解決手段】半導体素子51に形成する電極44を、熱処理を施してオーミック特性を付与する第1電極層30と、熱処理を施さない第2電極層36とに分けて形成することで、熱処理時に生じる応力を低減することができる。また、バリア層を第1バリア層26と第2バリア層28とに分けることで薄層化して、応力を低減するとともに、半田接合時には第1バリア層26と第2バリア層28との間に設けた中間層27を拡散消失させて、あたかも厚い1層のバリア層23として機能させることで、高い拡散防止効果を得ることができる。 (もっと読む)


【課題】キンクレベルを向上させることができる半導体レーザ素子を提供する。
【解決手段】互いに平行な2つの共振器面を有する半導体レーザ素子において、第1導電型の半導体基板1と、表面上に形成される第1導電型の第1クラッド層2と、第1クラッド層上に形成される活性層3と、活性層上に形成される第2導電型の第2クラッド層4と、第2クラッド層上に形成され、共振器面に直交する方向に延在する第2導電型のリッジ部20と、リッジ部との段差を埋めるように形成される第1導電型の電流ブロック層22とを有し、電流ブロック層は、活性層でレーザ光が発生された際に活性層から電流ブロック層に漏れ出たレーザ光を透過する透明層9A,9Bを有し、透明層の厚さは、共振器面を含む共振器面近傍領域では、共振器面近傍領域以外の領域よりも薄くなされている。 (もっと読む)


【課題】リッジ構造を改良し、半導体レーザにおいて高出力化と偏光比改善とを可能にする。
【解決手段】半導体レーザ100の光出射面に近い領域(図1(b)の左図)のリッジ部108の高さを、その他の領域(図1(b)の右図)のリッジ部108の高さより低くする。このように、光出射端近傍のリッジ部108の高さを低くすることにより、低導波損失を維持しつつ、リッジ部108に加わる応力の影響を小さくすることができ、高出力化と偏光比改善との両立が可能となる。 (もっと読む)


【課題】InP半導体基板から電流ブロック部へのドーパントの拡散を抑えることができる半導体光素子を提供する。
【解決手段】半導体光素子1は、硫黄がドープされており、表面におけるEPDが100cm−2以下であるInP半導体基板3と、活性層7を含むメサ状の光導波路部5と、光導波路部5の側面を埋め込む電流ブロック部13と、n型InP半導体からなり活性層7及び電流ブロック部13とInP半導体基板3との間に設けられたn型半導体層9とを備える。この構成により、InP半導体基板3と電流ブロック部13とが直接接しないので、InP半導体基板3から電流ブロック部13へのドーパント(S)の拡散を効果的に抑制できる。 (もっと読む)


101 - 120 / 231