半導体レーザ素子の形成方法
【課題】水平方向の光放射角、および、発光点間隔の両方の制御性を向上させることが可能な半導体レーザ素子の形成方法を提供する。
【解決手段】この半導体レーザ素子の形成方法は、ＧａＡｓ基板１上に、発光層１３、エッチングストップ層１５、および、ｐ型第２クラッド層１６を含む第１半導体レーザ素子部１０を形成する工程と、ＧａＡｓ基板上１に、発光層２３、エッチングストップ層２５、および、ｐ型第２クラッド層２６を含む第２半導体レーザ素子部２０を形成する工程と、エッチングにより、第１半導体レーザ素子部１０および第２半導体レーザ素子部２０に、それぞれ、リッジ部１６ａおよび２６ａを形成する工程とを備えている。また、第１半導体レーザ素子部１０を形成する工程は、ｐ型第２クラッド層１６を、ｐ型第２クラッド層２６の厚みよりも小さい厚みに形成する工程を含んでいる。
【解決手段】この半導体レーザ素子の形成方法は、ＧａＡｓ基板１上に、発光層１３、エッチングストップ層１５、および、ｐ型第２クラッド層１６を含む第１半導体レーザ素子部１０を形成する工程と、ＧａＡｓ基板上１に、発光層２３、エッチングストップ層２５、および、ｐ型第２クラッド層２６を含む第２半導体レーザ素子部２０を形成する工程と、エッチングにより、第１半導体レーザ素子部１０および第２半導体レーザ素子部２０に、それぞれ、リッジ部１６ａおよび２６ａを形成する工程とを備えている。また、第１半導体レーザ素子部１０を形成する工程は、ｐ型第２クラッド層１６を、ｐ型第２クラッド層２６の厚みよりも小さい厚みに形成する工程を含んでいる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子の形成方法に関し、特に、複数の半導体レーザ素子部を有する半導体レーザ素子の形成方法に関する。
【背景技術】
【０００２】
光ディスクメディアとして、読み取り／書き込みが可能なＣＤ−Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）およびＤＶＤ−Ｒ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）が広く普及しており、従来、ＣＤ−ＲおよびＤＶＤ−Ｒを共に読み取り／書き込みが可能な光ディスクシステムが知られている。このような光ディスクシステムでは、ＣＤ−Ｒ用の赤外レーザ光（波長〜７８０ｎｍ）とＤＶＤ−Ｒ用の赤色レーザ光（波長〜６５０ｎｍ）とを同一素子で出射することが可能な半導体レーザ素子（２波長半導体レーザ素子）が用いられている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、半導体基板上に、共通の第１バッファ層を介して、赤外レーザ光を発振する赤外半導体レーザ素子部と、赤色レーザ光を発振する赤色半導体レーザ素子部とが形成された半導体レーザ素子が記載されている。この半導体レーザ素子では、赤外半導体レーザ素子部および赤色半導体レーザ素子部に、エッチングによって、凸状のリッジ部がそれぞれ形成されている。このような従来の半導体レーザ素子では、一般的に、一方の半導体レーザ素子部のリッジ部を形成した後、他方の半導体レーザ素子部のリッジ部を形成する形成方法が用いられている。
【特許文献１】特開２００６−２８７０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来の半導体レーザ素子では、一方の半導体レーザ素子部のリッジ部を形成した後、他方の半導体レーザ素子部のリッジ部を形成する方法を用いることによって、一方の半導体レーザ素子部のリッジ部と他方の半導体レーザ素子部のリッジ部とが別工程で形成されるので、後に形成する他方の半導体レーザ素子部のリッジ部を、先に形成した一方の半導体レーザ素子部のリッジ部から所定の距離を隔てた位置に精度よく形成することが困難になるという不都合があった。このため、一方の半導体レーザ素子部の発光点と他方の半導体レーザ素子部の発光点との間隔（発光点間隔）を、精度よく制御することが困難になるという不都合があった。なお、複数の半導体レーザ素子部を含む半導体レーザ素子では、その発光点間隔は、１１０μｍが業界標準として設定されており、その許容誤差は、±１μｍと定められている。このように、発光点間隔の制御は非常に高い精度が求められている。
【０００５】
一方、上記した不都合を抑制するために、一方の半導体レーザ素子部のリッジ部形成と、他方の半導体レーザ素子部のリッジ部形成とを同一工程で行う半導体レーザ素子の形成方法が知られている。
【０００６】
しかしながら、このような形成方法を用いた場合には、エッチングにより除去する半導体層の厚みのばらつきなどに起因して、どちらかの半導体レーザ素子部において、エッチングの制御性が低下するという不都合がある。このため、エッチングの制御性が低下することによって、リッジ部脇のエッチング底面から発光層（活性層）までの距離がばらつくので、水平横方向の光閉じ込め効果にばらつきが生じる。これにより、半導体レーザ素子における水平方向の光放射角の制御性が低下するという不都合がある。
【０００７】
このように、従来の半導体レーザ素子の形成方法では、少なくとも、水平方向の光放射角、および、発光点間隔のいずれかの制御性が低下するという問題点があった。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、水平方向の光放射角、および、発光点間隔の両方の制御性を向上させることが可能な半導体レーザ素子の形成方法を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、この発明の一の局面による半導体レーザ素子の形成方法は、基板上に、基板側から、少なくとも、第１発光層、第１エッチングストップ層、および、第１半導体層を含む第１半導体レーザ素子部を形成する工程と、基板上に、基板側から、少なくとも、第２発光層、第２エッチングストップ層、および、第２半導体層を含む第２半導体レーザ素子部を形成する工程と、第１半導体レーザ素子部および第２半導体レーザ素子部に、それぞれ、第１リッジ部および第２リッジ部を形成する工程とを備えている。そして、第１半導体レーザ素子部を形成する工程は、第１半導体層を、第２半導体レーザ素子部の第２半導体層の厚みよりも小さい厚みに形成する工程を含んでいる。
【００１０】
この一の局面による半導体レーザ素子の形成方法では、上記のように、第１半導体レーザ素子部の第１半導体層を、第２半導体レーザ素子部の第２半導体層の厚みよりも小さい厚みに形成することによって、第１半導体レーザ素子部および第２半導体レーザ素子部を同時にエッチングした場合に、第１半導体レーザ素子部の第１エッチングストップ層を、第２半導体レーザ素子部の第２エッチングストップ層よりも先に露出させることができるので、第１エッチングストップ層が露出したタイミングで第１半導体レーザ素子部のエッチングを停止することによって、第１エッチングストップ層近傍までエッチングされた第１リッジ部を形成することができる。また、第１エッチングストップ層が露出した後、第１半導体レーザ素子部を保護してエッチングを続けることにより、第１半導体レーザ素子部のエッチング深さを変化させることなく、第２半導体レーザ素子部の第２エッチングストップ層を露出させることができるので、第２エッチングストップ層が露出したタイミングで第２半導体レーザ素子部のエッチングを停止することによって、第２エッチングストップ層近傍までエッチングされた第２リッジ部を形成することができる。このため、第１エッチングストップ層、および、第２エッチングストップ層を、それぞれ、第１発光層および第２発光層から所望の位置に形成することによって、第１半導体層および第２半導体層の厚みがばらついた場合でも、第１リッジ部脇のエッチング底面から第１発光層までの距離、および、第２リッジ部脇のエッチング底面から第２発光層までの距離を、それぞれ、所望の距離に精度よく構成することができる。これにより、第１半導体レーザ素子部、および、第２半導体レーザ素子部の両方において、水平横方向の光閉じ込め効果のばらつきを抑制することができるので、第１半導体レーザ素子部、および、第２半導体レーザ素子部の両方において、水平方向の光放射角の制御性を向上させることができる。
【００１１】
また、一の局面では、第１半導体レーザ素子部および第２半導体レーザ素子部をエッチングすることにより、第１半導体レーザ素子部および第２半導体レーザ素子部に、それぞれ、第１リッジ部および第２リッジ部を形成する工程を備えることによって、第１リッジ部と第２リッジ部とを同一工程で形成することができるので、第１リッジ部と第２リッジ部との間隔を所望の距離に精度よく制御することができる。このため、第１半導体レーザ素子部の発光点と第２半導体レーザ素子部の発光点との間隔（発光点間隔）を、精度よく制御することができるので、発光点間隔が、業界標準である１１０±１μｍの範囲内に入るように構成することができる。なお、発光点間隔を精度よく制御することによって、半導体レーザ素子を光ピックアップとして用いた場合に、発光点間隔が１１０±１μｍの範囲から外れることに起因して、対物レンズに入る光の量が減少するという不都合が生じるのを抑制することができる。このため、光ピックアップとしての光の利用効率が低下するのを抑制することができる。
【００１２】
上記一の局面による半導体レーザ素子の形成方法において、好ましくは、第１半導体レーザ素子部を形成する工程は、第１半導体層を、第１エッチングストップ層上に接触するように形成する工程をさらに含み、第２半導体レーザ素子部を形成する工程は、第２半導体層を、第２エッチングストップ層上に接触するように形成する工程をさらに含む。このように構成すれば、第１半導体レーザ素子部および第２半導体レーザ素子部を同時にエッチングした場合に、容易に、第１半導体レーザ素子部の第１エッチングストップ層を、第２半導体レーザ素子部の第２エッチングストップ層よりも先に露出させることができるので、第１半導体レーザ素子部に、容易に、第１エッチングストップ層近傍までエッチングされた第１リッジ部を形成することができるとともに、第２半導体レーザ素子部に、容易に、第１エッチングストップ層近傍までエッチングされた第１リッジ部を形成することができる。
【００１３】
上記一の局面による半導体レーザ素子の形成方法において、好ましくは、第１リッジ部および第２リッジ部を形成する工程は、第１半導体層上および第２半導体層上に、それぞれ、第１マスク層および第２マスク層を接触するように形成する工程を含む。このように構成すれば、第１マスク層と第２マスク層との間隔を所望の距離に精度よく制御することができるので、第１マスク層をマスクとしてエッチングすることにより、第１半導体レーザ素子部に第１リッジ部を形成するとともに、第２マスク層をマスクとしてエッチングすることにより、第２半導体レーザ素子部に第２リッジ部を形成した際に、第１リッジ部と第２リッジ部との間隔を所望の距離に精度よく制御することができる。このため、容易に、半導体レーザ素子の発光点間隔の制御性を向上させることができる。
【００１４】
上記一の局面による半導体レーザ素子の形成方法において、好ましくは、第１リッジ部および第２リッジ部を形成する工程は、第１半導体レーザ素子部および第２半導体レーザ素子部を、ドライエッチングにより、第１エッチングストップ層までエッチングする工程と、その後、第２半導体レーザ素子部を、ウェットエッチングにより、第２エッチングストップ層まで、エッチングする工程とをさらに含む。このように構成すれば、第１半導体レーザ素子部に、ドライエッチングにより、第１エッチングストップ層近傍までエッチングされた第１リッジ部を容易に形成することができるとともに、第２半導体レーザ素子部に、ドライエッチングとウェットエッチングとにより、第２エッチングストップ層近傍までエッチングされた第２リッジ部を容易に形成することができるので、容易に、水平方向の光放射角、および、発光点間隔の両方の制御性を向上させることが可能な半導体レーザ素子を得ることができる。また、ドライエッチングにより、第１エッチングストップ層まで第１半導体レーザ素子部をエッチングすることによって、第１半導体レーザ素子部に形成された第１リッジ部を、側壁（側面）が上面に対してほぼ垂直になるように構成することができるので、第１半導体レーザ素子部の駆動時における動作電圧を低下させることができる。これにより、第１半導体レーザ素子部の駆動時の発熱を抑制することができるので、高温特性を向上させることができる。
【００１５】
上記一の局面による半導体レーザ素子の形成方法において、好ましくは、第１半導体レーザ素子部を形成する工程は、第１半導体レーザ素子部を、赤色レーザ光を発振する赤色半導体レーザ素子部に形成する工程を含み、第２半導体レーザ素子部を形成する工程は、第２半導体レーザ素子部を、赤外レーザ光を発振する赤外半導体レーザ素子部に形成する工程を含む。このように構成すれば、容易に、水平方向の光放射角、および、発光点間隔の両方の制御性が良好な、赤色半導体レーザ素子部と赤外半導体レーザ素子部とを含む半導体レーザ素子を得ることができる。
【発明の効果】
【００１６】
以上のように、本発明によれば、水平方向の光放射角、および、発光点間隔の両方の制御性を向上させることが可能な半導体レーザ素子の形成方法を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。
【００１８】
図１は、本発明の一実施形態による半導体レーザ素子の構造を示した断面図であり、図２は、図１に示した本発明の一実施形態による半導体レーザ素子の平面図である。図３は、図１に示した本発明の一実施形態による半導体レーザ素子の第１半導体レーザ素子部の発光層の断面図であり、図４は、図１に示した本発明の一実施形態による半導体レーザ素子の第２半導体レーザ素子部の発光層の断面図である。まず、図１〜図４を参照して、一実施形態による半導体レーザ素子の構造について説明する。
【００１９】
一実施形態による半導体レーザ素子では、図１および図２に示すように、６５０ｎｍ帯の赤色レーザ光を発振する第１半導体レーザ素子部１０と、７８０ｎｍ帯の赤外レーザ光を発振する第２半導体レーザ素子部２０とが、同一のｎ型ＧａＡｓ基板１上に形成されている。なお、ｎ型ＧａＡｓ基板１は、本発明の「基板」の一例である。
【００２０】
第１半導体レーザ素子部１０と第２半導体レーザ素子部２０との間には、図１に示すように、第１半導体レーザ素子部１０と第２半導体レーザ素子部２０とを電気的に分離するための分離溝３０が設けられている。この分離溝３０は、傾斜を有する側壁を含むとともに、約２５μｍの幅Ｗ１を有している。また、図１および図２に示すように、第１半導体レーザ素子部１０および第２半導体レーザ素子部２０には、それぞれ、ストライプ状（細長状）のリッジ部１６ａおよび２６ａが形成されている。なお、リッジ部１６ａおよび２６ａは、それぞれ、本発明の「第１リッジ部」および「第２リッジ部」の一例である。
【００２１】
また、一実施形態による半導体レーザ素子は、図２に示すように、リッジ部１６ａおよび２６ａに沿った方向（矢印Ｙ方向）に、約１５２０μｍの長さＬを有するとともに、リッジ部１６ａおよび２６ａと直交する方向（矢印Ｘ方向）に、約２５０μｍの幅Ｗを有している。
【００２２】
６５０ｎｍ帯の赤色レーザ光を発振する第１半導体レーザ素子部１０の具体的な構造としては、ｎ型ＧａＡｓ基板１の上面上に、約０．４μｍの厚みを有するｎ型ＧａＩｎＰからなるバッファ層１１が形成されている。バッファ層１１上には、約３．４μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層１２が形成されている。ｎ型クラッド層１２上には、発光層１３が形成されている。なお、発光層１３は、本発明の「第１発光層」の一例である。
【００２３】
この発光層１３は、図３に示すように、約６．３ｎｍの厚みを有するＧａＩｎＰからなる３つの井戸層１３ａと、約４ｎｍの厚みを有するＡｌＧａＩｎＰからなる２つの障壁層１３ｂとが交互に積層された第１ＭＱＷ活性層１３ｃを含んでいる。また、第１ＭＱＷ活性層１３ｃを挟むように、約２０ｎｍの厚みを有するアンドープＡｌＧａＩｎＰからなるｎ側光ガイド層１３ｄおよびｐ側光ガイド層１３ｅが設けられている。そして、第１ＭＱＷ活性層１３ｃ、ｎ側光ガイド層１３ｄ、および、ｐ側光ガイド層１３ｅによって、発光層１３が構成されている。
【００２４】
発光層１３上には、図１に示すように、約０．３４μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層１４が形成されている。ｐ型第１クラッド層１４上には、約０．０２μｍの厚みを有するエッチングストップ層１５が形成されている。このエッチングストップ層１５は、約３．６ｎｍの厚みを有する３つのｐ型ＧａＩｎＰ層（図示せず）と、約５ｎｍの厚みを有する２つのｐ型ＡｌＧａＩｎＰ層（図示せず）とが交互に積層されることによって構成されている。なお、エッチングストップ層１５は、本発明の「第１エッチングストップ層」の一例である。
【００２５】
エッチングストップ層１５上の所定領域には、約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１６が形成されており、このｐ型第２クラッド層１６によって、リッジ部１６ａが構成されている。このリッジ部１６ａは、約２μｍの幅Ｗ２を有しているとともに、側面（側壁）がリッジ部１６ａの上面に対してほぼ垂直になるように形成されている。また、リッジ部１６ａの両側には、リッジ部１６ａを保護するための一対のサポート部１６ｂが、リッジ部１６ａを挟むように形成されている。このサポート部１６ｂは、ｐ型第２クラッド層１６から構成されるとともに、リッジ部１６ａから所定の距離（約１０μｍ）を隔てたエッチングストップ層１５上の所定領域に形成されている。また、ｐ型第２クラッド層１６は、後述する第２半導体レーザ素子部２０のｐ型第２クラッド層２６の厚み（約１．６μｍ）よりも小さい厚み（約１．２μｍ）に形成されている。なお、ｐ型第２クラッド層１６は、本発明の「第１半導体層」の一例である。
【００２６】
また、サポート部１６ｂの上面上、サポート部１６ｂの側面上、リッジ部１６ａの側面上、および、エッチングストップ層１５上には、エッチングストップ層１５側から順に、約０．４μｍの厚みを有するアンドープＡｌＩｎＰ層１７ａと、約０．４μｍの厚みを有するｎ型ＧａＡｓ層１７ｂとから構成される電流ブロック層１７が形成されている。また、電流ブロック層１７上およびリッジ部１６ａの上面上には、約１．２５μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層１８が形成されている。ｐ型コンタクト層１８上には、約４．２μｍの厚みを有するｐ側電極１９が形成されている。このｐ側電極１９は、ｐ型コンタクト層１８側から順に形成される、約１５ｎｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層と、約０．２μｍの厚みを有するＰｔ層と、約３μｍの厚みを有するＡｕ層とから構成されている。
【００２７】
また、７８０ｎｍ帯の赤外レーザ光を発振する第２半導体レーザ素子部２０の具体的な構造としては、ｎ型ＧａＡｓ基板１の上面上に、約０．４μｍの厚みを有するｎ型ＧａＩｎＰからなるバッファ層２１が形成されている。バッファ層２１上には、約３．３μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２２が形成されている。ｎ型クラッド層２２上には、発光層２３が形成されている。なお、発光層２３は、本発明の「第２発光層」の一例である。
【００２８】
この発光層２３は、図４に示すように、約３．７ｎｍの厚みを有するＧａＡｓからなる２つの井戸層２３ａと、約８ｎｍの厚みを有するＡｌＧａＡｓからなる１つの障壁層２３ｂとが交互に積層された第２ＭＱＷ活性層２３ｃを含んでいる。また、第２ＭＱＷ活性層２３ｃを挟むように、約９ｎｍの厚みを有するアンドープＡｌＧａＡｓからなるｎ側光ガイド層２３ｄおよびｐ側光ガイド層２３ｅが設けられている。そして、第２ＭＱＷ活性層２３ｃ、ｎ側光ガイド層２３ｄ、および、ｐ側光ガイド層２３ｅによって、発光層２３が構成されている。
【００２９】
発光層２３上には、図１に示すように、約０．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２４が形成されている。ｐ型第１クラッド層２４上には、約０．０２μｍの厚みを有するｐ型ＧａＩｎＰからなるエッチングストップ層２５が形成されている。なお、エッチングストップ層２５は、本発明の「第２エッチングストップ層」の一例である。
【００３０】
エッチングストップ層２５上の所定領域には、約１．６μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２６が形成されており、このｐ型第２クラッド層２６によって、リッジ部２６ａが構成されている。このリッジ部２６ａは、約３μｍの幅Ｗ３を有しているとともに、メサ形状（台形状）に形成されている。また、リッジ部２６ａの両側には、リッジ部２６ａを保護するための一対のサポート部２６ｂが、リッジ部２６ａを挟むように形成されている。このサポート部２６ｂは、ｐ型第２クラッド層２６から構成されるとともに、リッジ部２６ａから所定の距離（約１０μｍ）を隔てたエッチングストップ層２５上の所定領域に形成されている。なお、ｐ型第２クラッド層２６は、本発明の「第２半導体層」の一例である。
【００３１】
また、サポート部２６ｂの上面上、サポート部２６ｂの側面上、リッジ部２６ａの側面上、および、エッチングストップ層２５上には、エッチングストップ層２５側から順に、約０．４μｍの厚みを有するアンドープＡｌＩｎＰ層２７ａと、約０．４μｍの厚みを有するｎ型ＧａＡｓ層２７ｂとから構成される電流ブロック層２７が形成されている。また、電流ブロック層２７上およびリッジ部２６ａの上面上には、約１．２５μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８が形成されている。ｐ型コンタクト層２８上には、第１半導体レーザ素子部１０に形成したｐ側電極１９と同様の構成を有するｐ側電極２９が形成されている。すなわち、ｐ型コンタクト層２８上には、ｐ型コンタクト層２８側から順に、約１５ｎｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層と、約０．２μｍの厚みを有するＰｔ層と、約３μｍの厚みを有するＡｕ層とから構成されるｐ側電極２９が形成されている。
【００３２】
そして、ｎ型ＧａＡｓ基板１の裏面上には、約１μｍの厚みを有するｎ側電極２が形成されている。このｎ型電極２は、ｎ型ＧａＡｓ基板１の裏面側から順に形成された、約７ｎｍの厚みを有するＡｕ層と、約２０ｎｍの厚みを有するＧｅ層と、約１６０ｎｍの厚みを有するＡｕ層と、約３０ｎｍの厚みを有するＮｉ層と、約８００ｎｍの厚みを有するＡｕ層とから構成されている。
【００３３】
図５〜図１６は、図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。次に、図１および図３〜図１６を参照して、一実施形態による半導体レーザ素子の形成方法について説明する。
【００３４】
まず、図５に示すように、ＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）を用いて、ｎ型ＧａＡｓ基板１の上面上に、赤外レーザ光を発振するための第２半導体レーザ素子部２０（図１参照）を構成する半導体各層を成長させる。
【００３５】
具体的には、ＧａＡｓ基板１の上面上に、約０．４μｍの厚みを有するｎ型ＧａＩｎＰからなるバッファ層２１、約３．３μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２２、発光層２３、約０．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２４、約０．０２μｍの厚みを有するｐ型ＧａＩｎＰからなるエッチングストップ層２５、および、約１．６μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２６を順次成長させる。
【００３６】
なお、発光層２３は、図４に示したように、約９ｎｍの厚みを有するアンドープＡｌＧａＡｓからなるｎ側光ガイド層２３ｄ上に、第２ＭＱＷ活性層２３ｃ、および、約９ｎｍの厚みを有するアンドープＡｌＧａＡｓからなるｐ側光ガイド層２３ｅを順次成長させることにより形成する。また、第２ＭＱＷ活性層２３ｃは、約３．７ｎｍの厚みを有するＧａＡｓからなる２つの井戸層２３ａと、約８ｎｍの厚みを有するＡｌＧａＡｓからなる１つの障壁層２３ｂとを交互に積層することにより形成する。
【００３７】
次に、図６に示すように、フォトリソグラフィ技術とウェットエッチングとを用いて、第２半導体レーザ素子部２０を構成する半導体各層の所定領域を除去する。
【００３８】
続いて、図７に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板１および第２半導体レーザ素子部２０を構成する半導体各層上に、第１半導体レーザ素子部１０（図１参照）を構成する半導体各層を成長させる。
【００３９】
具体的には、ｎ型ＧａＡｓ基板１および第２半導体レーザ素子部２０を構成する半導体各層上に、約０．４μｍの厚みを有するｎ型ＧａＩｎＰからなるバッファ層１１、約３．４μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層１２、発光層１３、約０．３４μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層１４、約０．０２μｍの厚みを有するエッチングストップ層１５、および、約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１６を順次成長させる。
【００４０】
なお、発光層１３は、図３に示したように、約２０ｎｍの厚みを有するアンドープＡｌＧａＩｎＰからなるｎ側光ガイド層１３ｄ上に、第１ＭＱＷ活性層１３ｃ、および、約２０ｎｍの厚みを有するアンドープＡｌＧａＩｎＰからなるｐ側光ガイド層１３ｅを順次成長させることにより形成する。また、第１ＭＱＷ活性層１３ｃは、約６．３ｎｍの厚みを有するＧａＩｎＰからなる３つの井戸層１３ａと、約４ｎｍの厚みを有するＡｌＧａＩｎＰからなる２つの障壁層１３ｂとを交互に積層することにより形成する。
【００４１】
また、エッチングストップ層１５は、約３．６ｎｍの厚みを有する３つのｐ型ＧａＩｎＰ層（図示せず）と、約５ｎｍの厚みを有する２つのｐ型ＡｌＧａＩｎＰ層（図示せず）とを交互に積層することにより形成する。
【００４２】
次に、図８に示すように、フォトリソグラフィ技術とウェットエッチングとを用いて、第１半導体レーザ素子部１０を構成する半導体各層の所定領域を除去する。そして、図９に示すように、ｐ型第２クラッド層１６および２６の上面上の所定領域に、それぞれ、ＳｉＯ２層４１および４２を形成するとともに、ｐ型第２クラッド層１６および２６の上面上の所定領域、第１半導体レーザ素子部１０を構成する半導体各層の側面、ｎ型ＧａＡｓ基板１の上面、および、第２半導体レーザ素子部２０を構成する半導体各層の側面を覆うように、ＳｉＯ２層４３を形成する。なお、ＳｉＯ２層４１は、本発明の「第１マスク層」の一例であり、ＳｉＯ２層４２は、本発明の「第２マスク層」の一例である。
【００４３】
ここで、本実施形態では、ＳｉＯ２層４１、４２および４３は、同一工程で同時に形成する。また、ＳｉＯ２層４１とＳｉＯ２層４２との間隔Ｗ４は、約１１０μｍ（１１０±１μｍ）に構成する。
【００４４】
次に、図１０に示すように、ＳｉＯ２層４１、４２および４３をマスクとして、第１半導体レーザ素子部１０のｐ型第２クラッド層１６、および、第２半導体レーザ素子部２０のｐ型第２クラッド層２６をドライエッチングするとともに、第１半導体レーザ素子部１０におけるエッチング深さが、エッチングストップ層１５に達した（エッチングストップ層１５が露出した）タイミングでドライエッチングを停止する。これにより、第１半導体レーザ素子部１０に、ｐ型第２クラッド層１６から構成されるリッジ部１６ａおよびサポート部１６ｂが形成される。なお、第２半導体レーザ素子部２０では、ｐ型第２クラッド層２６の途中の深さまでドライエッチングがされている。
【００４５】
続いて、図１１に示すように、第１半導体レーザ素子部１０を覆うように、レジスト４４を形成する。そして、図１２に示すように、ＳｉＯ２層４２および４３をマスクとして、ウェットエッチングにより第２半導体レーザ素子部２０のｐ型第２クラッド層２６をエッチングストップ層２５まで除去する。これにより、第２半導体レーザ素子部２０に、メサ形状（台形状）のリッジ部２６ａおよびサポート部２６ｂが形成される。
【００４６】
次に、図１３に示すように、レジスト４４、および、ＳｉＯ２層４３を除去する。そして、図１４に示すように、ＳｉＯ２層４１および４２を選択成長マスクとして、ＳｉＯ２層４１および４２が形成された領域以外の領域に、約０．４μｍの厚みを有するアンドープＡｌＩｎＰ層３７ａと、約０．４μｍの厚みを有するｎ型ＧａＡｓ層３７ｂとを順次成長させることによって、電流ブロック層３７を形成する。その後、ＳｉＯ２層４１および４２を除去する。
【００４７】
次に、図１５に示すように、全面に、約１．２５μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層３８を形成する。
【００４８】
次に、図１６に示すように、ウェットエッチングにより、ｐ型コンタクト層３８からｎ型ＧａＡｓ基板１までの所定領域を除去することによって、分離溝３０を形成する。この分離溝３０の形成によって、第１半導体レーザ素子部１０を構成する半導体各層（バッファ層１１、ｎ型クラッド層１２、発光層１３、ｐ型第１クラッド層１４、エッチングストップ層１５、ｐ型第２クラッド層１６、電流ブロック層１７およびｐ型コンタクト層１８）が形成されるとともに、第２半導体レーザ素子部２０を構成する半導体各層（バッファ層２１、ｎ型クラッド層２２、発光層２３、ｐ型第１クラッド層２４、エッチングストップ層２５、ｐ型第２クラッド層２６、電流ブロック層２７およびｐ型コンタクト層２８）が形成される。
【００４９】
この後、図１に示したように、ｐ型コンタクト層１８および２８の上面上に、蒸着法を用いて、下層から上層に向かって、約１５ｎｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層と、約０．２μｍの厚みを有するＰｔ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側電極１９および２９をそれぞれ形成する。最後に、ｎ型ＧａＡｓ基板１の裏面上に、蒸着法を用いて、ｎ型ＧａＡｓ基板１の裏面側から順に、約７ｎｍの厚みを有するＡｕ層と、約２０ｎｍの厚みを有するＧｅ層と、約１６０ｎｍの厚みを有するＡｕ層と、約３０ｎｍの厚みを有するＮｉ層と、約８００ｎｍの厚みを有するＡｕ層とから構成されるｎ型電極２を形成する。このようにして、図１に示した第１半導体レーザ素子部１０と第２半導体レーザ素子部２０とを含む半導体レーザ素子が形成される。
【００５０】
本実施形態による半導体レーザ素子の形成方法では、上記にように、第１半導体レーザ素子部１０のｐ型第２クラッド層１６を、第２半導体レーザ素子部２０のｐ型第２クラッド層２６の厚み（約１．６μｍ）よりも小さい厚み（約１．２μｍ）に形成することによって、第１半導体レーザ素子部１０および第２半導体レーザ素子部２０を同時にドライエッチングした際に、第１半導体レーザ素子部１０のエッチングストップ層１５を、第２半導体レーザ素子部２０のエッチングストップ層２５よりも先に露出させることができるので、エッチングストップ層１５が露出したタイミングでドライエッチングを停止することによって、第１半導体レーザ素子部１０に、エッチングストップ層１５近傍までエッチングされたリッジ部１６ａを形成することができる。また、エッチングストップ層１５が露出した後、第１半導体レーザ素子部１０をレジスト４４で保護してウェットエッチングを行うことにより、第１半導体レーザ素子部１０のエッチング深さを変化させることなく、第２半導体レーザ素子部２０のエッチングストップ層２５を露出させることができるので、第２半導体レーザ素子部２０にエッチングストップ層２５近傍までエッチングされたリッジ部２６ａを形成することができる。これにより、ｐ型第２クラッド層１６および２６の厚みがばらついた場合でも、第１半導体レーザ素子部１０におけるリッジ部１６ａ脇のエッチング底面から発光層１３までの距離、および、第２半導体レーザ素子部２０におけるリッジ部２６ａ脇のエッチング底面から発光層２３までの距離を、それぞれ、所望の距離に精度よく構成することができる。その結果、第１半導体レーザ素子部１０、および、第２半導体レーザ素子部２０の両方において、水平横方向の光閉じ込め効果のばらつきを抑制することができるので、第１半導体レーザ素子部１０、および、第２半導体レーザ素子部２０の両方において、水平方向の光放射角の制御性を向上させることができる。
【００５１】
また、本実施形態では、ドライエッチングにより、第１半導体レーザ素子部１０のｐ型第２クラッド層１６をエッチングストップ層１５まで除去することによって、リッジ部１６ａを、その側壁（側面）が上面に対してほぼ垂直になるように構成することができるので、第１半導体レーザ素子部１０の駆動時における動作電圧を低下させることができる。これにより、第１半導体レーザ素子部１０の駆動時の発熱を抑制することができるので、高温特性を向上させることができる。
【００５２】
また、本実施形態では、第１半導体レーザ素子部１０のｐ型第２クラッド層１６上、および、第２半導体レーザ素子部２０のｐ型第２クラッド層２６上に、それぞれ、ＳｉＯ２層４１、および、ＳｉＯ２層４２を同一工程で形成することによって、ＳｉＯ２層４１とＳｉＯ２層４２との間隔Ｗ４を所望の距離に精度よく制御することができるので、ＳｉＯ２層４１をマスクとしてエッチングすることにより、第１半導体レーザ素子部１０にリッジ部１６ａを形成するとともに、ＳｉＯ２層４２をマスクとしてエッチングすることにより、第２半導体レーザ素子部２０にリッジ部２６ａを形成した際に、リッジ部１６ａとリッジ部２６ａとの間隔を所望の距離（１１０±１μｍ）に精度よく制御することができる。このため、第１半導体レーザ素子部１０の発光点と第２半導体レーザ素子部２０の発光点との間隔（発光点間隔）を、容易に、精度よく制御することができるので、容易に、発光点間隔が業界標準である１１０±１μｍの範囲内に入るように構成することができる。なお、発光点間隔を精度よく制御することによって、半導体レーザ素子を光ピックアップとして用いた場合に、発光点間隔が１１０±１μｍの範囲から外れることに起因して、対物レンズに入る光の量が変化するという不都合が生じるのを抑制することができる。このため、光ピックアップとしての光の利用効率が低下するのを抑制することができる。
【００５３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５４】
たとえば、上記実施形態では、赤色レーザ光を発振する第１半導体レーザ素子部と、赤外レーザ光を発振する第２半導体レーザ素子部とがモノリシックに集積された半導体レーザ素子について説明したが、本発明はこれに限らず、他の異なる波長のレーザ光を発振する半導体レーザ素子部がモノリシックに集積された半導体レーザ素子の形成方法にも適用可能である。
【００５５】
また、上記実施形態では、ＭＯＣＶＤ法を用いて、半導体各層を結晶成長させた例を示したが、本発明はこれに限らず、ＭＯＣＶＤ法以外の方法を用いて、半導体各層を結晶成長させるようにしてもよい。ＭＯＣＶＤ法以外の方法としては、たとえば、ＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ハライド気相成長法）、および、ガスソースＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシャル成長法）などが考えられる。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態による半導体レーザ素子の構造を示した断面図である。
【図２】図１に示した本発明の一実施形態による半導体レーザ素子の平面図である。
【図３】図１に示した本発明の一実施形態による半導体レーザ素子の第１半導体レーザ素子部の発光層の断面図である。
【図４】図１に示した本発明の一実施形態による半導体レーザ素子の第２半導体レーザ素子部の発光層の断面図である。
【図５】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図６】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図７】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図８】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図９】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１０】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１１】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１２】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１３】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１４】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１５】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１６】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【符号の説明】
【００５７】
１ ｎ型ＧａＡｓ基板（基板）
２ ｎ側電極
１０ 第１半導体レーザ素子部
１１ バッファ層
１２ ｎ型クラッド層
１３ 発光層（第１発光層）
１４ ｐ型第１クラッド層
１５ エッチングストップ層（第１エッチングストップ層）
１６ ｐ型第２クラッド層（第１半導体層）
１６ａ リッジ部（第１リッジ部）
１７ 電流ブロック層
１８ ｐ型コンタクト層
１９ ｐ側電極
２０ 第２半導体レーザ素子部
２１ バッファ層
２２ ｎ型クラッド層
２３ 発光層（第２発光層）
２４ ｐ型第１クラッド層
２５ エッチングストップ層（第２エッチングストップ層）
２６ ｐ型第２クラッド層（第２半導体層）
２６ａ リッジ部（第２リッジ部）
２７ 電流ブロック層
２８ ｐ型コンタクト層
２９ ｐ側電極
３０ 分離溝
４１ ＳｉＯ２層（第１マスク層）
４２ ＳｉＯ２層（第２マスク層）
【技術分野】
【０００１】
本発明は、半導体レーザ素子の形成方法に関し、特に、複数の半導体レーザ素子部を有する半導体レーザ素子の形成方法に関する。
【背景技術】
【０００２】
光ディスクメディアとして、読み取り／書き込みが可能なＣＤ−Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）およびＤＶＤ−Ｒ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ Ｒｅｃｏｒｄａｂｌｅ）が広く普及しており、従来、ＣＤ−ＲおよびＤＶＤ−Ｒを共に読み取り／書き込みが可能な光ディスクシステムが知られている。このような光ディスクシステムでは、ＣＤ−Ｒ用の赤外レーザ光（波長〜７８０ｎｍ）とＤＶＤ−Ｒ用の赤色レーザ光（波長〜６５０ｎｍ）とを同一素子で出射することが可能な半導体レーザ素子（２波長半導体レーザ素子）が用いられている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、半導体基板上に、共通の第１バッファ層を介して、赤外レーザ光を発振する赤外半導体レーザ素子部と、赤色レーザ光を発振する赤色半導体レーザ素子部とが形成された半導体レーザ素子が記載されている。この半導体レーザ素子では、赤外半導体レーザ素子部および赤色半導体レーザ素子部に、エッチングによって、凸状のリッジ部がそれぞれ形成されている。このような従来の半導体レーザ素子では、一般的に、一方の半導体レーザ素子部のリッジ部を形成した後、他方の半導体レーザ素子部のリッジ部を形成する形成方法が用いられている。
【特許文献１】特開２００６−２８７０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来の半導体レーザ素子では、一方の半導体レーザ素子部のリッジ部を形成した後、他方の半導体レーザ素子部のリッジ部を形成する方法を用いることによって、一方の半導体レーザ素子部のリッジ部と他方の半導体レーザ素子部のリッジ部とが別工程で形成されるので、後に形成する他方の半導体レーザ素子部のリッジ部を、先に形成した一方の半導体レーザ素子部のリッジ部から所定の距離を隔てた位置に精度よく形成することが困難になるという不都合があった。このため、一方の半導体レーザ素子部の発光点と他方の半導体レーザ素子部の発光点との間隔（発光点間隔）を、精度よく制御することが困難になるという不都合があった。なお、複数の半導体レーザ素子部を含む半導体レーザ素子では、その発光点間隔は、１１０μｍが業界標準として設定されており、その許容誤差は、±１μｍと定められている。このように、発光点間隔の制御は非常に高い精度が求められている。
【０００５】
一方、上記した不都合を抑制するために、一方の半導体レーザ素子部のリッジ部形成と、他方の半導体レーザ素子部のリッジ部形成とを同一工程で行う半導体レーザ素子の形成方法が知られている。
【０００６】
しかしながら、このような形成方法を用いた場合には、エッチングにより除去する半導体層の厚みのばらつきなどに起因して、どちらかの半導体レーザ素子部において、エッチングの制御性が低下するという不都合がある。このため、エッチングの制御性が低下することによって、リッジ部脇のエッチング底面から発光層（活性層）までの距離がばらつくので、水平横方向の光閉じ込め効果にばらつきが生じる。これにより、半導体レーザ素子における水平方向の光放射角の制御性が低下するという不都合がある。
【０００７】
このように、従来の半導体レーザ素子の形成方法では、少なくとも、水平方向の光放射角、および、発光点間隔のいずれかの制御性が低下するという問題点があった。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、水平方向の光放射角、および、発光点間隔の両方の制御性を向上させることが可能な半導体レーザ素子の形成方法を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、この発明の一の局面による半導体レーザ素子の形成方法は、基板上に、基板側から、少なくとも、第１発光層、第１エッチングストップ層、および、第１半導体層を含む第１半導体レーザ素子部を形成する工程と、基板上に、基板側から、少なくとも、第２発光層、第２エッチングストップ層、および、第２半導体層を含む第２半導体レーザ素子部を形成する工程と、第１半導体レーザ素子部および第２半導体レーザ素子部に、それぞれ、第１リッジ部および第２リッジ部を形成する工程とを備えている。そして、第１半導体レーザ素子部を形成する工程は、第１半導体層を、第２半導体レーザ素子部の第２半導体層の厚みよりも小さい厚みに形成する工程を含んでいる。
【００１０】
この一の局面による半導体レーザ素子の形成方法では、上記のように、第１半導体レーザ素子部の第１半導体層を、第２半導体レーザ素子部の第２半導体層の厚みよりも小さい厚みに形成することによって、第１半導体レーザ素子部および第２半導体レーザ素子部を同時にエッチングした場合に、第１半導体レーザ素子部の第１エッチングストップ層を、第２半導体レーザ素子部の第２エッチングストップ層よりも先に露出させることができるので、第１エッチングストップ層が露出したタイミングで第１半導体レーザ素子部のエッチングを停止することによって、第１エッチングストップ層近傍までエッチングされた第１リッジ部を形成することができる。また、第１エッチングストップ層が露出した後、第１半導体レーザ素子部を保護してエッチングを続けることにより、第１半導体レーザ素子部のエッチング深さを変化させることなく、第２半導体レーザ素子部の第２エッチングストップ層を露出させることができるので、第２エッチングストップ層が露出したタイミングで第２半導体レーザ素子部のエッチングを停止することによって、第２エッチングストップ層近傍までエッチングされた第２リッジ部を形成することができる。このため、第１エッチングストップ層、および、第２エッチングストップ層を、それぞれ、第１発光層および第２発光層から所望の位置に形成することによって、第１半導体層および第２半導体層の厚みがばらついた場合でも、第１リッジ部脇のエッチング底面から第１発光層までの距離、および、第２リッジ部脇のエッチング底面から第２発光層までの距離を、それぞれ、所望の距離に精度よく構成することができる。これにより、第１半導体レーザ素子部、および、第２半導体レーザ素子部の両方において、水平横方向の光閉じ込め効果のばらつきを抑制することができるので、第１半導体レーザ素子部、および、第２半導体レーザ素子部の両方において、水平方向の光放射角の制御性を向上させることができる。
【００１１】
また、一の局面では、第１半導体レーザ素子部および第２半導体レーザ素子部をエッチングすることにより、第１半導体レーザ素子部および第２半導体レーザ素子部に、それぞれ、第１リッジ部および第２リッジ部を形成する工程を備えることによって、第１リッジ部と第２リッジ部とを同一工程で形成することができるので、第１リッジ部と第２リッジ部との間隔を所望の距離に精度よく制御することができる。このため、第１半導体レーザ素子部の発光点と第２半導体レーザ素子部の発光点との間隔（発光点間隔）を、精度よく制御することができるので、発光点間隔が、業界標準である１１０±１μｍの範囲内に入るように構成することができる。なお、発光点間隔を精度よく制御することによって、半導体レーザ素子を光ピックアップとして用いた場合に、発光点間隔が１１０±１μｍの範囲から外れることに起因して、対物レンズに入る光の量が減少するという不都合が生じるのを抑制することができる。このため、光ピックアップとしての光の利用効率が低下するのを抑制することができる。
【００１２】
上記一の局面による半導体レーザ素子の形成方法において、好ましくは、第１半導体レーザ素子部を形成する工程は、第１半導体層を、第１エッチングストップ層上に接触するように形成する工程をさらに含み、第２半導体レーザ素子部を形成する工程は、第２半導体層を、第２エッチングストップ層上に接触するように形成する工程をさらに含む。このように構成すれば、第１半導体レーザ素子部および第２半導体レーザ素子部を同時にエッチングした場合に、容易に、第１半導体レーザ素子部の第１エッチングストップ層を、第２半導体レーザ素子部の第２エッチングストップ層よりも先に露出させることができるので、第１半導体レーザ素子部に、容易に、第１エッチングストップ層近傍までエッチングされた第１リッジ部を形成することができるとともに、第２半導体レーザ素子部に、容易に、第１エッチングストップ層近傍までエッチングされた第１リッジ部を形成することができる。
【００１３】
上記一の局面による半導体レーザ素子の形成方法において、好ましくは、第１リッジ部および第２リッジ部を形成する工程は、第１半導体層上および第２半導体層上に、それぞれ、第１マスク層および第２マスク層を接触するように形成する工程を含む。このように構成すれば、第１マスク層と第２マスク層との間隔を所望の距離に精度よく制御することができるので、第１マスク層をマスクとしてエッチングすることにより、第１半導体レーザ素子部に第１リッジ部を形成するとともに、第２マスク層をマスクとしてエッチングすることにより、第２半導体レーザ素子部に第２リッジ部を形成した際に、第１リッジ部と第２リッジ部との間隔を所望の距離に精度よく制御することができる。このため、容易に、半導体レーザ素子の発光点間隔の制御性を向上させることができる。
【００１４】
上記一の局面による半導体レーザ素子の形成方法において、好ましくは、第１リッジ部および第２リッジ部を形成する工程は、第１半導体レーザ素子部および第２半導体レーザ素子部を、ドライエッチングにより、第１エッチングストップ層までエッチングする工程と、その後、第２半導体レーザ素子部を、ウェットエッチングにより、第２エッチングストップ層まで、エッチングする工程とをさらに含む。このように構成すれば、第１半導体レーザ素子部に、ドライエッチングにより、第１エッチングストップ層近傍までエッチングされた第１リッジ部を容易に形成することができるとともに、第２半導体レーザ素子部に、ドライエッチングとウェットエッチングとにより、第２エッチングストップ層近傍までエッチングされた第２リッジ部を容易に形成することができるので、容易に、水平方向の光放射角、および、発光点間隔の両方の制御性を向上させることが可能な半導体レーザ素子を得ることができる。また、ドライエッチングにより、第１エッチングストップ層まで第１半導体レーザ素子部をエッチングすることによって、第１半導体レーザ素子部に形成された第１リッジ部を、側壁（側面）が上面に対してほぼ垂直になるように構成することができるので、第１半導体レーザ素子部の駆動時における動作電圧を低下させることができる。これにより、第１半導体レーザ素子部の駆動時の発熱を抑制することができるので、高温特性を向上させることができる。
【００１５】
上記一の局面による半導体レーザ素子の形成方法において、好ましくは、第１半導体レーザ素子部を形成する工程は、第１半導体レーザ素子部を、赤色レーザ光を発振する赤色半導体レーザ素子部に形成する工程を含み、第２半導体レーザ素子部を形成する工程は、第２半導体レーザ素子部を、赤外レーザ光を発振する赤外半導体レーザ素子部に形成する工程を含む。このように構成すれば、容易に、水平方向の光放射角、および、発光点間隔の両方の制御性が良好な、赤色半導体レーザ素子部と赤外半導体レーザ素子部とを含む半導体レーザ素子を得ることができる。
【発明の効果】
【００１６】
以上のように、本発明によれば、水平方向の光放射角、および、発光点間隔の両方の制御性を向上させることが可能な半導体レーザ素子の形成方法を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。
【００１８】
図１は、本発明の一実施形態による半導体レーザ素子の構造を示した断面図であり、図２は、図１に示した本発明の一実施形態による半導体レーザ素子の平面図である。図３は、図１に示した本発明の一実施形態による半導体レーザ素子の第１半導体レーザ素子部の発光層の断面図であり、図４は、図１に示した本発明の一実施形態による半導体レーザ素子の第２半導体レーザ素子部の発光層の断面図である。まず、図１〜図４を参照して、一実施形態による半導体レーザ素子の構造について説明する。
【００１９】
一実施形態による半導体レーザ素子では、図１および図２に示すように、６５０ｎｍ帯の赤色レーザ光を発振する第１半導体レーザ素子部１０と、７８０ｎｍ帯の赤外レーザ光を発振する第２半導体レーザ素子部２０とが、同一のｎ型ＧａＡｓ基板１上に形成されている。なお、ｎ型ＧａＡｓ基板１は、本発明の「基板」の一例である。
【００２０】
第１半導体レーザ素子部１０と第２半導体レーザ素子部２０との間には、図１に示すように、第１半導体レーザ素子部１０と第２半導体レーザ素子部２０とを電気的に分離するための分離溝３０が設けられている。この分離溝３０は、傾斜を有する側壁を含むとともに、約２５μｍの幅Ｗ１を有している。また、図１および図２に示すように、第１半導体レーザ素子部１０および第２半導体レーザ素子部２０には、それぞれ、ストライプ状（細長状）のリッジ部１６ａおよび２６ａが形成されている。なお、リッジ部１６ａおよび２６ａは、それぞれ、本発明の「第１リッジ部」および「第２リッジ部」の一例である。
【００２１】
また、一実施形態による半導体レーザ素子は、図２に示すように、リッジ部１６ａおよび２６ａに沿った方向（矢印Ｙ方向）に、約１５２０μｍの長さＬを有するとともに、リッジ部１６ａおよび２６ａと直交する方向（矢印Ｘ方向）に、約２５０μｍの幅Ｗを有している。
【００２２】
６５０ｎｍ帯の赤色レーザ光を発振する第１半導体レーザ素子部１０の具体的な構造としては、ｎ型ＧａＡｓ基板１の上面上に、約０．４μｍの厚みを有するｎ型ＧａＩｎＰからなるバッファ層１１が形成されている。バッファ層１１上には、約３．４μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層１２が形成されている。ｎ型クラッド層１２上には、発光層１３が形成されている。なお、発光層１３は、本発明の「第１発光層」の一例である。
【００２３】
この発光層１３は、図３に示すように、約６．３ｎｍの厚みを有するＧａＩｎＰからなる３つの井戸層１３ａと、約４ｎｍの厚みを有するＡｌＧａＩｎＰからなる２つの障壁層１３ｂとが交互に積層された第１ＭＱＷ活性層１３ｃを含んでいる。また、第１ＭＱＷ活性層１３ｃを挟むように、約２０ｎｍの厚みを有するアンドープＡｌＧａＩｎＰからなるｎ側光ガイド層１３ｄおよびｐ側光ガイド層１３ｅが設けられている。そして、第１ＭＱＷ活性層１３ｃ、ｎ側光ガイド層１３ｄ、および、ｐ側光ガイド層１３ｅによって、発光層１３が構成されている。
【００２４】
発光層１３上には、図１に示すように、約０．３４μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層１４が形成されている。ｐ型第１クラッド層１４上には、約０．０２μｍの厚みを有するエッチングストップ層１５が形成されている。このエッチングストップ層１５は、約３．６ｎｍの厚みを有する３つのｐ型ＧａＩｎＰ層（図示せず）と、約５ｎｍの厚みを有する２つのｐ型ＡｌＧａＩｎＰ層（図示せず）とが交互に積層されることによって構成されている。なお、エッチングストップ層１５は、本発明の「第１エッチングストップ層」の一例である。
【００２５】
エッチングストップ層１５上の所定領域には、約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１６が形成されており、このｐ型第２クラッド層１６によって、リッジ部１６ａが構成されている。このリッジ部１６ａは、約２μｍの幅Ｗ２を有しているとともに、側面（側壁）がリッジ部１６ａの上面に対してほぼ垂直になるように形成されている。また、リッジ部１６ａの両側には、リッジ部１６ａを保護するための一対のサポート部１６ｂが、リッジ部１６ａを挟むように形成されている。このサポート部１６ｂは、ｐ型第２クラッド層１６から構成されるとともに、リッジ部１６ａから所定の距離（約１０μｍ）を隔てたエッチングストップ層１５上の所定領域に形成されている。また、ｐ型第２クラッド層１６は、後述する第２半導体レーザ素子部２０のｐ型第２クラッド層２６の厚み（約１．６μｍ）よりも小さい厚み（約１．２μｍ）に形成されている。なお、ｐ型第２クラッド層１６は、本発明の「第１半導体層」の一例である。
【００２６】
また、サポート部１６ｂの上面上、サポート部１６ｂの側面上、リッジ部１６ａの側面上、および、エッチングストップ層１５上には、エッチングストップ層１５側から順に、約０．４μｍの厚みを有するアンドープＡｌＩｎＰ層１７ａと、約０．４μｍの厚みを有するｎ型ＧａＡｓ層１７ｂとから構成される電流ブロック層１７が形成されている。また、電流ブロック層１７上およびリッジ部１６ａの上面上には、約１．２５μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層１８が形成されている。ｐ型コンタクト層１８上には、約４．２μｍの厚みを有するｐ側電極１９が形成されている。このｐ側電極１９は、ｐ型コンタクト層１８側から順に形成される、約１５ｎｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層と、約０．２μｍの厚みを有するＰｔ層と、約３μｍの厚みを有するＡｕ層とから構成されている。
【００２７】
また、７８０ｎｍ帯の赤外レーザ光を発振する第２半導体レーザ素子部２０の具体的な構造としては、ｎ型ＧａＡｓ基板１の上面上に、約０．４μｍの厚みを有するｎ型ＧａＩｎＰからなるバッファ層２１が形成されている。バッファ層２１上には、約３．３μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２２が形成されている。ｎ型クラッド層２２上には、発光層２３が形成されている。なお、発光層２３は、本発明の「第２発光層」の一例である。
【００２８】
この発光層２３は、図４に示すように、約３．７ｎｍの厚みを有するＧａＡｓからなる２つの井戸層２３ａと、約８ｎｍの厚みを有するＡｌＧａＡｓからなる１つの障壁層２３ｂとが交互に積層された第２ＭＱＷ活性層２３ｃを含んでいる。また、第２ＭＱＷ活性層２３ｃを挟むように、約９ｎｍの厚みを有するアンドープＡｌＧａＡｓからなるｎ側光ガイド層２３ｄおよびｐ側光ガイド層２３ｅが設けられている。そして、第２ＭＱＷ活性層２３ｃ、ｎ側光ガイド層２３ｄ、および、ｐ側光ガイド層２３ｅによって、発光層２３が構成されている。
【００２９】
発光層２３上には、図１に示すように、約０．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２４が形成されている。ｐ型第１クラッド層２４上には、約０．０２μｍの厚みを有するｐ型ＧａＩｎＰからなるエッチングストップ層２５が形成されている。なお、エッチングストップ層２５は、本発明の「第２エッチングストップ層」の一例である。
【００３０】
エッチングストップ層２５上の所定領域には、約１．６μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２６が形成されており、このｐ型第２クラッド層２６によって、リッジ部２６ａが構成されている。このリッジ部２６ａは、約３μｍの幅Ｗ３を有しているとともに、メサ形状（台形状）に形成されている。また、リッジ部２６ａの両側には、リッジ部２６ａを保護するための一対のサポート部２６ｂが、リッジ部２６ａを挟むように形成されている。このサポート部２６ｂは、ｐ型第２クラッド層２６から構成されるとともに、リッジ部２６ａから所定の距離（約１０μｍ）を隔てたエッチングストップ層２５上の所定領域に形成されている。なお、ｐ型第２クラッド層２６は、本発明の「第２半導体層」の一例である。
【００３１】
また、サポート部２６ｂの上面上、サポート部２６ｂの側面上、リッジ部２６ａの側面上、および、エッチングストップ層２５上には、エッチングストップ層２５側から順に、約０．４μｍの厚みを有するアンドープＡｌＩｎＰ層２７ａと、約０．４μｍの厚みを有するｎ型ＧａＡｓ層２７ｂとから構成される電流ブロック層２７が形成されている。また、電流ブロック層２７上およびリッジ部２６ａの上面上には、約１．２５μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８が形成されている。ｐ型コンタクト層２８上には、第１半導体レーザ素子部１０に形成したｐ側電極１９と同様の構成を有するｐ側電極２９が形成されている。すなわち、ｐ型コンタクト層２８上には、ｐ型コンタクト層２８側から順に、約１５ｎｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層と、約０．２μｍの厚みを有するＰｔ層と、約３μｍの厚みを有するＡｕ層とから構成されるｐ側電極２９が形成されている。
【００３２】
そして、ｎ型ＧａＡｓ基板１の裏面上には、約１μｍの厚みを有するｎ側電極２が形成されている。このｎ型電極２は、ｎ型ＧａＡｓ基板１の裏面側から順に形成された、約７ｎｍの厚みを有するＡｕ層と、約２０ｎｍの厚みを有するＧｅ層と、約１６０ｎｍの厚みを有するＡｕ層と、約３０ｎｍの厚みを有するＮｉ層と、約８００ｎｍの厚みを有するＡｕ層とから構成されている。
【００３３】
図５〜図１６は、図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。次に、図１および図３〜図１６を参照して、一実施形態による半導体レーザ素子の形成方法について説明する。
【００３４】
まず、図５に示すように、ＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）を用いて、ｎ型ＧａＡｓ基板１の上面上に、赤外レーザ光を発振するための第２半導体レーザ素子部２０（図１参照）を構成する半導体各層を成長させる。
【００３５】
具体的には、ＧａＡｓ基板１の上面上に、約０．４μｍの厚みを有するｎ型ＧａＩｎＰからなるバッファ層２１、約３．３μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２２、発光層２３、約０．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２４、約０．０２μｍの厚みを有するｐ型ＧａＩｎＰからなるエッチングストップ層２５、および、約１．６μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２６を順次成長させる。
【００３６】
なお、発光層２３は、図４に示したように、約９ｎｍの厚みを有するアンドープＡｌＧａＡｓからなるｎ側光ガイド層２３ｄ上に、第２ＭＱＷ活性層２３ｃ、および、約９ｎｍの厚みを有するアンドープＡｌＧａＡｓからなるｐ側光ガイド層２３ｅを順次成長させることにより形成する。また、第２ＭＱＷ活性層２３ｃは、約３．７ｎｍの厚みを有するＧａＡｓからなる２つの井戸層２３ａと、約８ｎｍの厚みを有するＡｌＧａＡｓからなる１つの障壁層２３ｂとを交互に積層することにより形成する。
【００３７】
次に、図６に示すように、フォトリソグラフィ技術とウェットエッチングとを用いて、第２半導体レーザ素子部２０を構成する半導体各層の所定領域を除去する。
【００３８】
続いて、図７に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板１および第２半導体レーザ素子部２０を構成する半導体各層上に、第１半導体レーザ素子部１０（図１参照）を構成する半導体各層を成長させる。
【００３９】
具体的には、ｎ型ＧａＡｓ基板１および第２半導体レーザ素子部２０を構成する半導体各層上に、約０．４μｍの厚みを有するｎ型ＧａＩｎＰからなるバッファ層１１、約３．４μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層１２、発光層１３、約０．３４μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層１４、約０．０２μｍの厚みを有するエッチングストップ層１５、および、約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１６を順次成長させる。
【００４０】
なお、発光層１３は、図３に示したように、約２０ｎｍの厚みを有するアンドープＡｌＧａＩｎＰからなるｎ側光ガイド層１３ｄ上に、第１ＭＱＷ活性層１３ｃ、および、約２０ｎｍの厚みを有するアンドープＡｌＧａＩｎＰからなるｐ側光ガイド層１３ｅを順次成長させることにより形成する。また、第１ＭＱＷ活性層１３ｃは、約６．３ｎｍの厚みを有するＧａＩｎＰからなる３つの井戸層１３ａと、約４ｎｍの厚みを有するＡｌＧａＩｎＰからなる２つの障壁層１３ｂとを交互に積層することにより形成する。
【００４１】
また、エッチングストップ層１５は、約３．６ｎｍの厚みを有する３つのｐ型ＧａＩｎＰ層（図示せず）と、約５ｎｍの厚みを有する２つのｐ型ＡｌＧａＩｎＰ層（図示せず）とを交互に積層することにより形成する。
【００４２】
次に、図８に示すように、フォトリソグラフィ技術とウェットエッチングとを用いて、第１半導体レーザ素子部１０を構成する半導体各層の所定領域を除去する。そして、図９に示すように、ｐ型第２クラッド層１６および２６の上面上の所定領域に、それぞれ、ＳｉＯ２層４１および４２を形成するとともに、ｐ型第２クラッド層１６および２６の上面上の所定領域、第１半導体レーザ素子部１０を構成する半導体各層の側面、ｎ型ＧａＡｓ基板１の上面、および、第２半導体レーザ素子部２０を構成する半導体各層の側面を覆うように、ＳｉＯ２層４３を形成する。なお、ＳｉＯ２層４１は、本発明の「第１マスク層」の一例であり、ＳｉＯ２層４２は、本発明の「第２マスク層」の一例である。
【００４３】
ここで、本実施形態では、ＳｉＯ２層４１、４２および４３は、同一工程で同時に形成する。また、ＳｉＯ２層４１とＳｉＯ２層４２との間隔Ｗ４は、約１１０μｍ（１１０±１μｍ）に構成する。
【００４４】
次に、図１０に示すように、ＳｉＯ２層４１、４２および４３をマスクとして、第１半導体レーザ素子部１０のｐ型第２クラッド層１６、および、第２半導体レーザ素子部２０のｐ型第２クラッド層２６をドライエッチングするとともに、第１半導体レーザ素子部１０におけるエッチング深さが、エッチングストップ層１５に達した（エッチングストップ層１５が露出した）タイミングでドライエッチングを停止する。これにより、第１半導体レーザ素子部１０に、ｐ型第２クラッド層１６から構成されるリッジ部１６ａおよびサポート部１６ｂが形成される。なお、第２半導体レーザ素子部２０では、ｐ型第２クラッド層２６の途中の深さまでドライエッチングがされている。
【００４５】
続いて、図１１に示すように、第１半導体レーザ素子部１０を覆うように、レジスト４４を形成する。そして、図１２に示すように、ＳｉＯ２層４２および４３をマスクとして、ウェットエッチングにより第２半導体レーザ素子部２０のｐ型第２クラッド層２６をエッチングストップ層２５まで除去する。これにより、第２半導体レーザ素子部２０に、メサ形状（台形状）のリッジ部２６ａおよびサポート部２６ｂが形成される。
【００４６】
次に、図１３に示すように、レジスト４４、および、ＳｉＯ２層４３を除去する。そして、図１４に示すように、ＳｉＯ２層４１および４２を選択成長マスクとして、ＳｉＯ２層４１および４２が形成された領域以外の領域に、約０．４μｍの厚みを有するアンドープＡｌＩｎＰ層３７ａと、約０．４μｍの厚みを有するｎ型ＧａＡｓ層３７ｂとを順次成長させることによって、電流ブロック層３７を形成する。その後、ＳｉＯ２層４１および４２を除去する。
【００４７】
次に、図１５に示すように、全面に、約１．２５μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層３８を形成する。
【００４８】
次に、図１６に示すように、ウェットエッチングにより、ｐ型コンタクト層３８からｎ型ＧａＡｓ基板１までの所定領域を除去することによって、分離溝３０を形成する。この分離溝３０の形成によって、第１半導体レーザ素子部１０を構成する半導体各層（バッファ層１１、ｎ型クラッド層１２、発光層１３、ｐ型第１クラッド層１４、エッチングストップ層１５、ｐ型第２クラッド層１６、電流ブロック層１７およびｐ型コンタクト層１８）が形成されるとともに、第２半導体レーザ素子部２０を構成する半導体各層（バッファ層２１、ｎ型クラッド層２２、発光層２３、ｐ型第１クラッド層２４、エッチングストップ層２５、ｐ型第２クラッド層２６、電流ブロック層２７およびｐ型コンタクト層２８）が形成される。
【００４９】
この後、図１に示したように、ｐ型コンタクト層１８および２８の上面上に、蒸着法を用いて、下層から上層に向かって、約１５ｎｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層と、約０．２μｍの厚みを有するＰｔ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側電極１９および２９をそれぞれ形成する。最後に、ｎ型ＧａＡｓ基板１の裏面上に、蒸着法を用いて、ｎ型ＧａＡｓ基板１の裏面側から順に、約７ｎｍの厚みを有するＡｕ層と、約２０ｎｍの厚みを有するＧｅ層と、約１６０ｎｍの厚みを有するＡｕ層と、約３０ｎｍの厚みを有するＮｉ層と、約８００ｎｍの厚みを有するＡｕ層とから構成されるｎ型電極２を形成する。このようにして、図１に示した第１半導体レーザ素子部１０と第２半導体レーザ素子部２０とを含む半導体レーザ素子が形成される。
【００５０】
本実施形態による半導体レーザ素子の形成方法では、上記にように、第１半導体レーザ素子部１０のｐ型第２クラッド層１６を、第２半導体レーザ素子部２０のｐ型第２クラッド層２６の厚み（約１．６μｍ）よりも小さい厚み（約１．２μｍ）に形成することによって、第１半導体レーザ素子部１０および第２半導体レーザ素子部２０を同時にドライエッチングした際に、第１半導体レーザ素子部１０のエッチングストップ層１５を、第２半導体レーザ素子部２０のエッチングストップ層２５よりも先に露出させることができるので、エッチングストップ層１５が露出したタイミングでドライエッチングを停止することによって、第１半導体レーザ素子部１０に、エッチングストップ層１５近傍までエッチングされたリッジ部１６ａを形成することができる。また、エッチングストップ層１５が露出した後、第１半導体レーザ素子部１０をレジスト４４で保護してウェットエッチングを行うことにより、第１半導体レーザ素子部１０のエッチング深さを変化させることなく、第２半導体レーザ素子部２０のエッチングストップ層２５を露出させることができるので、第２半導体レーザ素子部２０にエッチングストップ層２５近傍までエッチングされたリッジ部２６ａを形成することができる。これにより、ｐ型第２クラッド層１６および２６の厚みがばらついた場合でも、第１半導体レーザ素子部１０におけるリッジ部１６ａ脇のエッチング底面から発光層１３までの距離、および、第２半導体レーザ素子部２０におけるリッジ部２６ａ脇のエッチング底面から発光層２３までの距離を、それぞれ、所望の距離に精度よく構成することができる。その結果、第１半導体レーザ素子部１０、および、第２半導体レーザ素子部２０の両方において、水平横方向の光閉じ込め効果のばらつきを抑制することができるので、第１半導体レーザ素子部１０、および、第２半導体レーザ素子部２０の両方において、水平方向の光放射角の制御性を向上させることができる。
【００５１】
また、本実施形態では、ドライエッチングにより、第１半導体レーザ素子部１０のｐ型第２クラッド層１６をエッチングストップ層１５まで除去することによって、リッジ部１６ａを、その側壁（側面）が上面に対してほぼ垂直になるように構成することができるので、第１半導体レーザ素子部１０の駆動時における動作電圧を低下させることができる。これにより、第１半導体レーザ素子部１０の駆動時の発熱を抑制することができるので、高温特性を向上させることができる。
【００５２】
また、本実施形態では、第１半導体レーザ素子部１０のｐ型第２クラッド層１６上、および、第２半導体レーザ素子部２０のｐ型第２クラッド層２６上に、それぞれ、ＳｉＯ２層４１、および、ＳｉＯ２層４２を同一工程で形成することによって、ＳｉＯ２層４１とＳｉＯ２層４２との間隔Ｗ４を所望の距離に精度よく制御することができるので、ＳｉＯ２層４１をマスクとしてエッチングすることにより、第１半導体レーザ素子部１０にリッジ部１６ａを形成するとともに、ＳｉＯ２層４２をマスクとしてエッチングすることにより、第２半導体レーザ素子部２０にリッジ部２６ａを形成した際に、リッジ部１６ａとリッジ部２６ａとの間隔を所望の距離（１１０±１μｍ）に精度よく制御することができる。このため、第１半導体レーザ素子部１０の発光点と第２半導体レーザ素子部２０の発光点との間隔（発光点間隔）を、容易に、精度よく制御することができるので、容易に、発光点間隔が業界標準である１１０±１μｍの範囲内に入るように構成することができる。なお、発光点間隔を精度よく制御することによって、半導体レーザ素子を光ピックアップとして用いた場合に、発光点間隔が１１０±１μｍの範囲から外れることに起因して、対物レンズに入る光の量が変化するという不都合が生じるのを抑制することができる。このため、光ピックアップとしての光の利用効率が低下するのを抑制することができる。
【００５３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５４】
たとえば、上記実施形態では、赤色レーザ光を発振する第１半導体レーザ素子部と、赤外レーザ光を発振する第２半導体レーザ素子部とがモノリシックに集積された半導体レーザ素子について説明したが、本発明はこれに限らず、他の異なる波長のレーザ光を発振する半導体レーザ素子部がモノリシックに集積された半導体レーザ素子の形成方法にも適用可能である。
【００５５】
また、上記実施形態では、ＭＯＣＶＤ法を用いて、半導体各層を結晶成長させた例を示したが、本発明はこれに限らず、ＭＯＣＶＤ法以外の方法を用いて、半導体各層を結晶成長させるようにしてもよい。ＭＯＣＶＤ法以外の方法としては、たとえば、ＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ハライド気相成長法）、および、ガスソースＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシャル成長法）などが考えられる。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態による半導体レーザ素子の構造を示した断面図である。
【図２】図１に示した本発明の一実施形態による半導体レーザ素子の平面図である。
【図３】図１に示した本発明の一実施形態による半導体レーザ素子の第１半導体レーザ素子部の発光層の断面図である。
【図４】図１に示した本発明の一実施形態による半導体レーザ素子の第２半導体レーザ素子部の発光層の断面図である。
【図５】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図６】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図７】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図８】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図９】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１０】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１１】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１２】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１３】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１４】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１５】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【図１６】図１に示した本発明の一実施形態による半導体レーザ素子の形成方法を説明するための断面図である。
【符号の説明】
【００５７】
１ ｎ型ＧａＡｓ基板（基板）
２ ｎ側電極
１０ 第１半導体レーザ素子部
１１ バッファ層
１２ ｎ型クラッド層
１３ 発光層（第１発光層）
１４ ｐ型第１クラッド層
１５ エッチングストップ層（第１エッチングストップ層）
１６ ｐ型第２クラッド層（第１半導体層）
１６ａ リッジ部（第１リッジ部）
１７ 電流ブロック層
１８ ｐ型コンタクト層
１９ ｐ側電極
２０ 第２半導体レーザ素子部
２１ バッファ層
２２ ｎ型クラッド層
２３ 発光層（第２発光層）
２４ ｐ型第１クラッド層
２５ エッチングストップ層（第２エッチングストップ層）
２６ ｐ型第２クラッド層（第２半導体層）
２６ａ リッジ部（第２リッジ部）
２７ 電流ブロック層
２８ ｐ型コンタクト層
２９ ｐ側電極
３０ 分離溝
４１ ＳｉＯ２層（第１マスク層）
４２ ＳｉＯ２層（第２マスク層）
【特許請求の範囲】
【請求項１】
基板上に、前記基板側から、少なくとも、第１発光層、第１エッチングストップ層、および、第１半導体層を含む第１半導体レーザ素子部を形成する工程と、
前記基板上に、前記基板側から、少なくとも、第２発光層、第２エッチングストップ層、および、第２半導体層を含む第２半導体レーザ素子部を形成する工程と、
前記第１半導体レーザ素子部および前記第２半導体レーザ素子部に、それぞれ、第１リッジ部および第２リッジ部を形成する工程とを備え、
前記第１半導体レーザ素子部を形成する工程は、
前記第１半導体層を、前記第２半導体レーザ素子部の前記第２半導体層の厚みよりも小さい厚みに形成する工程を含むことを特徴とする、半導体レーザ素子の形成方法。
【請求項２】
前記第１半導体レーザ素子部を形成する工程は、前記第１半導体層を、前記第１エッチングストップ層上に接触するように形成する工程をさらに含み、
前記第２半導体レーザ素子部を形成する工程は、前記第２半導体層を、前記第２エッチングストップ層上に接触するように形成する工程をさらに含むことを特徴とする、請求項１に記載の半導体レーザ素子の形成方法。
【請求項３】
前記第１リッジ部および前記第２リッジ部を形成する工程は、
前記第１半導体層上および前記第２半導体層上に、それぞれ、第１マスク層および第２マスク層を接触するように形成する工程を含むことを特徴とする、請求項１または２に記載の半導体レーザ素子の形成方法。
【請求項４】
前記第１リッジ部および前記第２リッジ部を形成する工程は、
前記第１半導体レーザ素子部および前記第２半導体レーザ素子部を、ドライエッチングにより、前記第１エッチングストップ層までエッチングする工程と、
その後、前記第２半導体レーザ素子部を、ウェットエッチングにより、前記第２エッチングストップ層まで、エッチングする工程とをさらに含むことを特徴とする、請求項１〜３のいずれか１項に記載の半導体レーザ素子の形成方法。
【請求項５】
前記第１半導体レーザ素子部を形成する工程は、前記第１半導体レーザ素子部を、赤色レーザ光を発振する赤色半導体レーザ素子部に形成する工程を含み、
前記第２半導体レーザ素子部を形成する工程は、前記第２半導体レーザ素子部を、赤外レーザ光を発振する赤外半導体レーザ素子部に形成する工程を含むことを特徴とする、請求項１〜４のいずれか１項に記載の半導体レーザ素子の形成方法。
【請求項１】
基板上に、前記基板側から、少なくとも、第１発光層、第１エッチングストップ層、および、第１半導体層を含む第１半導体レーザ素子部を形成する工程と、
前記基板上に、前記基板側から、少なくとも、第２発光層、第２エッチングストップ層、および、第２半導体層を含む第２半導体レーザ素子部を形成する工程と、
前記第１半導体レーザ素子部および前記第２半導体レーザ素子部に、それぞれ、第１リッジ部および第２リッジ部を形成する工程とを備え、
前記第１半導体レーザ素子部を形成する工程は、
前記第１半導体層を、前記第２半導体レーザ素子部の前記第２半導体層の厚みよりも小さい厚みに形成する工程を含むことを特徴とする、半導体レーザ素子の形成方法。
【請求項２】
前記第１半導体レーザ素子部を形成する工程は、前記第１半導体層を、前記第１エッチングストップ層上に接触するように形成する工程をさらに含み、
前記第２半導体レーザ素子部を形成する工程は、前記第２半導体層を、前記第２エッチングストップ層上に接触するように形成する工程をさらに含むことを特徴とする、請求項１に記載の半導体レーザ素子の形成方法。
【請求項３】
前記第１リッジ部および前記第２リッジ部を形成する工程は、
前記第１半導体層上および前記第２半導体層上に、それぞれ、第１マスク層および第２マスク層を接触するように形成する工程を含むことを特徴とする、請求項１または２に記載の半導体レーザ素子の形成方法。
【請求項４】
前記第１リッジ部および前記第２リッジ部を形成する工程は、
前記第１半導体レーザ素子部および前記第２半導体レーザ素子部を、ドライエッチングにより、前記第１エッチングストップ層までエッチングする工程と、
その後、前記第２半導体レーザ素子部を、ウェットエッチングにより、前記第２エッチングストップ層まで、エッチングする工程とをさらに含むことを特徴とする、請求項１〜３のいずれか１項に記載の半導体レーザ素子の形成方法。
【請求項５】
前記第１半導体レーザ素子部を形成する工程は、前記第１半導体レーザ素子部を、赤色レーザ光を発振する赤色半導体レーザ素子部に形成する工程を含み、
前記第２半導体レーザ素子部を形成する工程は、前記第２半導体レーザ素子部を、赤外レーザ光を発振する赤外半導体レーザ素子部に形成する工程を含むことを特徴とする、請求項１〜４のいずれか１項に記載の半導体レーザ素子の形成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００８−１８６８２８（Ｐ２００８−１８６８２８Ａ）
【公開日】平成２０年８月１４日（２００８．８．１４）
【国際特許分類】
【出願番号】特願２００７−１６４２８（Ｐ２００７−１６４２８）
【出願日】平成１９年１月２６日（２００７．１．２６）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（０００２１４８９２）三洋電機コンシューマエレクトロニクス株式会社 (1,582)
【Ｆターム（参考）】
【公開日】平成２０年８月１４日（２００８．８．１４）
【国際特許分類】
【出願日】平成１９年１月２６日（２００７．１．２６）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（０００２１４８９２）三洋電機コンシューマエレクトロニクス株式会社 (1,582)
【Ｆターム（参考）】
[ Back to top ]