【課題】一枚の基板の両面にアクティブマトリックス回路が形成された基板の作成方法を提供すること。
【解決手段】アクティブマトリックス基板の製造方法は、基板１の第１面に第１のアクティブマトリックス回路を形成する第１工程と、第１工程の後に、基板１の第１面とは反対側の第２面に有機トランジスターを含む第２のアクティブマトリックス回路を形成する第２工程と、を有する。これにより、別々に作成した２枚の基板を貼り合わせるような方法と比べてより軽量かつ低コストで両面に機能を有するアクティブマトリックス基板を作成することができる。 （もっと読む）

【課題】薄型化、低コスト化を図る。
【解決手段】基板と、表示領域に設けられた複数の画素と、前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、前記表示領域以外の領域に設けられた少なくとも１個の保護ダイオード素子を有し、前記少なくとも１個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続される。前記各画素は、前記基板上に形成されたアクティブ素子を有し、前記少なくとも１個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成される。前記少なくとも１個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタである （もっと読む）

【課題】表示装置にタッチセンサ機能を付加することにより、良好な画像を提供することができるとともに、装置の小型化を図ることのできるタッチセンサ機能付き表示装置を提供すること。
【解決手段】液晶表示装置１０は、タッチ面２１１のタッチ位置を検出するタッチセンサ６を有するとともに、ＴＦＴアレイ基板３を有している。ＴＦＴアレイ基板３には、複数の画素電極８３と、各画素電極８３との間に容量を形成する複数の容量線８５とが形成されている。タッチセンサ６は、各画素電極に対応する画素領域Ｐを充電する際の電位上昇率を検知する電位上昇率検知手段９６を有し、電位上昇率検知手段９６により検知された電位上昇率が所定範囲外である画素領域Ｐの位置を前記タッチ位置として検出する。 （もっと読む）

【課題】ＷＳｉ膜上にＳｉＯ₂膜を形成し、ＳｉＯ₂膜を緻密化するため成膜温度より高い温度でアニールを行った場合、ＳｉＯ₂膜中にクラックが入る欠陥が生じる場合がある。このクラックの発生を抑えるために、アニール時の温度変化速度を抑え、急激な熱膨張／熱収縮を避けているが、クラック欠陥を十分抑えられないという課題がある。
【解決手段】ＷＳｉ膜を用いた、走査線前駆体１１ｃをスパッタリングにより２００ｎｍの膜厚に堆積させる。そして、パターニング後、無機絶縁膜１００としてＳｉＯ₂膜を堆積する。そして、約７００℃で熱処理を行う。そして、無機絶縁膜１００を除去する。走査線前駆体１１ｃの改質に伴い、無機絶縁膜１００との間には応力が掛かっている。ここで、無機絶縁膜１００を除去することで、走査線前駆体１１ｃの改質に伴う応力をパターン側面を含めて開放することが可能となり、クラック欠陥の発生を抑えることが可能となる。 （もっと読む）

【課題】ＷＳｉ膜上にＳｉＯ₂膜を形成し、ＳｉＯ₂膜を緻密化するため成膜温度より高い温度でアニールを行った場合、ＳｉＯ₂膜中にクラックが入る欠陥が生じる場合がある。このクラックの発生を抑えるために、アニール時の温度変化速度を抑え、急激な熱膨張／熱収縮を避けているが、クラック欠陥を十分抑えられないという課題がある。
【解決手段】ＷＳｉ膜を用いた、走査線前駆体１１ｃをスパッタリングにより２００ｎｍの膜厚に堆積させる。そして、無機絶縁膜１００としてＳｉＯ₂膜を堆積する。そして、約７００℃で熱処理を行う。そして、無機絶縁膜１００を除去する。走査線前駆体１１ｃの改質に伴い、無機絶縁膜１００との間には応力が掛かっている。ここで、無機絶縁膜１００を除去することで、走査線前駆体１１ｃの改質に伴う応力を開放することが可能となり、クラック欠陥の発生を抑えることが可能となる。 （もっと読む）

【課題】製造原価を下げることができ、また外観上左右対称をなすことができる液晶表示装置を提供する。
【解決手段】短辺と長辺を有する液晶パネルと、前記液晶パネルの短辺と実質的に平行である方向に延長されるゲート配線と、前記ゲート配線と絶縁されて交差して前記液晶パネルの長辺と実質的に平行である方向に延長されるデータ配線と、前記液晶パネルの長辺と隣接するように配置され前記液晶パネルに画像信号を提供する第１印刷回路基板と、前記画像信号を提供するために前記データ配線と前記第１印刷回路基板とを電気的に接続する回路フィルムとを有する。 （もっと読む）

【課題】工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板の製造方法を実現する。
【解決手段】画素ＴＦＴ７および信号配線上に、コンタクトホール９ａ・１０ａを有する透明な絶縁層９・１０を形成する工程を備え、該工程は、画素ＴＦＴ７および信号配線を覆うように、感光性を有さない第１の絶縁層９を形成する工程と、第１の絶縁層９を覆うように、感光性を有する第２の絶縁層１０を形成する工程と、第２の絶縁層１０を露光および現像により、パターニングする工程と、第２の絶縁層１０をマスクとして上記第１の絶縁層９をエッチングする工程とを含む。 （もっと読む）

【課題】 絶縁破壊をより効果的に防ぐことができる保護回路を用いた、半導体表示装置
の提供を課題とする。
【解決手段】 本発明では、保護ダイオードとして用いるＴＦＴを覆って第１の層間絶縁
膜が形成されており、更に該第１の層間絶縁膜上に形成された配線を覆って、絶縁性の塗
布膜である第２の層間絶縁膜が形成されている場合に、第２の層間絶縁膜の表面に蓄積し
た電荷を放電させる経路を確保するために、該ＴＦＴと他の半導体素子とを接続するため
の配線を、第２の層間絶縁膜上に接するように形成する。なお保護ダイオードとして用い
るＴＦＴは、その第１の端子または第２の端子のいずれか一方がゲート電極と接続された
、所謂ダイオード接続のＴＦＴである。 （もっと読む）

【課題】バックライト光が光センサ等の受光素子に入射することを防ぐ遮光層を形成することなく、環境光を好適に検出する。
【解決手段】表示装置（１００）は、表示パネル（３０）と、画像表示用の光（Ｌ１）を出射する光源（１０、１３）と、帰線期間中に、環境光（Ｌ２）を受光する受光手段（６１）と、光源の光の出射を制御する制御手段（５３）と、帰線期間中における受光手段の受光結果に基づいて、環境光の強度を検出する検出手段（５２）とを備え、制御手段は、帰線期間中に、光源の光の出射が周期的に行われるデューティー比を変化させるように制御する。 （もっと読む）

【課題】マザー基板に形成された複数の有機電界発光表示装置に対する検査を元板単位で行うことができ、検査時間を減らし、コストを低減し、検査の効率性を高めることができる有機電界発光表示装置及びそのマザー基板を提供すること。
【解決手段】有機電界発光素子を含む複数の画素２２５と、画素に選択的に走査信号を印加する複数の走査線Ｓ１〜Ｓｎと、走査線と交差するように形成されて画素にデータ信号を印加する複数のデータ線Ｄ１〜Ｄ３ｍと、走査線に走査信号を印加する走査駆動部２３０と、走査駆動部と電気的に連結される少なくとも１つの第１回路部２８０と、を含み、第１回路部の一側端は、走査駆動部と電気的に連結されて、第１回路部の他側端は、電気的に断線されたことを特徴とする、有機電界発光表示装置が提供される。 （もっと読む）

【課題】半導体素子形成後の基板の反りを抑制して歩留りよく電気光学装置を製造可能な電気光学装置の製造方法を提供すること。
【解決手段】本適用例の電気光学装置の製造方法としての液晶装置の製造方法は、半導体素子が形成される前の基板を熱処理する熱処理工程（ステップＳ１）と、熱処理後の基板の反りによる凸面が一定の方向に向くように基板を再配置する配置工程（ステップＳ２）と、上記凸面側に半導体素子を形成する素子形成工程（ステップＳ３）と、を備えた。 （もっと読む）

【課題】 従来の方法より安価なアクティブマトリクスＯＬＥＤディスプレイの製造方法を提供する。
【解決手段】 アクティブマトリクスＯＬＥＤディスプレイの製造方法において、画素の駆動のために、減少した数のフォトリソグラフィによる構造化段階により、少なくとも２つの薄膜トランジスタ及び記憶コンデンサを設ける。 （もっと読む）

【課題】検査を低コストで正確に行なうことが可能な画像表示装置を提供する。
【解決手段】このＬＣＤモジュールは、検査時に各Ｎ型ＴＦＴ２６を介して各奇数番の組のデータ線６に信号ＤＯを与えるための奇数データ端子３６と、検査時に各Ｎ型ＴＦＴ２７を介して各偶数番の組のデータ線６に信号ＤＥを与えるための偶数データ端子３５と、検査時にＮ型ＴＦＴ２６，２７のゲートに制御信号φＣを与えるための制御端子３４と、通常動作時に複数のデータ線６に階調電位ＶＧを与えるための複数のデータ端子３０とを備え、検査時に使用する端子３４〜３６のピッチは複数のデータ端子３０のピッチよりも大きい。したがって、プローブの位置精度を低下させることができ、検査装置の低コスト化を図ることができる。 （もっと読む）

【課題】補助容量の容量を減少させることなく遮光性のある補助容量線の面積を縮小し、開口率を向上させることができる液晶表示装置を提供する。
【解決手段】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層に紫外線を照射することにより高導電率化されたソース領域を構成し、補助容量線を画素電極とソース領域との間にそれぞれ絶縁層を介して形成する。補助容量線と画素電極との間に形成される補助容量に加え、ソース領域と補助容量線との間で形成される容量分だけ総補助容量を増加させることが可能となるため、その分だけ補助容量線の面積を縮小することができ、開口率が向上する。 （もっと読む）

【課題】画像表示媒体の撓みの大きさを検出する撓み検出手段を画像表示媒体の外面に取り付ける場合に比べて、長期間にわたって精度良く画像表示媒体の撓みの大きさを検出する、電子ペーパを提供する。
【解決手段】入力された画像情報により示される画像が形成される画像形成領域を内部に有すると共に、可撓性を有し、かつ画像形成領域に形成された画像が視認可能な画像表示基板が、対向して配置された表示基板と背面基板１４とを有し、画像表示媒体の外部に露出しないように背面基板１４の表示基板との対向面に画像表示媒体の撓みの大きさを検出する撓み検出部３４Ａを固定した。 （もっと読む）

【課題】平板表示装置及びその製造方法を提供する。
【解決手段】基板と、ＴＦＴ活性層と、キャパシタの第１下部電極及び第１下部電極上に形成されたキャパシタの第１上部電極と、第１絶縁層と、チャンネル領域に対応する領域に順次に形成されたゲート下部電極及びゲート上部電極と、キャパシタの第１上部電極に対応する領域に順次に形成されたキャパシタの第２下部電極及び上部電極と、画素下部電極及び画素下部電極を露出させるように画素下部電極エッジの上部に配された画素上部電極と、活性層のソース及びドレイン領域を露出させるコンタクトホール、及び画素上部電極エッジの一部を露出させるビアホールによって貫通される第２絶縁層と、第２絶縁層上に形成され、コンタクトホール及びビアホールを通じて、ソース、ドレイン領域及び画素上部電極と接続するソース及びドレイン電極と、を備える平板表示装置。 （もっと読む）

【課題】ブラック映像が入力される時間を短縮させる有機電界発光表示装置及びその駆動方法を提供する。
【解決手段】データ信号及び走査信号を受信して映像を表現する画素部と、一般的な映像が表現される第１フレームを実現するデータと、前記第１フレームの間に周期的に画面全体がブラックで表現される第２フレームを実現するデータとを生成するデータ駆動部と、前記走査信号を生成して出力する第１走査駆動回路及び第２走査駆動回路と、前記第１走査駆動回路と前記第２走査駆動回路とを電気的に接続または遮断するスイッチ部とを備え、前記第２フレームを実現するデータが出力された場合、前記第１走査駆動回路と前記第２走査駆動回路とが並列に駆動して同時に走査信号を生成する走査駆動部と、前記スイッチ部を制御する駆動制御信号を出力する制御部と、を備える。 （もっと読む）

【課題】電気特性のバラツキが少ないＴＦＴを備えた電気光学装置の製造方法及び電気光
学装置を提供すること。
【解決手段】本発明の電気光学装置１０の製造方法は、表示領域１２の周囲の少なくとも
１箇所に、ＴＦＴの製造時に、同時に、同条件で、同じ層構造の半導体層を備える膜厚測
定用素子Ｘ部分を形成する工程と、前記ＴＦＴのチャネルエッチング時に前記膜厚測定用
素子Ｘ部分の半導体層も同時にエッチングする工程と、得られた膜厚測定用素子Ｘの半導
体層の膜厚を測定することによって前記ＴＦＴのチャネル領域の半導体層の膜厚を求める
工程と、を備えることを特徴とする。 （もっと読む）

【課題】高密度ディスプレイの端子部に形成される下層導電層を層間分離するための層間絶縁膜（絶縁性バンク）を高いパターン精度で形成する。
【解決手段】端子部４０において、基板４１には、濡れ性変化層４３が形成されており、その上に導電層４５がパターン形成されている。導電層４５で覆われていない濡れ性変化層４３の表面には、層間絶縁膜４７が形成されており、さらに層間絶縁膜４７の間には、導電層４５を覆うように実装引出し配線４９が形成されている。層間絶縁膜４７は、端子部４０の層間絶縁膜４７を形成する領域にパターンが描画されたフォトマスク越しに波長２５４ｎｍのＤｅｅｐＵＶ光を照射し、濡れ性変化層上に高表面自由エネルギー領域を形成した後、微細なライン形状でスクリーン印刷法によって形成する。 （もっと読む）

【課題】表示品位の低下を抑制して、薄膜トランジスタの欠陥を修正する。
【解決手段】複数のサブ画素Ｐａ及びＰｂを有する複数の画素Ｐと、サブ画素Ｐａ及びＰｂにそれぞれ設けられ、各々、ソース電極１４ａａ、ドレイン電極１４ｂａ及び半導体層１３ａを有する複数のＴＦＴ５ａ及び５ｂと、各ＴＦＴ５ａ及び５ｂにドレイン線１４ｂを介してそれぞれ接続された複数のサブ画素電極１６とを備えたＴＦＴ基板の製造方法であって、サブ画素Ｐａ及びＰｂのＴＦＴ５ａ及び５ｂの欠陥を検出する工程と、欠陥が検出されたサブ画素Ｐａのドレイン線１４ｂを切断する工程と、サブ画素Ｐａのサブ画素電極１６及びサブ画素Ｐｂのサブ画素電極１６の間の導通を取る工程と、サブ画素Ｐｂの半導体層１３ａをアニールする工程とを備える。 （もっと読む）