表示装置
【課題】薄型化、低コスト化を図る。
【解決手段】基板と、表示領域に設けられた複数の画素と、前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、前記表示領域以外の領域に設けられた少なくとも１個の保護ダイオード素子を有し、前記少なくとも１個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続される。前記各画素は、前記基板上に形成されたアクティブ素子を有し、前記少なくとも１個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成される。前記少なくとも１個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタである
【解決手段】基板と、表示領域に設けられた複数の画素と、前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、前記表示領域以外の領域に設けられた少なくとも１個の保護ダイオード素子を有し、前記少なくとも１個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続される。前記各画素は、前記基板上に形成されたアクティブ素子を有し、前記少なくとも１個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成される。前記少なくとも１個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタである
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係わり、特に、表示装置の薄型化、低コスト化を図る上で有効な技術に関する。
【背景技術】
【０００２】
アクティブ素子として薄膜トランジスタを使用するＴＦＴ方式の液晶表示装置は高精細な画像を表示できるため、テレビ、パソコン用ディスプレイ等の表示装置として使用されている。特に、小型のＴＦＴ方式の液晶表示装置は、例えば下記特許文献１に記載されているように、携帯電話機の表示部として多用されている。
一般に、液晶表示装置の液晶表示パネルは、隣接する２本の走査線（ゲート線ともいう。）と、隣接する２本の映像線（ソース線またはドレイン線ともいう。）とで囲まれる領域に、走査線からの走査信号によってオンする薄膜トランジスタと、映像線からの映像信号が前述の薄膜トランジスタを介して供給される画素電極とが形成されて、所謂、画素が構成される。
これら複数の画素が形成された領域が表示領域であり、当該表示領域を囲んで周辺領域が存在する。周辺領域には、映像駆動回路及び走査線駆動回路を構成する半導体チップ、あるいは、表示領域の走査線と、映像線とを夫々接続するための配線が設けられている。
また、液晶表示パネルは周辺部に形成された端子群を有し、この端子群には、フレキシブル基板が電気的・機械的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２５４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の液晶表示装置において、液晶表示パネルの周辺領域に形成される半導体チップは、電源回路を有する。そして、フレキシブル基板には、電源回路を構成する電圧安定化コンデンサ、および昇圧用コンデンサが実装される。さらに、フレキシブル基板には、保護ダイオードも実装されている。
しかしながら、従来の液晶表示装置では、フレキシブル基板上に、電圧安定化コンデンサ、昇圧用コンデンサ、および、保護ダイオードを実装する必要があり、液晶表示装置の小型化の観点においては、その分不利という問題点があった。また、電圧安定化コンデンサ、昇圧用コンデンサ、および、保護ダイオードは、汎用のチップ部品を用いるためた、その分、液晶表示装置の製造コストが上昇するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、薄型化、低コスト化を図ることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）基板と、表示領域に設けられた複数の画素と、前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、前記表示領域以外の領域に設けられた少なくとも１個の保護ダイオード素子を有し、前記少なくとも１個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続されている。
（２）（１）において、前記各画素は、前記基板上に形成されたアクティブ素子を有し、前記少なくとも１個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成される。
（３）（１）または（２）において、前記少なくとも１個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタである。
（４）（１）ないし（３）の何れかにおいて、前記基板は、前記複数の画素を駆動する駆動回路を有し、前記駆動回路は、内部電源電圧を生成する電源回路を有し、前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の安定化コンデンサが実装されており、前記少なくとも１個のダイオード素子は、前記フレキシブル基板上で、前記フレキシブル基板の外部電源電圧が入力される端子と、前記フレキシブル基板の前記安定化コンデンサが接続される端子の中の１つの端子との間に接続されている。
（５）（４）において、前記基板の前記表示領域の周囲には、前記駆動回路から前記画素に駆動電圧を供給する配線層が形成されており、前記少なくとも１個のダイオード素子は、前記駆動回路の前記基板の一辺に直交する２辺の少なくとも一方の辺の外側で、前記配線層の外側の領域に形成されている。
（６）（４）または（５）において、前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の昇圧用コンデンサが実装されている。
【発明の効果】
【０００６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、薄型化、低コスト化を図ることが可能となる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施例の液晶表示装置の液晶表示パネルの概略構成を示すブロック図である。
【図２】本実施例の第１の基板を説明するための模式図である。
【図３】半導体チップの電源回路が生成する複数の電圧レベルの電圧、及び、各信号線に供給する電圧波形の一例を示す図である。
【図４】従来の液晶表示パネルの第１の基板（ＳＵＢ１）を説明するための模式図である。
【図５】図１、図４に示す保護ダイオード（Ｄ１，Ｄ２）の具体的な構成を説明するための図である。
【図６】図１に示す保護ダイオード（Ｄ１，Ｄ２）の配置位置を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例では、表示パネルの一例として液晶表示パネルを用いて説明する。なお、表示パネルとしては、液晶表示パネルに限らず、有機発光ダイオード素子や表面伝導型電子放出素子を用いることも可能である。
［実施例］
図１は、本発明の実施例の液晶表示装置の液晶表示パネルの概略構成を示すブロック図である。本実施例の液晶表示装置は、携帯電話機の表示部として使用される、小型のＴＦＴ方式の液晶表示装置である。
図１に示すように、本実施例の液晶表示パネルは、画素電極、薄膜トランジスタ等が設けられた第１の基板（ＴＦＴ基板、アクティブマトリクス基板ともいう）（ＳＵＢ１）と、カラーフィルタ等が形成される第２の基板（対向基板ともいう）（ＳＵＢ２）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
このように、本実施例の液晶表示装置では、液晶が一対の基板の間に挟持された構造となっている。
【０００９】
また、第１の基板（ＳＵＢ１）は、第２の基板（ＳＵＢ２）よりも大きな面積を有し、第１の基板（ＳＵＢ１）の、第２の基板（ＳＵＢ２）と対向しない領域には、薄膜トランジスタを駆動するドライバを構成する半導体チップ（Ｄｒ）が実装され、さらに、当該領域の一辺の周辺部には、フレキシブル配線基板（ＦＰＣ）が実装される。本実施例では半導体チップ（Ｄｒ）により表示装置を駆動する例を示しているが、駆動回路を薄膜トランジスタ等を用いて第１の基板（ＳＵＢ１）に一体的に形成して駆動回路を内蔵するようにしてもよい。
尚、基板の材質は絶縁性の基板であればよく、ガラスに限られず、プラスチックなどでもよい。また、カラーフィルタは対向基板側ではなくＴＦＴ基板側に設けてもよい。また、対向電極は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば対向基板側に設けられる。ＩＰＳ方式の場合は、ＴＦＴ基板側に設けられる。
なお、本発明において、液晶表示パネルの内部構造とは関係がない場合は、液晶表示パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶表示パネルであっても適用可能である。
【００１０】
図２は、本実施例の第１の基板（ＳＵＢ１）を説明するための模式図である。
図２において、１は液晶表示パネル、ＡＲは表示領域であり、この表示領域ＡＲ内には、画素２がマトリクス状に形成される。画素２は、画素電極（ＰＸ）と、映像電圧を画素電極（ＰＸ）に印加するための薄膜トランジスタ（ＴＦＴ）を有する。また、各画素２には、走査線（Ｇ）、映像線（Ｄ）、及び対向電極線（Ｃ）が接続されている。
行方向の薄膜トランジスタ（ＴＦＴ）のゲート電極は、走査線（Ｇ）に接続され、列方向の薄膜トランジスタ（ＴＦＴ）のドレイン電極は、映像線（Ｄ）に接続される。薄膜トランジスタ（ＴＦＴ）のソース電極は、画素電極（ＰＸ）に接続される。また、画素電極（ＰＸ）と対向電極線（Ｃ）との間には、等価的に液晶容量（ＣＬＣ）が形成されるとともに、画素電極（ＰＸ）と対向電極線（Ｃ）との間には、保持容量（Ｃａｄｄ）も配置される。
走査線（Ｇ）は走査線配線（ＧＷ）を介して、また、対向電極線（Ｃ）は対向電極線配線（ＣＷ）を介して半導体チップ（Ｄｒ）に接続される。なお、映像線（Ｄ）も、映像線配線（図示せず）を介して、半導体チップ（Ｄｒ）に接続される。
本実施例では、走査線（Ｇ）に、薄膜トランジスタ（ＴＦＴ）をオンとするＨｉｇｈレベルの走査電圧を順次印加する。これにより、１表示ラインの薄膜トランジスタ（ＴＦＴ）が順次オンとなり、映像線（Ｄ）上の映像電圧が、１表示ラインの画素電極（ＰＸ）に印加される。これにより、液晶表示パネル１に画像が表示される。
【００１１】
第１の基板（ＳＵＢ１）の周辺部に実装されるフレキシブル配線基板（ＦＰＣ）には、電圧安定化コンデンサ８と、昇圧用コンデンサ９が実装されている。また、液晶表示パネル内１の周辺部の表示領域（ＡＲ）外には、Ｄ１，Ｄ２の保護ダイオード１０Ａが形成される。
外部より映像信号、第１の外部電源電圧（ＶＣＩ）１１、および第２の外部電源電圧（ＶＳＳ）１２がフレキシブル基板（ＦＰＣ）に入力されると、それらは、それぞれ半導体チップ（Ｄｒ）に入力される。
半導体チップ（Ｄｒ）は、電源回路を有しており、この電源回路は、電圧安定化コンデンサ８、昇圧用コンデンサ９、及び保護ダイオード１０Ａで構成される。半導体チップ（Ｄｒ）の電源回路は、第１の外部電源電圧（ＶＣＩ）１１と、第２の外部電源電圧（ＶＳＳ）１２とを用いて、電圧安定化コンデンサ８と、昇圧用コンデンサ９を用いたチャージポンプ回路により、各配線に供給する複数の電圧レベルの内部電源電圧を生成する。
【００１２】
図３に、半導体チップ（Ｄｒ）内の電源回路が生成する複数の電圧レベルの電圧、及び、各信号線に供給する電圧波形の一例を示す。なお、この図３は、模式図であり、各電圧レベルを正確に表すものではない。
半導体チップ（Ｄｒ）内の電源回路は、第１の外部電源電圧（ＶＣＩ）１１と、第２の外部電源電圧（ＶＳＳ）１２とから、レギュレータ回路等により基準電圧（ＶＣ）を生成する。その後、電圧安定化コンデンサ８と、昇圧用コンデンサ９を用いたチャージポンプ回路等により、走査線正電源（ＶＧ１）２０、走査線負電源（ＶＧ２）２１、映像線正電源（ＶＤ１）２２、映像線負電源（ＶＤ２）２３、対向電極線正電源（ＶＣＯＭ１）２４、及び、対向電極線負電源（ＶＣＯＭ２）２５を更に生成する。
生成した２０ないし２５の内部電源電圧を用い、例えば、走査線電圧２６、映像線電圧２７、及び、対向電極線電圧２８を、それぞれ薄膜トランジスタ（ＴＦＴ）のゲート電極とドレイン電極、および、対向電極線（Ｃ）に供給する。
【００１３】
Ｄ１，Ｄ２からなる保護ダイオード１０Ａは、複数の電圧レベルの電圧生成時の立ち上がり時間差等による電圧順位の逆ざやによる半導体チップ（Ｄｒ）のラッチアップや、半導体チップ（Ｄｒ）内の故障を抑制するためのものである。
ここで、Ｄ１の保護ダイオードは、第１の基板（ＳＵＢ１）上に形成されたダイオード配線（ＤＷ）を介して、第１の外部電源電圧（ＶＣＩ）１１の入力端子と、電源回路で生成される映像線正電源（ＶＤ１）を安定化するための安定化コンデンサ（Ｃ１）が接続される端子との間に接続され、Ｄ２の保護ダイオードは、第１の基板（ＳＵＢ１）上に形成されたダイオード配線（ＤＷ）を介して、半導体チップ（Ｄｒ）の第２の外部電源電圧（ＶＳＳ）１２の入力端子と、電源回路で生成される走査線負電源（ＶＧ２）を安定化するための安定化コンデンサ（Ｃ２）が接続される端子との間に接続される。
Ｄ１，Ｄ２の保護ダイオード１０Ａは、画素２内の薄膜トランジスタ（ＴＦＴ）と同一工程で作成される。同様に、ダイオード配線も、例えば、走査線（Ｇ）、あるいは、映像線（Ｄ）と同一工程で作成される。
【００１４】
図５は、Ｄ１，Ｄ２の保護ダイオード１０Ａの具体的な構成を説明するための図である。図５（ａ）に示すように、Ｄ１，Ｄ２の保護ダイオード１０Ａは、薄膜トランジスタのドレイン電極とゲート電極とを共通に接続した、所謂、ダイオード接続の薄膜トランジスタで構成される。
前述したように、Ｄ１，Ｄ２の保護ダイオード１０Ａは、画素２内の薄膜トランジスタ（ＴＦＴ）と同一工程で作成される。したがって、画素２内の薄膜トランジスタ（ＴＦＴ）の半導体層がアモルファスシリコンで構成される場合には、Ｄ１，Ｄ２の保護ダイオード１０Ａの半導体層もアモルファスシリコンで構成される。
さらに、駆動回路を、薄膜トランジスタ等を用いて第１の基板（ＳＵＢ１）に一体的に形成して、駆動回路を内蔵する場合、画素２内の薄膜トランジスタ（ＴＦＴ）の半導体層はポリシリコンで構成される。したがって、この場合には、Ｄ１，Ｄ２の保護ダイオード１０Ａの半導体層もポリシリコンで構成される。
また、図２、図４では、Ｄ１，Ｄ２の保護ダイオード１０Ａが、１個のみを場合を図示しているが、図５（ｂ）、（ｃ）に示すように、Ｄ１，Ｄ２の保護ダイオードは、２個以上のダイオードが直列、あるいは並列に接続されたものであってもよい。
【００１５】
図６は、Ｄ１，Ｄ２の保護ダイオード１０Ａの配置位置を説明するための回路図である。図６に示すように、第１の基板（ＳＵＢ１）の表示領域（ＡＲ）の周囲には、走査線配線（ＧＷ）が密に形成されている。
そのため、第１の基板（ＳＵＢ１）の表示領域（ＡＲ）の周囲に、Ｄ１，Ｄ２の保護ダイオード１０Ａ、あるいはダイオード配線（ＤＷ）を配置するためには、第１の基板（ＳＵＢ１）の面積を広げる必要がある。
そこで、半導体チップ（Ｄｒ）の一方の短辺の外側、あるいは、図６に示すように、半導体チップ（Ｄｒ）の２つの短辺の外側で、走査線配線（ＧＷ）における半導体チップ（Ｄｒ）に接続される斜め配線の外側に、Ｄ１，Ｄ２の保護ダイオード１０Ａを配置することにより、第１の基板（ＳＵＢ１）の面積を広げることなく、Ｄ１，Ｄ２の保護ダイオード１０Ａを配置することが可能となる。
【００１６】
［従来例］
図４は、従来の液晶表示パネルの第１の基板（ＳＵＢ１）を説明するための模式図である。図４に示す従来の液晶表示パネルは、Ｄ１，Ｄ２の保護ダイオード１０がフレキシブル配線基板（ＦＰＣ）上に実装されている点で、図２に示す本実施例の液晶表示パネルと相違するが、それ以外の点は同じであるので再度の説明は省略する。
図４に示す従来の液晶表示パネル１においては、フレキシブル基板（ＦＰＣ）上に、電圧安定化コンデンサ８と、昇圧用コンデンサ９、および、保護ダイオード（Ｄ１，Ｄ２）１０を実装する必要があり、液晶表示パネルの小型化の観点においてはその分不利であり、また、それらの部品は、汎用のチップ部品を用いるため、その分、液晶表示装置の製造コストが上昇する。
【００１７】
これに対して、本実施例では、液晶表示パネルを構成する第１の基板（ＳＵＢ１）上に、ダイオード（Ｄ１，Ｄ２）を形成し、それを保護ダイオードとして用いることにより、フレキシブル配線基板（ＦＰＣ）上の保護ダイオード（Ｄ１，Ｄ２）を削除することができる。
これにより、本実施例では、従来よりも液晶表示パネル１の小型化を図ることができ、また、そのダイオードに関しては、液晶表示パネル１内の配線、薄膜トランジスタ（ＴＦＴ）を形成するために必要な、金属層、Ｓｉ層で同時に形成することができるので、従来の液晶表示パネル１の製造コストと同等で、ダイオード（Ｄ１，Ｄ２）を形成できるため、その分、汎用ダイオード分の製造コストを低減することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００１８】
ＳＵＢ１ 第１の基板（ＴＦＴ基板、アクティブマトリクス基板）
ＳＵＢ２ 第２の基板（対向基板）
Ｄｒ 半導体チップ
ＦＰＣ フレキシブル配線基板
ＡＲ 表示領域
ＰＸ 画素電極
ＴＦＴ 薄膜トランジスタ
Ｇ 走査線
ＧＷ 走査線配線
Ｄ 映像線
Ｃ 対向電極線
ＣＷ 対向電極線配線
ＤＷ ダイオード配線
ＣＬＣ 液晶容量
Ｃａｄｄ 保持容量
１ 液晶表示パネル
２ 画素
８ 電圧安定化コンデンサ
９ 昇圧用コンデンサ
１０，１０Ａ 保護ダイオード（Ｄ１，Ｄ２）
【技術分野】
【０００１】
本発明は、表示装置に係わり、特に、表示装置の薄型化、低コスト化を図る上で有効な技術に関する。
【背景技術】
【０００２】
アクティブ素子として薄膜トランジスタを使用するＴＦＴ方式の液晶表示装置は高精細な画像を表示できるため、テレビ、パソコン用ディスプレイ等の表示装置として使用されている。特に、小型のＴＦＴ方式の液晶表示装置は、例えば下記特許文献１に記載されているように、携帯電話機の表示部として多用されている。
一般に、液晶表示装置の液晶表示パネルは、隣接する２本の走査線（ゲート線ともいう。）と、隣接する２本の映像線（ソース線またはドレイン線ともいう。）とで囲まれる領域に、走査線からの走査信号によってオンする薄膜トランジスタと、映像線からの映像信号が前述の薄膜トランジスタを介して供給される画素電極とが形成されて、所謂、画素が構成される。
これら複数の画素が形成された領域が表示領域であり、当該表示領域を囲んで周辺領域が存在する。周辺領域には、映像駆動回路及び走査線駆動回路を構成する半導体チップ、あるいは、表示領域の走査線と、映像線とを夫々接続するための配線が設けられている。
また、液晶表示パネルは周辺部に形成された端子群を有し、この端子群には、フレキシブル基板が電気的・機械的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２５４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の液晶表示装置において、液晶表示パネルの周辺領域に形成される半導体チップは、電源回路を有する。そして、フレキシブル基板には、電源回路を構成する電圧安定化コンデンサ、および昇圧用コンデンサが実装される。さらに、フレキシブル基板には、保護ダイオードも実装されている。
しかしながら、従来の液晶表示装置では、フレキシブル基板上に、電圧安定化コンデンサ、昇圧用コンデンサ、および、保護ダイオードを実装する必要があり、液晶表示装置の小型化の観点においては、その分不利という問題点があった。また、電圧安定化コンデンサ、昇圧用コンデンサ、および、保護ダイオードは、汎用のチップ部品を用いるためた、その分、液晶表示装置の製造コストが上昇するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、薄型化、低コスト化を図ることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）基板と、表示領域に設けられた複数の画素と、前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、前記表示領域以外の領域に設けられた少なくとも１個の保護ダイオード素子を有し、前記少なくとも１個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続されている。
（２）（１）において、前記各画素は、前記基板上に形成されたアクティブ素子を有し、前記少なくとも１個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成される。
（３）（１）または（２）において、前記少なくとも１個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタである。
（４）（１）ないし（３）の何れかにおいて、前記基板は、前記複数の画素を駆動する駆動回路を有し、前記駆動回路は、内部電源電圧を生成する電源回路を有し、前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の安定化コンデンサが実装されており、前記少なくとも１個のダイオード素子は、前記フレキシブル基板上で、前記フレキシブル基板の外部電源電圧が入力される端子と、前記フレキシブル基板の前記安定化コンデンサが接続される端子の中の１つの端子との間に接続されている。
（５）（４）において、前記基板の前記表示領域の周囲には、前記駆動回路から前記画素に駆動電圧を供給する配線層が形成されており、前記少なくとも１個のダイオード素子は、前記駆動回路の前記基板の一辺に直交する２辺の少なくとも一方の辺の外側で、前記配線層の外側の領域に形成されている。
（６）（４）または（５）において、前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の昇圧用コンデンサが実装されている。
【発明の効果】
【０００６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、薄型化、低コスト化を図ることが可能となる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施例の液晶表示装置の液晶表示パネルの概略構成を示すブロック図である。
【図２】本実施例の第１の基板を説明するための模式図である。
【図３】半導体チップの電源回路が生成する複数の電圧レベルの電圧、及び、各信号線に供給する電圧波形の一例を示す図である。
【図４】従来の液晶表示パネルの第１の基板（ＳＵＢ１）を説明するための模式図である。
【図５】図１、図４に示す保護ダイオード（Ｄ１，Ｄ２）の具体的な構成を説明するための図である。
【図６】図１に示す保護ダイオード（Ｄ１，Ｄ２）の配置位置を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例では、表示パネルの一例として液晶表示パネルを用いて説明する。なお、表示パネルとしては、液晶表示パネルに限らず、有機発光ダイオード素子や表面伝導型電子放出素子を用いることも可能である。
［実施例］
図１は、本発明の実施例の液晶表示装置の液晶表示パネルの概略構成を示すブロック図である。本実施例の液晶表示装置は、携帯電話機の表示部として使用される、小型のＴＦＴ方式の液晶表示装置である。
図１に示すように、本実施例の液晶表示パネルは、画素電極、薄膜トランジスタ等が設けられた第１の基板（ＴＦＴ基板、アクティブマトリクス基板ともいう）（ＳＵＢ１）と、カラーフィルタ等が形成される第２の基板（対向基板ともいう）（ＳＵＢ２）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
このように、本実施例の液晶表示装置では、液晶が一対の基板の間に挟持された構造となっている。
【０００９】
また、第１の基板（ＳＵＢ１）は、第２の基板（ＳＵＢ２）よりも大きな面積を有し、第１の基板（ＳＵＢ１）の、第２の基板（ＳＵＢ２）と対向しない領域には、薄膜トランジスタを駆動するドライバを構成する半導体チップ（Ｄｒ）が実装され、さらに、当該領域の一辺の周辺部には、フレキシブル配線基板（ＦＰＣ）が実装される。本実施例では半導体チップ（Ｄｒ）により表示装置を駆動する例を示しているが、駆動回路を薄膜トランジスタ等を用いて第１の基板（ＳＵＢ１）に一体的に形成して駆動回路を内蔵するようにしてもよい。
尚、基板の材質は絶縁性の基板であればよく、ガラスに限られず、プラスチックなどでもよい。また、カラーフィルタは対向基板側ではなくＴＦＴ基板側に設けてもよい。また、対向電極は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば対向基板側に設けられる。ＩＰＳ方式の場合は、ＴＦＴ基板側に設けられる。
なお、本発明において、液晶表示パネルの内部構造とは関係がない場合は、液晶表示パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶表示パネルであっても適用可能である。
【００１０】
図２は、本実施例の第１の基板（ＳＵＢ１）を説明するための模式図である。
図２において、１は液晶表示パネル、ＡＲは表示領域であり、この表示領域ＡＲ内には、画素２がマトリクス状に形成される。画素２は、画素電極（ＰＸ）と、映像電圧を画素電極（ＰＸ）に印加するための薄膜トランジスタ（ＴＦＴ）を有する。また、各画素２には、走査線（Ｇ）、映像線（Ｄ）、及び対向電極線（Ｃ）が接続されている。
行方向の薄膜トランジスタ（ＴＦＴ）のゲート電極は、走査線（Ｇ）に接続され、列方向の薄膜トランジスタ（ＴＦＴ）のドレイン電極は、映像線（Ｄ）に接続される。薄膜トランジスタ（ＴＦＴ）のソース電極は、画素電極（ＰＸ）に接続される。また、画素電極（ＰＸ）と対向電極線（Ｃ）との間には、等価的に液晶容量（ＣＬＣ）が形成されるとともに、画素電極（ＰＸ）と対向電極線（Ｃ）との間には、保持容量（Ｃａｄｄ）も配置される。
走査線（Ｇ）は走査線配線（ＧＷ）を介して、また、対向電極線（Ｃ）は対向電極線配線（ＣＷ）を介して半導体チップ（Ｄｒ）に接続される。なお、映像線（Ｄ）も、映像線配線（図示せず）を介して、半導体チップ（Ｄｒ）に接続される。
本実施例では、走査線（Ｇ）に、薄膜トランジスタ（ＴＦＴ）をオンとするＨｉｇｈレベルの走査電圧を順次印加する。これにより、１表示ラインの薄膜トランジスタ（ＴＦＴ）が順次オンとなり、映像線（Ｄ）上の映像電圧が、１表示ラインの画素電極（ＰＸ）に印加される。これにより、液晶表示パネル１に画像が表示される。
【００１１】
第１の基板（ＳＵＢ１）の周辺部に実装されるフレキシブル配線基板（ＦＰＣ）には、電圧安定化コンデンサ８と、昇圧用コンデンサ９が実装されている。また、液晶表示パネル内１の周辺部の表示領域（ＡＲ）外には、Ｄ１，Ｄ２の保護ダイオード１０Ａが形成される。
外部より映像信号、第１の外部電源電圧（ＶＣＩ）１１、および第２の外部電源電圧（ＶＳＳ）１２がフレキシブル基板（ＦＰＣ）に入力されると、それらは、それぞれ半導体チップ（Ｄｒ）に入力される。
半導体チップ（Ｄｒ）は、電源回路を有しており、この電源回路は、電圧安定化コンデンサ８、昇圧用コンデンサ９、及び保護ダイオード１０Ａで構成される。半導体チップ（Ｄｒ）の電源回路は、第１の外部電源電圧（ＶＣＩ）１１と、第２の外部電源電圧（ＶＳＳ）１２とを用いて、電圧安定化コンデンサ８と、昇圧用コンデンサ９を用いたチャージポンプ回路により、各配線に供給する複数の電圧レベルの内部電源電圧を生成する。
【００１２】
図３に、半導体チップ（Ｄｒ）内の電源回路が生成する複数の電圧レベルの電圧、及び、各信号線に供給する電圧波形の一例を示す。なお、この図３は、模式図であり、各電圧レベルを正確に表すものではない。
半導体チップ（Ｄｒ）内の電源回路は、第１の外部電源電圧（ＶＣＩ）１１と、第２の外部電源電圧（ＶＳＳ）１２とから、レギュレータ回路等により基準電圧（ＶＣ）を生成する。その後、電圧安定化コンデンサ８と、昇圧用コンデンサ９を用いたチャージポンプ回路等により、走査線正電源（ＶＧ１）２０、走査線負電源（ＶＧ２）２１、映像線正電源（ＶＤ１）２２、映像線負電源（ＶＤ２）２３、対向電極線正電源（ＶＣＯＭ１）２４、及び、対向電極線負電源（ＶＣＯＭ２）２５を更に生成する。
生成した２０ないし２５の内部電源電圧を用い、例えば、走査線電圧２６、映像線電圧２７、及び、対向電極線電圧２８を、それぞれ薄膜トランジスタ（ＴＦＴ）のゲート電極とドレイン電極、および、対向電極線（Ｃ）に供給する。
【００１３】
Ｄ１，Ｄ２からなる保護ダイオード１０Ａは、複数の電圧レベルの電圧生成時の立ち上がり時間差等による電圧順位の逆ざやによる半導体チップ（Ｄｒ）のラッチアップや、半導体チップ（Ｄｒ）内の故障を抑制するためのものである。
ここで、Ｄ１の保護ダイオードは、第１の基板（ＳＵＢ１）上に形成されたダイオード配線（ＤＷ）を介して、第１の外部電源電圧（ＶＣＩ）１１の入力端子と、電源回路で生成される映像線正電源（ＶＤ１）を安定化するための安定化コンデンサ（Ｃ１）が接続される端子との間に接続され、Ｄ２の保護ダイオードは、第１の基板（ＳＵＢ１）上に形成されたダイオード配線（ＤＷ）を介して、半導体チップ（Ｄｒ）の第２の外部電源電圧（ＶＳＳ）１２の入力端子と、電源回路で生成される走査線負電源（ＶＧ２）を安定化するための安定化コンデンサ（Ｃ２）が接続される端子との間に接続される。
Ｄ１，Ｄ２の保護ダイオード１０Ａは、画素２内の薄膜トランジスタ（ＴＦＴ）と同一工程で作成される。同様に、ダイオード配線も、例えば、走査線（Ｇ）、あるいは、映像線（Ｄ）と同一工程で作成される。
【００１４】
図５は、Ｄ１，Ｄ２の保護ダイオード１０Ａの具体的な構成を説明するための図である。図５（ａ）に示すように、Ｄ１，Ｄ２の保護ダイオード１０Ａは、薄膜トランジスタのドレイン電極とゲート電極とを共通に接続した、所謂、ダイオード接続の薄膜トランジスタで構成される。
前述したように、Ｄ１，Ｄ２の保護ダイオード１０Ａは、画素２内の薄膜トランジスタ（ＴＦＴ）と同一工程で作成される。したがって、画素２内の薄膜トランジスタ（ＴＦＴ）の半導体層がアモルファスシリコンで構成される場合には、Ｄ１，Ｄ２の保護ダイオード１０Ａの半導体層もアモルファスシリコンで構成される。
さらに、駆動回路を、薄膜トランジスタ等を用いて第１の基板（ＳＵＢ１）に一体的に形成して、駆動回路を内蔵する場合、画素２内の薄膜トランジスタ（ＴＦＴ）の半導体層はポリシリコンで構成される。したがって、この場合には、Ｄ１，Ｄ２の保護ダイオード１０Ａの半導体層もポリシリコンで構成される。
また、図２、図４では、Ｄ１，Ｄ２の保護ダイオード１０Ａが、１個のみを場合を図示しているが、図５（ｂ）、（ｃ）に示すように、Ｄ１，Ｄ２の保護ダイオードは、２個以上のダイオードが直列、あるいは並列に接続されたものであってもよい。
【００１５】
図６は、Ｄ１，Ｄ２の保護ダイオード１０Ａの配置位置を説明するための回路図である。図６に示すように、第１の基板（ＳＵＢ１）の表示領域（ＡＲ）の周囲には、走査線配線（ＧＷ）が密に形成されている。
そのため、第１の基板（ＳＵＢ１）の表示領域（ＡＲ）の周囲に、Ｄ１，Ｄ２の保護ダイオード１０Ａ、あるいはダイオード配線（ＤＷ）を配置するためには、第１の基板（ＳＵＢ１）の面積を広げる必要がある。
そこで、半導体チップ（Ｄｒ）の一方の短辺の外側、あるいは、図６に示すように、半導体チップ（Ｄｒ）の２つの短辺の外側で、走査線配線（ＧＷ）における半導体チップ（Ｄｒ）に接続される斜め配線の外側に、Ｄ１，Ｄ２の保護ダイオード１０Ａを配置することにより、第１の基板（ＳＵＢ１）の面積を広げることなく、Ｄ１，Ｄ２の保護ダイオード１０Ａを配置することが可能となる。
【００１６】
［従来例］
図４は、従来の液晶表示パネルの第１の基板（ＳＵＢ１）を説明するための模式図である。図４に示す従来の液晶表示パネルは、Ｄ１，Ｄ２の保護ダイオード１０がフレキシブル配線基板（ＦＰＣ）上に実装されている点で、図２に示す本実施例の液晶表示パネルと相違するが、それ以外の点は同じであるので再度の説明は省略する。
図４に示す従来の液晶表示パネル１においては、フレキシブル基板（ＦＰＣ）上に、電圧安定化コンデンサ８と、昇圧用コンデンサ９、および、保護ダイオード（Ｄ１，Ｄ２）１０を実装する必要があり、液晶表示パネルの小型化の観点においてはその分不利であり、また、それらの部品は、汎用のチップ部品を用いるため、その分、液晶表示装置の製造コストが上昇する。
【００１７】
これに対して、本実施例では、液晶表示パネルを構成する第１の基板（ＳＵＢ１）上に、ダイオード（Ｄ１，Ｄ２）を形成し、それを保護ダイオードとして用いることにより、フレキシブル配線基板（ＦＰＣ）上の保護ダイオード（Ｄ１，Ｄ２）を削除することができる。
これにより、本実施例では、従来よりも液晶表示パネル１の小型化を図ることができ、また、そのダイオードに関しては、液晶表示パネル１内の配線、薄膜トランジスタ（ＴＦＴ）を形成するために必要な、金属層、Ｓｉ層で同時に形成することができるので、従来の液晶表示パネル１の製造コストと同等で、ダイオード（Ｄ１，Ｄ２）を形成できるため、その分、汎用ダイオード分の製造コストを低減することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００１８】
ＳＵＢ１ 第１の基板（ＴＦＴ基板、アクティブマトリクス基板）
ＳＵＢ２ 第２の基板（対向基板）
Ｄｒ 半導体チップ
ＦＰＣ フレキシブル配線基板
ＡＲ 表示領域
ＰＸ 画素電極
ＴＦＴ 薄膜トランジスタ
Ｇ 走査線
ＧＷ 走査線配線
Ｄ 映像線
Ｃ 対向電極線
ＣＷ 対向電極線配線
ＤＷ ダイオード配線
ＣＬＣ 液晶容量
Ｃａｄｄ 保持容量
１ 液晶表示パネル
２ 画素
８ 電圧安定化コンデンサ
９ 昇圧用コンデンサ
１０，１０Ａ 保護ダイオード（Ｄ１，Ｄ２）
【特許請求の範囲】
【請求項１】
基板と、
表示領域に設けられた複数の画素と、
前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、
前記表示領域以外の領域に設けられた少なくとも１個の保護ダイオード素子を有し、
前記少なくとも１個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続されていることを特徴とする表示装置。
【請求項２】
前記各画素は、前記基板上に形成されたアクティブ素子を有し、
前記少なくとも１個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記少なくとも１個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタであることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記基板は、前記複数の画素を駆動する駆動回路を有し、
前記駆動回路は、内部電源電圧を生成する電源回路を有し、
前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の安定化コンデンサが実装されており、
前記少なくとも１個のダイオード素子は、前記フレキシブル基板上で、前記フレキシブル基板の外部電源電圧が入力される端子と、前記フレキシブル基板の前記安定化コンデンサが接続される端子の中の１つの端子との間に接続されていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記基板の前記表示領域の周囲には、前記駆動回路から前記画素に駆動電圧を供給する配線層が形成されており、
前記少なくとも１個のダイオード素子は、前記駆動回路の前記基板の一辺に直交する２辺の少なくとも一方の辺の外側で、前記配線層の外側の領域に形成されていることを特徴とする請求項４に記載の表示装置。
【請求項６】
前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の昇圧用コンデンサが実装されていることを特徴とする請求項４または請求項５に記載の表示装置。
【請求項７】
前記基板に対向して配置された対向基板と、
前記基板と前記対向基板との間に挟持された液晶とを有することを特徴とする請求項１ないし請求項６のいずれか１項に記載の表示装置。
【請求項１】
基板と、
表示領域に設けられた複数の画素と、
前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、
前記表示領域以外の領域に設けられた少なくとも１個の保護ダイオード素子を有し、
前記少なくとも１個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続されていることを特徴とする表示装置。
【請求項２】
前記各画素は、前記基板上に形成されたアクティブ素子を有し、
前記少なくとも１個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記少なくとも１個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタであることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記基板は、前記複数の画素を駆動する駆動回路を有し、
前記駆動回路は、内部電源電圧を生成する電源回路を有し、
前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の安定化コンデンサが実装されており、
前記少なくとも１個のダイオード素子は、前記フレキシブル基板上で、前記フレキシブル基板の外部電源電圧が入力される端子と、前記フレキシブル基板の前記安定化コンデンサが接続される端子の中の１つの端子との間に接続されていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記基板の前記表示領域の周囲には、前記駆動回路から前記画素に駆動電圧を供給する配線層が形成されており、
前記少なくとも１個のダイオード素子は、前記駆動回路の前記基板の一辺に直交する２辺の少なくとも一方の辺の外側で、前記配線層の外側の領域に形成されていることを特徴とする請求項４に記載の表示装置。
【請求項６】
前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の昇圧用コンデンサが実装されていることを特徴とする請求項４または請求項５に記載の表示装置。
【請求項７】
前記基板に対向して配置された対向基板と、
前記基板と前記対向基板との間に挟持された液晶とを有することを特徴とする請求項１ないし請求項６のいずれか１項に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２２３９９８（Ｐ２０１０−２２３９９８Ａ）
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願番号】特願２００９−６８２０２（Ｐ２００９−６８２０２）
【出願日】平成２１年３月１９日（２００９．３．１９）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願日】平成２１年３月１９日（２００９．３．１９）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
[ Back to top ]