【課題】起動時や低電圧動作時の出力挙動を改善することが可能な電源回路を提供する。
【解決手段】電源回路１は、入力電圧ＶＩＮの印加端と出力電圧ＶＲＥＧの印加端との間に接続された出力トランジスタＰ１と、出力電圧ＶＲＥＧに応じた帰還電圧ＶＦＢと所定の基準電圧ＶＢとの差分を増幅して誤差電圧Ｖａを生成する誤差増幅部Ｘ１と、入力電圧ＶＩＮの印加端と出力トランジスタＰ１のゲートとの間に接続された抵抗部Ｘ２と、誤差電圧Ｖａに応じて抵抗部Ｘ２に流れる電流Ｉａの電流値を制御する電流制御部Ｘ３と、誤差電圧Ｖａに応じて抵抗部Ｘ２の抵抗値を制御する抵抗制御部Ｘ４と、を有する。 （もっと読む）

【課題】比較的簡易な回路構成で、逆電流の発生を確実に防止する。
【解決手段】基準電圧Ｖrefと、出力電圧ＶOUTに応じたフィードバック電圧の差がエラーアンプ１０により検出され、エラーアンプ１０の検出出力に応じて、出力段を構成するバイポーラパワートランジスタ３の動作がドライバを介して制御され、出力電圧ＶOUTの安定化が図られるよう構成されてなる安定化電圧電源回路において、バイポーラパワートランジスタ３のコレクタに外部から印加される入力電源電圧ＶINと、出力電圧ＶOUTの電位差を比較する比較器１０１が設けられ、比較器１０１は、入力電源電圧ＶINと出力電圧ＶOUTの電位差に応じて、入力電源電圧ＶIN＞出力電圧ＶOUTが保持されるように、バイポーラパワートランジスタ３のベース電流を制御可能に構成されたものとなっている。 （もっと読む）

【課題】多種多様の負荷に対応して電流供給を行なうことができる電流制限回路を提供する。
【解決手段】測定端子２２Ａの他に、電流制限回路１内のＩＧＢＴ素子やフォトカプラが、複数の各負荷３にそれぞれ対応して設けられる。また、負荷３に合わせて形状の異なる測定端子２２Ａを着脱でき、制御手段４５は、各々のフォトカプラに個別の制御信号を供給できるように構成される。測定端子２２Ａと、ＩＧＢＴ素子と、フォトカプラが、複数の負荷３毎にそれぞれ設けられているので、例えばショートまたはオープンとなっていたり、前工程の容量測定などで不良と判定された負荷３に対する電圧印加を遮断して、各負荷３への電流供給を容易に個別制御できる。また、負荷３に合わせて形状の異なる測定端子２２Ａを着脱でき、多種多様の負荷３に対応して最適なタイミングで電流供給を行なえる。 （もっと読む）

【課題】微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電力を得られるようにする電源回路を提供する。
【解決手段】発電素子によって発電された電力を全波整流回路20を介して一端第１コンデンサC1に蓄電し、第１コンデンサC1に蓄電された電力によって、充電制御回路30により、負荷を動作させるために必要な電圧を得られる状態にまで第２コンデンサC2を充電した後、出力制御回路40により、第２コンデンサC2に蓄電された電力を負荷に供給する。これにより、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電圧を有する電力を負荷に供給する。 （もっと読む）

【課題】過熱によるダメージを受けることを防止する出力短絡保護機能を有する電流制限回路を提供する。
【解決手段】出力短絡保護機能を有する電流制限回路１であって、電流入力ユニット１０と駆動トランジスタ１１と電圧レギュレータ抵抗１２と電圧レギュレータトランジスタ１３と遅延ユニット１４を有する。前記駆動トランジスタ１１は、ゲート極Ｇ、ドレイン極Ｄ及びソース極Ｓを有し、前記電圧レギュレータトランジスタ１３は、ゲート極Ｇ、ドレイン極Ｄ、ソース極Ｓ及び寄生容量Ｃ_Ｐを有し、負荷が短絡したときは、前記遅延ユニット１４が前記電圧レギュレータ抵抗１２を介して前記寄生容量Ｃ_Ｐを充電し、前記電圧レギュレータトランジスタ１３の内部抵抗を前記駆動トランジスタ１１の内部抵抗より小さくする。電圧レギュレータトランジスタ１３が低内部抵抗を保持する時間を延長して、一定周期内にその駆動トランジスタ１１を高抵抗に維持する。 （もっと読む）

【課題】簡素な構成で、電圧発生回路の電源電圧が上昇した場合でも出力電圧の変動を精度よく抑制できる集積回路装置及び電子機器等を提供する。
【解決手段】集積回路装置１００は、ソース同士が接続された第１の入力トランジスター及び第２の入力トランジスターにより構成される入力差動対と、第１の入力トランジスターのドレイン電圧に基づいてゲート電圧を制御される出力トランジスターと、第１の入力トランジスターのドレイン電流と第２の入力トランジスターのドレイン電流との差の電流を出力トランジスターのゲートに供給するカレントミラー回路と、出力トランジスターのゲート及びドレインの間に挿入される第１の容量と、入力差動対を構成するトランジスターの少なくとも一方のソース・ドレイン間に流れる電荷量に対して、第２の電圧に対する第１の電圧の上昇分に対応した電荷量を増加させる電圧変動抑制回路とを含む。 （もっと読む）

【課題】本発明の課題は、動作電流が少なくてかつ出力コンデンサーなしでも安定に動作しかつ負荷過渡応答の速い安定化電源装置を実現する。
【解決手段】本発明の解決手段は、誤差増幅手段、基準電圧手段、電圧電流出力手段、出力電圧分圧器、バイアス電流帰還発生手段を含む安定化電圧出力装置において、誤差増幅器は２つの出力を有し第１の出力は電圧電流出力手段に第２の出力はパルスブースト器Ｕ７４およびバイアス制御手段Ｕ７５に接続されていて出力コンデンサーなしで高速の負荷過渡応答を達成する。 （もっと読む）

【課題】小さなスペースに組み込むことができ、発光ダイオードに流れる電流を大きくして明るさを向上させることのできる定電流回路を提供する。
【解決手段】本発明の定電流回路１０は、入力端子１に一端が接続された第１抵抗３と、第１抵抗３の他端にコレクタ端子が接続され、出力端子２にエミッタ端子が接続された第１トランジスタ４と、入力端子１に一端が接続された発光ダイオード５と、第１抵抗３の他端にベース端子が接続され、発光ダイオード５の他端にコレクタ端子が接続された第２トランジスタ６と、第１トランジスタ４のベース端子と第２トランジスタ６のエミッタ端子との接続点に一端が接続され、出力端子２に他端が接続された第２抵抗７と、第２抵抗７に並列に連結されたコンデンサ８とを備えていることを特徴とする。 （もっと読む）

【課題】ノイズの影響を受け難く、消費電流が小さな半導体チップを提供する。
【解決手段】この半導体チップでは、電流駆動能力が小さなレギュレータＲＡと電流駆動能力が大きなレギュレータＲＢによって内部回路ブロックＢ用の内部電源電圧ＶＤＤを生成する。参照電圧生成回路４とレギュレータＲＢの間に電圧バッファ６を設け、低速動作モード時には電圧バッファ６およびレギュレータＲＢを非活性化させる。したがって、参照電圧ＶＲのノイズを抑制し、消費電流を低減できる。 （もっと読む）

【課題】電源電圧変動除去比を向上させつつ、回路内の消費電流の低減及び回路自体の小型化を図ることができる差動増幅回路を提供する。
【解決手段】電源電圧源に接続された電源ラインと、２つの差動入力素子からなる入力回路と、２つの差動入力素子にそれぞれが接続された２つのトランジスタからなる能動負荷とからなり、２つの差動入力素子のそれぞれに入力される入力信号に応じて差分信号を生成する入力部と、差分信号を増幅して出力電圧生成信号を生成する増幅部と、増幅部から供給される出力電圧生成信号と、電源電圧源から供給される電源電圧と、に基づいて出力電圧を生成する出力部と、２つのトランジスタのそれぞれの制御端と電源ラインとの間に接続され、電源電圧のノイズ成分のみを透過させるノイズ透過部と、を有することを特徴とする差動増幅回路。 （もっと読む）

【目的】電源電圧と出力電圧との電位差が小なる場合であっても、誤動作することなく過電流保護動作を行うことが可能な安定化電源回路を提供することを目的とする。
【構成】一定電圧を有する出力電圧を出力ラインを介して負荷に供給する安定化電源回路において、出力電圧と基準電圧との差分値に対応した検出感度にて出力ラインに流れる出力電流の電流量に対応した検出電流信号を検出し、この検出電流信号が所定値を超えた場合に出力電流を強制的に低下させることにより過電流保護を行う。 （もっと読む）

【課題】本発明は、複数の電力供給源（電源）が同時に接続された場合であっても、電子機器の故障を防ぐことが可能な電源排他回路を備える電子機器を提供することを目的とする。
【解決手段】本発明に係る電子機器１は、第１及び第２の電力制御部２６、２５を有する電源排他回路２を備えている。第１の電力制御部２６は、ＰＳＥ電源５０ａから電子回路部３へ電力が供給されている場合に、電力検出部２３が外部電源７から供給される電力を検出したとき、ＰＳＥ電源５０ａから電子回路部３へ供給される電力を停止するように制御するとともに、外部電源７から電子回路部３への電力供給を許容する許容信号の切替を行い、第２の電力制御部２５は、許容信号の切替が行われたとき、外部電源７から電子回路部３に電力を供給するように制御するとともに、許容信号の切替が行われていないとき、外部電源７から電子回路部３への電力供給経路２１を遮断する。 （もっと読む）

【課題】高電圧の回路に対応することができ、かつ、ＩＣチップ化の可能な電源用逆流阻止回路を提供することを目的とする。
【解決手段】逆流阻止用ＦＥＴのドレイン端子を入力端子に接続し、ソース端子を出力端子に接続し、ゲート端子をバイアス端子に接続し、逆流阻止用ＦＥＴの出力側に一方の差動増幅用スイッチ素子を、入力側に他方の差動増幅用スイッチ素子を接続し、入力電圧が出力電圧より高いとき他方の差動増幅用スイッチ素子をオンして逆流阻止用ＦＥＴを導通し、入力電圧が出力電圧より低いとき一方の差動増幅用スイッチ素子をオンして逆流阻止用ＦＥＴを非導通とする逆流阻止回路において、入力端子と他方の差動増幅用スイッチ素子との間に、スイッチ素子保護用ＦＥＴを、そのドレイン端子とソース端子を接続して挿入し、このスイッチ素子保護用ＦＥＴのゲート端子を基準電圧発生回路に接続する。 （もっと読む）

【課題】起動する入力電圧および起動時間を設定できるとともに、起動後の損失を低減するスイッチング電源を提供する。
【解決手段】トランスと、入力電圧を断続的にトランスの１次巻線に供給するスイッチング素子と、電源端子に電圧が印加されることでスイッチング素子を制御する制御回路部と、３次巻線の端子間に接続されたコンデンサと、入力電圧が所定の電圧に達したことを検出する入力電圧検出回路部と、入力電圧検出回路が、入力電圧が所定の電圧に達するとコンデンサの充電を開始するレギュレータ回路部と、コンデンサの充電を開始してから所定の時間を計時するタイマ回路部と、タイマ回路部が所定の時間を計時すると、コンデンサに蓄積された電力を制御回路部の電源端子に供給するとともに、レギュレータ回路部の動作を停止させる起動スイッチ回路部とを備えたスイッチング電源。 （もっと読む）

【課題】降圧用ＮＰＮ型トランジスタに低コレクタ損失のものが使用できず電源回路の小型化ができない。
【解決手段】ＮＰＮ型第４トランジスタとＮＰＮ型第５トランジスタのそれぞれのコレクタをＤＣ電源部の正出力端子に接続し、それぞれのベースをＰＮＰ型第３トランジスタのコレクタに接続し、ＮＰＮ型第４トランジスタのエミッタには第３負荷を接続し、ＮＰＮ型第５トランジスタのエミッタには第４負荷を接続する。これによりＮＰＮ型第１トランジスタにコレクタ電流を減らす。 （もっと読む）

【課題】出力電圧のオーバーシュートを防止する。
【解決手段】誤差増幅器Ｑ１，Ｑ４は、基準電圧ＶＲＥＦと、出力端の電圧を比較して、誤差信号を出力する。電流発生トランジスタＱ７は誤差増幅器の出力に応じて動作し、電圧発生抵抗Ｒ３に電流を流す。出力トランジスタＭ１は、電圧発生抵抗Ｒ３での電圧降下に応じた制御電圧を制御端に受け、出力端へ出力電流を供給する。また、防止用トランジスタＭ２は、出力トランジスタＭ１と同一の制御電圧を制御端に受け、オーバーシュート防止用電流を前記電流発生抵抗Ｒ３と前記電流発生トランジスタＱ７の接続部に供給する。 （もっと読む）

【課題】安定動作を保証し、消費電流を削減する降圧回路を提供すること。
【解決手段】本発明の降圧回路は、内部電源発生部２０、第１の電流制御部１０、第２の電流制御部１１を具備している。内部電源発生部２０は、基準電圧ＶＲＥＦに応じて、外部電源電圧ＶＤＤから内部電源電圧ＶＤＬに降圧する。第１の電流制御部１０は、内部電源電圧ＶＤＬが設定電圧以下である場合、内部電源発生部２０の電流を制御し、第２の電流制御部１１は、内部電源電圧ＶＤＬが設定電圧を超える場合、内部電源発生部２０の電流を制御する。これにより、本発明では、差動回路部２１の電流が外部電源電圧ＶＤＤの変動の影響を受けることなく、一定の電流値で制御されることが保証される。また、従来のような外部電源電圧ＶＤＤの変動を考慮した設計が不要となるので、降圧回路の消費電流を多めに設定しておくようなことも不要になる。 （もっと読む）

【課題】省エネ化と省コスト化に充分に応えることができるようにした定電流電源装置を提供すること。
【解決手段】トランジスタ３からレーザダイオード１に流れる電流を電流検出器４で検出し、電流検出値Ｉ_X をオペアンプ５の−入力に印加し、＋入力に印加されている電流設定信号Ｉ_S と比較して差信号ΔＩを取り出し、ドライブ回路６に入力してトランジスタ３のベースに制御電圧Ｖ_C を供給してトランジスタの導通状態を制御する方式の定電流電源装置において、第１の直流電源２Ａと第２の直流電源２Ｂを直列にして電源とし、第１の直流電源２Ａと第２の直流電源２Ｂの接続点Ｐからダイオード２３を、トランジスタ３のエミッタＥに向かって順方向になるように接続し、トランジスタ３のエミッタＥが第１の直流電源２Ａの電圧が最低でも４５〔Ｖ〕に保持されるようにし、トランジスタ３で制御する電圧が第２の直流電源２Ｂの電圧１０〔Ｖ〕で済むようにした。 （もっと読む）

【課題】
比較的安価で小型の部品のみでＡＣ／ＤＣ電源装置の電力損失を極力減らし、かつ出力電圧の安定化を保つＡＣ／ＤＣ電源装置を提供する。
【解決手段】
ＡＣ／ＤＣ電源装置において、ＡＣ電圧を整流して得られたＤＣ電圧を入力電圧とし、主スイッチング素子であるＰＮＰトランジスタＱ４３に並列に接続された、電位差検出回路７を有して、前記主スイッチング素子であるトランジスタＱ４３の入出力電位差と、前記電位差検出回路７の電位差比較値とを比較し、その比較結果に応じて、前記トランジスタＱ４３がオン又はオフする。即ち、電力損失が多い入力電圧の上限付近では、トランジスタＱ４３をオフして、電力損失を低減する。 （もっと読む）