【課題】 論理入力信号やノイズのレベルに適切に対応することが可能なレベルシフト回路を提供する。
【解決手段】 レベルシフト回路において、一端にて論理入力信号が入力される容量素子と、容量素子の他端に接続された入力に対して第１の論理反転レベルを有する第１の論理反転回路および第２の論理反転レベルを有する第２の論理反転回路を含み、第１と第２の論理反転回路の出力極性が一致することで第２の論理振幅を有する論理出力信号を反転する論理出力回路と、容量素子の他端に入力の一端と出力が接続され、前記第１の論理反転レベルよりも低く第２の論理反転レベルよりも高い第３の論理反転レベルを有する第３の論理反転回路と、第１および第２の論理反転回路と第２の論理振幅に対応する電源とを接続し、前記第１の論理反転レベルおよび前記第２の論理反転レベルを設定する論理反転レベル設定手段と、を備える。 （もっと読む）

【課題】安定したヒステリシス特性を保証し、後段の回路へ不要なパルス波形を伝達しないようにすること。
【解決手段】このヒステリシス入力回路において、ヒステリシス回路１０は３つのインバータ４０，４２，４４で構成されている。このヒステリシス回路１０内のノードＮ_Bは、伝送制御部１２の変位検出部１４の入力端子に接続されている。変位検出部１４は、ノードＮ_Bの電圧Ｖ_Bに応じてヒステリシス回路１０内の出力反転動作開始のタイミングおよび変位完了タイミングを検出し、信号伝送路上のインバータ５０の活性化／非活性化を制御する。 （もっと読む）

【課題】 半導体集積回路の動作に起因するクロック信号の乱れを除去する。
【解決手段】 クロック信号ＣＬＫは、入力バッファ１０で反転されてマスク信号Ｓ７０と共にＮＡＮＤ２０に与えられる。ＮＡＮＤ２０の信号Ｓ２０が立ち上がると、積分部３０，４０の積分回路による遅延時間の後、この積分部４０の信号Ｓ４０が立ち下がる。信号Ｓ２０は信号Ｓ４０と共にＮＡＮＤ５０に与えられるので、このＮＡＮＤ５０の信号Ｓ５０は、クロック信号ＣＬＫの立ち上がり時点から積分回路による遅延時間の間、“Ｌ”に固定される。信号Ｓ５０は積分部６０で遅延され、ＡＮＤ７０で積分部６０の遅延時間が追加されてマスク信号Ｓ７０が生成される。一方、信号Ｓ５０は、インバータ８０で反転され、内部クロックＣＫＩとしてデータ入力部１、データ処理部２及びデータ出力部３に供給される。 （もっと読む）

直列に接続された２つのトランジスタにおいて、設定動作（信号書き込み）の時には、そのうちの１つのトランジスタのソース・ドレイン間の電圧が非常に小さくなり、もう１つのトランジスタに対して、設定動作を行うようになる。そして、出力動作の時には、２つのトランジスタがマルチゲートのトランジスタとして動作するため、出力動作の時の電流値を小さくできる。逆にいうと、設定動作の時の電流を大きくすることが出来る。したがって、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく、設定動作が行うことが出来る。また、設定動作と出力動作とで、同一のトランジスタを１つ用いるため、隣接間ばらつきの影響も小さくなる。
（もっと読む）

【課題】 電力効率が高くかつ発生するスイッチングノイズの少ない小型の直流電源装置を実現するのに好適なスイッチング電源制御用半導体集積回路を提供する。
【解決手段】 スイッチング・レギュレータのパワートランジスタ（Ｍ１）を駆動する制御信号を生成する駆動制御回路（２２）を備えたスイッチング電源制御用ＩＣもしくはそれを用いたスイッチング電源装置において、パワートランジスタを駆動する制御信号のスルーレートすなわち立ち上がり時間と立ち下がり時間を、ノイズの影響を受け易い装置の稼動状態を示す信号に基づいて切替え可能に構成した。 （もっと読む）

【課題】
クロック信号によるノイズの影響を、安価且つ簡単な回路構成で低減させた電子装置及びクロック信号供給制御方法の提供。
【解決手段】
スケーラＩＣ１２１からＴＶマイコン１３１へのＯＳＤクロック信号線供給ラインであるＯＳＤクロック信号線１７と基準電位（グランド）との間にバイパス回路１２２を設け、装置起動時の発振不安定期間若しくはＴＶマイコン１３１がＯＳＤクロック信号を必要としない期間において、バイパス回路１２２をオンとすることにより、ＯＳＤクロック信号をグランドに接地し、ＯＳＤクロック信号線１７から発せられるノイズを低減させる。 （もっと読む）

【課題】 スイッチトキャパシタ回路およびこのスイッチトキャパシタ回路を用いたパイプラインＡ／Ｄ変換回路の消費電力を低くし、動作速度を速くする。
【解決手段】 入力キャパシタＣＩＮおよび複数の参照キャパシタＣ１、Ｃ２は、第１期間に、入力電圧ＶＩＮおよび参照電圧＋ＶＲ、−ＶＲをそれぞれサンプルする。スイッチ回路Ｓ１−Ｓ１０は、第２期間に、入力キャパシタＣＩＮおよび参照キャパシタＣ１、Ｃ２のいずれかをアンプＤＡＭＰの出力と入力との間に接続する。この機構により、第２期間中の帰還係数は”１”になる。したがって、消費電力を低くでき、ノイズを減らすことができる。 （もっと読む）

【課題】 ノイズの影響をあまり受けない感知技術を組み入れ、従来設計よりも小さい回路リソースを要求する、単一の低電圧パルスによってプログラムすることができるｅＦｕｓｅを提供すること。
【解決手段】 集積回路のための差異感知技術を組み入れる低電圧プログラマブル電子ヒューズが開示される。プログラミング・ステップは約１．５倍のＶｄｄで実行され、一方、感知動作は、感知動作に起因する電子ヒューズ（ｘＦ［ｊ］）にわたる抵抗変動を制限するＶｄｄで実行される。基準ヒューズ（ｘＦ）及びプログラムされるヒューズ（ｘＦ［ｊ］）が直列に結合されるため、感知のために要求される電流の大きさがさらに２分の１に減少され、一方、プログラミングの間は、プログラムされたヒューズ（ｘＦ［ｊ］）のみがプログラミング電流を制限する。感知動作の間、ゲーティング・トランジスタ（ｍＮＲ）は、そのままのヒューズの場合にはヒューズ選択トランジスタ（ｇ［ｊ］）にわたる電圧低下をエミュレートする。電子ヒューズの抵抗を特徴付ける回路及び方法も開示される。 （もっと読む）

【解決手段】信号のダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅及び処理回路が与えられる。入力データ信号は複数の信号利得に従って処理される。生成された信号は複数の信号値を有し、所定の下側及び上側閾値と比較される。所望の出力信号は、最大値が所定の下側閾値を横切らない場合には最大サンプル信号値であり、複数のサンプル信号値の内の隣接する大きいものが所定の上側閾値を横切る場合には最小サンプル信号値であり、一対のサンプル信号値の大きい方が所定の上側閾値を横切りかつ小さい方の値が所定の下側閾値を横切らない場合には複数のサンプル信号値の内の相互に隣接する一対の小さい方であり、大きい方の値が所定の下側閾値を横切りかつ所定の上側閾値を横切らない場合には一対のサンプル信号値の小さい方と大きい方との組み合わせである。 （もっと読む）