【課題】送信イネーブル信号の信号ラインの配線長が長くなると、波形のなまり（スリュー）の影響による遅延値のずれなどが発生し、安定した高速シリアル転送が困難になる。
【解決手段】複数のセレクタ４ａ〜４ｅがシリーズに接続され、それぞれの入力がデータバス１に接続されている。最終段のセレクタの出力には転送ゲート４ｆが接続され、複数のセレクタに対する送信イネーブル信号Ｓsenの信号ラインには各セレクタ間ごとにスリュー対策用バッファ７ａ〜７ｆが挿入され、送信イネーブル信号のネゲート状態で複数のセレクタにデータバス上のデータをセットし、送信イネーブル信号をアサートして複数のセレクタおよび転送ゲートをシリーズに接続し、セットされたデータを隣接するセレクタ間に存在するセレクタ間遅延時間による遅延作用を利用してシリアルに転送する。 （もっと読む）

【課題】電源電圧の立ち上がりを緩やかにして電源や回路の保護を図ること、オーバートーンで期待した周波数のクロックを確実に得ること、並びに電源投入後可能な限り早い時点で何らかのクロックを得ることが可能なクロック制御装置を提供する。
【解決手段】所定のクロックを供給するクロック供給手段２と、所定時間を計測するタイマ４と、タイマ４を起動すると共にクロック供給手段２の動作を制御するコントローラ３と、を備える。コントローラ３は、外部制御手段５等の外部からのクロック制御指示に従ってクロック供給手段２の動作を停止させると共にタイマ４を起動し、タイマ４が所定時間の計測を終了した後に、クロック供給手段２の動作を再開させると共に外部に対してクロック制御完了を通告する。 （もっと読む）

【課題】チャージポンプ回路のクロックドライバーのサイズを縮小してコストダウンを図る。
【解決手段】本発明のチャージポンプ回路は、プラス昇圧チャージポンプ回路１００Ａにおいて、初段のノードａに生成された正の昇圧電圧２ＶＤＤを用いて、第１、第３及び第４のクロックドライバー４１，４３，５１の高レベル（ＶＤＤ）を出力するＭＯＳトランジスタをオンさせるためのゲート電圧として用いる。また、マイナス昇圧チャージポンプ回路２００Ａにおいて、初段のノードｄに生成された負の昇圧電圧−ＶＤＤを用いて、第２及び第５のクロックドライバー４２，５２の高レベルを出力するＭＯＳトランジスタをオンさせるためのゲート電圧として用いる。 （もっと読む）

【課題】一つの外部入力端子に接続される複数の入力回路を備える半導体装置を安定的に動作させる。
【解決手段】外部入力端子ＰＡＤに抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４をそれぞれ介して接続される入力回路１０、１１、１２、１３は、それぞれ供給されるクロック信号ＣＫ１０、ＣＫ１１、ＣＫ１２、ＣＫ１３のレベル遷移に応じて活性化して入力信号を取り込む。外部入力端子ＰＡＤに印加される信号を入力するために、それぞれの入力回路には、それぞれ位相の異なるクロック信号が供給される。外部入力端子に供給されるシリアルデータを位相の異なるクロック信号で順次入力回路に振り分けて入力することで一つの入力回路のサイクルタイムを長くすることができる。この時、抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４で各入力回路が分離されているため、各入力回路の初段で発生するキックバック信号の、他の入力回路への影響を極めて小さくすることができる。 （もっと読む）

【課題】外部クロックに同期して内部クロックを発生させ、この内部クロックを用いてオフチップドライバ回路におけるデータ出力動作を制御する際に、オフチップドライバ回路の出力データが“Ｈ”レベルと“Ｌ”レベルのどちらでもあっても、オフチップドライバ回路における信号遅延時間を補償する。
【解決手段】出力制御信号に基づいてデータを出力し、“Ｈ”レベルデータ出力時と“Ｌ”レベルデータ出力時における出力制御信号からデータ出力までの信号遅延時間が異なるオフチップドライバ回路９２と、上記オフチップドライバ回路で“Ｈ”レベルデータの出力時に使用される第１の出力制御信号を発生する第１の出力制御信号発生回路９４ａと、上記オフチップドライバ回路で“Ｌ”レベルデータの出力時に使用される第２の出力制御信号を発生する第２の出力制御信号発生回路９４ｂとを具備している。 （もっと読む）

【課題】ライブパルス列をフレキシブルに形成するドライブ回路を提供する。
【解決手段】マトリクス素子を備えたスイッチングマトリクスが設けられており、マトリクス素子は期間のうちの少なくとも１つと、少なくとも１つの制御パラメータからなるただ１つの組にその都度割り当てられており、ｎ個のパルス発生器のうちの１つの丁度１つのスイッチング素子に対する制御信号を出力する。 （もっと読む）

【課題】簡単な構造のスイッチを使用して、複数のスイッチのオンオフをひとつの入力端子の安価なマイコンで検出する。全てのスイッチのオンオフを独立して検出する。
【解決手段】複数のスイッチのオンオフ検出回路は、複数のスイッチ１と、各々のスイッチ１のオンオフを”Ｈｉｇｈ”と”Ｌｏｗ”の信号に変換する変換回路３と、変換回路３の出力に接続されて、変換回路３から出力される”Ｈｉｇｈ”と”Ｌｏｗ”をアナログ信号に変換するＤ／Ａコンバータ４と、このＤ／Ａコンバータ４から出力されるアナログ信号を単一の入力端子６に入力するマイコン２とを備える。マイコン２は、入力されるアナログ信号をデジタル信号に変換するＡ／Ｄコンバータ５を備え、入力されるアナログ信号をＡ／Ｄコンバータ５でデジタル信号に変換し、デジタル信号から各々のスイッチ１のオンオフを検出する。 （もっと読む）

【課題】 電源供給開始時におけるリセット信号の出力を保証する。電源電圧が安定した以降の雑音に基づく誤リセットを防止する。
【解決手段】 本発明のリセット回路は、電源電圧の供給開始時に、電源電圧が十分な値になるまでリセットを指示し、その後、リセット解除を指示する信号を出力するリセット回路本体と、電源電圧が急峻に立ち上がるような場合を考慮し、リセット回路本体の出力信号におけるリセット解除の指示開始を遅延させた信号を出力する遅延回路を有する。また、リセット回路本体の出力信号が、瞬間的にリセットを指示するものとなった場合に、その瞬間的な信号変化を除去する瞬間的リセット指示除去回路を有することは好ましい。遅延回路及び瞬間的リセット指示除去回路を有するときは、そのいずれかの出力信号を選択する選択回路を設ける。 （もっと読む）

【課題】電子機器において、起動時等における電源電圧をモニタして、適宜リセット信号を出力するための部品を別途追加することなく、リセット信号出力回路を安価に構成し、機器のコストダウンを図る。
【解決手段】温度信号出力回路５に用いられているＩＣに含まれる余剰のコンパレータを用いて、リセット信号出力回路４のコンパレータ１０，２０を構成する。コンパレータ１０の−入力端子には抵抗Ｒ１１，Ｒ１２によってＶｃｃ１を分圧して得た所定電圧Ｖ１を、＋入力端子には抵抗Ｒ２１，Ｒ２２によってＶｃｃ２を分圧して得た所定電圧Ｖ２をそれぞれ印加する。さらに、＋入力端子に接続したコンデンサＣによって＋入力端子の電圧変動を遅延させ、Ｖｃｃ１が十分に安定するまでコンパレータ１０が制御回路２にローのリセット信号を継続して出力し、制御回路２の動作を停止させる。 （もっと読む）

【課題】 簡素化された回路構成を有し、信号伝送損失の増大が回避でき、半導体高周波スイッチ１の切替接続に３本の制御線１３を用いて切替制御系を簡単な構成にした高周波スイッチ回路を提供する。
【解決手段】 信号伝送を第１送受信方式で行う第１通信システム、第１送受信方式より高レベルの信号伝送を第２送受信方式で行う第２通信システムを切替える高周波スイッチ回路で、切替制御手段によって可動接点４が第１乃至第３分岐端子３（１）乃至３（３）に切替接続される半導体高周波スイッチ１を用い、可動端子２に共用アンテナ５を、第１分岐端子３（１）に第１通信システムにおける送受信回路を、第２分岐端子３（２）に第２通信システムにおける送信回路を、第３分岐端子３（３）に第２通信システムにおけるの受信回路をそれぞれ接続し、選択的に可動接点４を第１乃至第３分岐端子３（１）乃至３（３）のいずれかに切替接続する。
（もっと読む）

【課題】スイッチ手段の開閉状態により信号ラインの電圧が変化するような信号入力装置において、経時的に生成される酸化皮膜を除去できるとともに消費電力の低減を実現する。
【解決手段】スイッチ手段ＳＷ＊（＊は０〜７）を介して電源電圧ＶＤに接続される８つの信号ラインＬ＊の電圧をマイコン３に入力させる回路５は、各信号ライン毎の通電量増減回路ＺＫ＊と、一端が接地電位（＝０Ｖ）に接続された抵抗２５とを備えている。そして、各通電量増減回路ＺＫ＊では、抵抗２５よりも抵抗値が大きい抵抗Ｒ＊で信号ラインＬ＊を常時プルダウンするが、スイッチ手段ＳＷ＊がオンされてからある時間までは、スイッチＣＴ＊がオンとなって信号ラインＬ＊を小抵抗値の抵抗２５でもプルダウンする。ある時間だけスイッチ手段ＳＷ＊に生じた酸化皮膜を除去する大きな電流が流れることになる。 （もっと読む）

【課題】
供給される基準電圧に応答して、入力されるアナログ信号をＡＤ変換してデジタルデータを出力する半導体装置において、その基準電圧が変動するときでも、その電圧変動の影響を受けることのないデジタルデータを生成する半導体装置を提供する。
【解決手段】
基準電圧を生成する基準電圧生成回路と、その基準電圧に応答して、センサから出力される出力電圧をＡＤ変換するＡＤ変換回路とを具備する半導体装置を構成する。そして、その基準電圧生成回路は、基準電圧に対応するセンサ用電圧を生成して、そのセンサ用電圧をセンサ用電圧出力端子を介してセンサに供給する。 （もっと読む）

【課題】同一のクロック信号を複数の半導体集積回路に分配する場合において、基板のアートワークの自由度を高めつつパワーオンリセット機能を安価に実現できる情報処理装置と、このような情報処理装置に組み込まれる半導体集積回路とを、提供する。
【解決手段】情報処理装置１０に組み込まれるＡＳＩＣ１４の内部のリセット回路モジュール１４ｂは、定電圧電源ユニット１１からの電気の電圧を監視するとともに、電圧がリセット電圧を超過した後、ＣＰＵ１３及び他ＩＣ１５内のＰＬＬ回路モジュールのロックアップ時間以上の一定時間だけ待機してからＣＰＵ１３及び他ＩＣ１５並びに内部回路モジュール１４ａへメインリセット信号を出力する。 （もっと読む）

本発明の信号路を遮断するための回路は、スイッチング手段だけでなく、周波数特性が切り換え可能なまたはバイパス可能なローパスまたはバイパスフィルタも有する。上記のスイッチング手段が開いている場合の入力側と出力側との間の絶縁、すなわちふつうのスイッチング手段の場合に周波数に伴って低下してしまう絶縁は、この場合に接続されるフィルタによって補償される。この回路の１実施形態では、有効信号に加えてアウトオブバンド信号が回路に供給される。このアウトオブバンド信号は、上記のスイッチング手段の切換位置とはかかわりなく評価回路に常時供給することを意図した信号である。このためこのアウトオブバンド信号はフィルタの下流で取り出される。またこのフィルタは、このアウトオブバンド信号がこのフィルタを通過できるように設計されている。２つの入力側のうちの１入力側を選択する回路の場合、これらの入力側のうちの少なくとも１つに切り換え可能またはバイパス可能なフィルタが設けられており、上記のスイッチング手段が選択手段になる。上記の入力側が選択されない場合であっても、アウトオブバンド信号は評価回路に転送される。このためにアウトオブバンド信号は上記のようにフィルタの下流かつ選択手段の上流で取り出される。
（もっと読む）

位相周波数検出器（ＰＦＤ）と、チャージポンプと、電圧制御発振器とを含むシグマデルタベースのフェーズロックループ・デバイスが提供される。ＰＤＦは、基準信号とフィードバック信号とを受信し、基準信号とフィードバック信号との比較に基づく信号を出力する。チャージポンプは、ＰＦＤからの出力信号に基づくチャージを出力する。チャージポンプは、固定量の電流を流す第１の電流源と、可変量の電流を流す第２の電流源とを含む。電源制御発振器は、チャージポンプからの受け取ったチャージに基づくクロック信号を出力する。
（もっと読む）

【課題】 故障箇所を特定するための信号線の配線を簡易にして回路規模を小さくし、モジュールの再構築を容易にして、稼働率を向上させることができる多用途電子機器システムを提供する。
【解決手段】 モジュール２内の機能実行部を信号線で連結すると共に、モジュール２間の機能実行部を横断的に連結して全ての機能実行部をマトリクス状に信号線で接続し、当該マトリクス状の信号線をホスト１が監視することで、信号線の配置を複雑にすることなく、故障部位を検出し、更に代替可能な機能実行部を表示することでモジュール構成の再構築を容易に実現できるとする多用途電子機器システムである。 （もっと読む）

【課題】 容量性負荷（画像表示用素子等）の給電制御に好適な回路構成を提供する。
【解決手段】 信号出力装置１において、抵抗７及び該抵抗７に流れる電流を制御するための電流制御装置９と、容量性負荷Ｃに対して直列に接続された第一のスイッチ手段ＳＷ１と、抵抗７に対して直列に接続された第二のスイッチ手段ＳＷ２と、ＳＷ１及びＳＷ２の開閉状態を制御するための制御手段１０を設ける。スイッチ手段ＳＷ２が閉状態になったときに電流制御装置９が抵抗７に流れる電流を規定し、スイッチ手段ＳＷ１が閉状態になったときに容量性負荷Ｃへの給電を行う。ＳＷ１の閉状態にのみ容量性負荷Ｃに電流が流れるので消費電力を低減できる。また、ＳＷ２の閉成時に抵抗７に流れる電流が規定され、階調数の増加によって分圧抵抗やスイッチング素子等の増加を伴うことがない。 （もっと読む）

【課題】 電源立ち上げ時のレベル逆転をマスクし、リセットの信頼性を高める。
【解決手段】 電源レベル検出部２３は、電源分圧Ｖｄと参照電圧Ｖｆとを比較して、リセット解除を開始すべき電源レベルＬの検出を行う。定電流生成部２４は、電源電圧Ｖが電源レベルＬに到達したら、コンデンサＣを充電させる一定電流Ｉを生成する。リセット部２５は、一定電流Ｉで充電されるコンデンサＣの端子電圧Ｖｃが参照電圧Ｖｆを下回ればリセットを行い、参照電圧Ｖｆを上回ればリセット解除を行う。マスク処理部２６は、電源の立ち上げまたは低位レベルから回復する際に、電源電圧Ｖが電源レベルＬに到達していないにもかかわらず、参照電圧Ｖｆが電源分圧Ｖｄを下回る逆転状態が生じた場合は、逆転状態をマスクし、逆転状態が解消したらマスク解除を行うためのマスク信号ＭＳＫを生成する。放電制御部２７は、マスク信号ＭＳＫによってコンデンサＣを強制放電する。 （もっと読む）

【課題】 高感度および広ダイナミックレンジで動作可能で、かつバースト伝送に対応した受信回路を提供する。
【解決手段】 入力する電流信号をプリアンプ回路２００において電圧信号に変換する際にその変換利得を切り替えて出力データ信号レベルを調整し、該出力データ信号をポストアンプ回路においてオフセット補償回路３０２でオフセット補償する。プリアンプ回路２００では、データ信号のレベル変化を検出してリセット信号を生成し、該生成したリセット信号を出力データ信号と逆極性でそのデータ信号に加算する。ポストアンプ回路３００では、データ信号に加算されたリセット信号を検出し、該検出したリセット信号によりオフセット補償回路３０２をリセットする。 （もっと読む）

【課題】 サンプル・ホールド回路を内蔵したＩＣにおいて、コンデンサ素子の電極面積を縮小させる。
【解決手段】 サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力するバッファアンプ２３とを有している。コンデンサ素子２２は、一端がスイッチ素子２１とバッファアンプ２３との接続点に接続されており、他端が中間電位Ｖｃｅに接続される。コンデンサ素子２２の耐圧は、高電位Ｖｄｄと低電位Ｖｓｓとの電位差より低く、高電位Ｖｄｄと中間電位Ｖｃｅとの電位差以上あればよい。 （もっと読む）