【課題】確実に端子機能の切替えが可能であり、かつ、ノイズによる誤動作のない水晶発振器を提供すること。
【解決手段】機能ブロック（１０９、１１１）のそれぞれが、第１の接続切替回路１１３を介して第１の端子１０５に接続され、第２の接続切替回路１１５を介して第２の端子１０７に接続されている。そして、第１の端子１０５に接続される機能ブロックを切り替えるための信号および第２の端子１０７に接続される機能ブロックを切り替えるための信号が、これら第１および前記第２の端子に同時に入力される信号によって生成される。本発明の水晶発振器では、切替えの対象である複数の端子自身への信号の同時入力が端子機能切替のための信号生成になっているため、端子機能の切替えに際して電源端子の電圧を端子機能切替の判定に使用する必要がなくなり、１つの電源電圧を切替えの判定に使うことによる動作の不安定性を解消することができる。 （もっと読む）

【課題】スイッチを閉じた場合に、電源から負荷装置に突入電流が流れ込んで、スイッチに大きな負荷がかかることを防ぐことができるスイッチ制御装置、開閉器及びスイッチ制御方法を提供する。
【解決手段】電源と負荷装置との間に接続されるスイッチ２１を制御するスイッチ制御装置２２であって、スイッチ２１の閉命令を取得する開閉命令取得部２２１と、開閉命令取得部２１が閉命令を取得した場合にスイッチ２１を閉時間だけ閉じる第１の処理と、スイッチ２１を開時間だけ開く第２の処理とを交互に行なう制御部２２５とを備え、閉命令を取得後の通電開始時にスイッチ２１の開閉を繰り返すことによってスイッチ２１に流れる突入電流を抑制する。 （もっと読む）

【課題】半導体装置において、ユーザボードの違いや製造ばらつきがあっても、電源共振ノイズによる問題を回避することができる技術を提供する。
【解決手段】半導体装置内の電源ノイズを観測する電源ノイズ観測回路１と、電源ノイズ観測回路１の出力に基づいて、生成クロック３０１の周波数が変化するクロック生成回路２と、生成クロック３０１が入力される演算回路ブロック３と、を備える。そして、前記電源ノイズ観測回路１によって観測される電源ノイズが低減するように、生成クロック３０１の周波数が調整される。 （もっと読む）

【課題】高精度な抵抗分割を小規模な回路面積で実現できるラダー抵抗回路、基準電圧生成回路、ドライバ、電気光学装置及び電子機器を提供すること。
【解決手段】ラダー抵抗回路は、複数の抵抗ユニットＲＡ１〜ＲＡｍｎ（ｍ、ｎは２以上の整数）と複数の選択ユニットＳＬＡ１〜ＳＬＡｍｎを含む。直列に接続された抵抗ユニットＲＡ１〜ＲＡｎは方向Ｄ１に沿って配置され、方向Ｄ１の反対方向を方向Ｄ３とする場合に、直列に接続された抵抗ユニットＲＡｎ＋１〜ＲＡ２ｎは方向Ｄ３に沿って配置される。方向Ｄ１に直交する方向を方向Ｄ２とする場合に、抵抗ユニットＲＡｎ＋１は抵抗ユニットＲＡｎの方向Ｄ２に配置される。選択ユニットＳＬＡｉは、抵抗ユニットＲＡｉの方向Ｄ２に配置され、抵抗ユニットＲＡｉに対応するタップに接続される。 （もっと読む）

【課題】簡単な回路構成でスペクトラム拡散を行うことが可能なクロック発振回路を提供する。
【解決手段】基本クロック信号を発振する基本クロック発振器と、基本クロック信号と非同期で、かつ基本クロック信号より短い周期としたクロック調整信号を発振する調整クロック発振器と、基本クロック信号をクロック調整信号の１周期分シフトして、クロックシフト信号として出力するシフト回路２３ｃと、基本クロック信号およびクロックシフト信号を１周期ごとに切り替えて、調整クロック信号として出力する切替回路として機能するカウンタ回路２３ａおよびセレクタ回路２３ｂとを備えている。シフト回路２３ｃは、基本クロック信号をクロック調整信号の立ち上がりで同期する第２フリップフロップ２３ｃ１で形成され、カウンタ回路２３ａは、基本クロック信号を２分周する第１フリップフロップ２３ａ１および第１インバータ２３ａ２で形成されている。 （もっと読む）

【課題】本発明は、小規模な回路構成でありながら、設定電圧の増加や変更にも柔軟に対応することが可能な多値出力回路を提供することを目的とする。
【解決手段】本発明に係る多値出力回路は、デジタル信号（電圧設定信号ＳＥＴ）からアナログ電圧Ｖａ〜Ｖｄを生成するデジタル／アナログ変換部３と；電圧選択信号Ａ１に基づいて、アナログ電圧Ｖａ〜Ｖｄのいずれか一を選択的に出力する電圧選択部４１〜４ｎと；電圧選択部４１〜４ｎの出力電圧を液晶パネル７に供給するバッファ５１〜５ｎと；を有して成る構成とされている。 （もっと読む）

【課題】配線領域の増大を抑制しつつも、電源遮断回路が正常に機能しているかを試験することのできる半導体集積回路装置を提供する。
【解決手段】内部回路１０と電源遮断回路２０との間のノードＡの仮想電源電圧ＶＤ１を比較電圧Ｖｎに変換する電圧シフト回路４０と、電源遮断回路２０の電源通電動作時に高電位基準電圧を生成し、電源遮断動作時に低電位基準電圧を生成する基準電圧生成回路５０が備えられる。また、電圧シフト回路４０からの比較電圧Ｖｎと、基準電圧生成回路５０からの基準電圧ＶＲとを比較して判定信号ＪＳを生成し、その判定信号ＪＳを出力パッド７５に出力する電圧比較回路６０が備えられる。 （もっと読む）

【課題】消費電力削減の効果を発揮すること。
【解決手段】パイプライン接続された複数の演算装置４と、データ通知信号が入力されると処理制御信号を生成し出力する処理制御装置２と、処理制御信号が入力されるとクロック制御信号を生成し出力するクロック制御信号生成装置３と、を備え、演算装置４は、クロック制御信号が入力されると、クロック制御信号に基づいて、演算装置を動作させるゲーテッドクロック信号を生成し出力するクロックゲーティング回路５と、ゲーテッドクロック信号に同期して動作し、データおよび処理制御信号が入力されると、データに対して処理制御信号が指示する処理を行い、処理後のデータおよび処理制御信号を後段に接続された演算装置４へ出力する演算ブロック６と、クロック制御信号が入力されると、クロック制御信号を処理後のデータおよび処理制御信号と同期するように、演算ブロック６での処理時間分遅延して、後段に接続された演算装置４へ出力する遅延回路７と、を備える。 （もっと読む）

【課題】過渡遷移に基づく解析を困難とし、例えばＤＰＡ攻撃に対する耐性の高い演算構成を実現する。
【解決手段】非線形変換処理などのデータ変換処理を行う演算装置において、論理回路を構成するセレクタ入力値をすべて同一値に維持したプリチャージ・フェーズにおいて入力ビット遷移処理を実行させ、遷移処理終了後にエバリュエーション・フェーズへ移行してデータ変換処理に基づく出力ビット生成を行なう。プリチャージ・フェーズにおいては全てのセレクタ入力値を同一値とするリセットを実行するので、入力ビット遷移処理時の過渡遷移に基づく解析が困難となり、例えばＤＰＡ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｏｗｅｒ Ａｎａｌｙｓｉｓ）攻撃に対する耐性の高い演算装置が実現される。 （もっと読む）

【課題】 チップ面積の増大防止及び基板上の部品点数の増加防止の両方を図り、クロック信号に同期したパワーオンリセット信号を生成する。
【解決手段】 電源電圧印加により動作するフリップフロップ回路を複数段備え、初段のフリップフロップ回路のデータ入力端子Ｄが外部電源端子ＶＤＤまたは外部リセット端子ＲＳＴに、他のフリップフロップ回路のデータ出力端子Ｑが、夫々後段のフリップフロップ回路のデータ入力端子Ｄに接続され、クロック信号ＣＬＫの入力によりシフト動作するフリップフロップ回路群と、電源電圧印加により動作し、初段のフリップフロップ回路の出力信号Ｑ１と最終段のフリップフロップ回路の出力信号Ｑｎの排他的否定論理和を演算する排他的否定論理和回路２１を備えるリセット信号生成回路２０と、を備えてなる。 （もっと読む）

【課題】ＢＧＭ等を流している店舗等でも、店舗内の人に緊急地震速報を確実に伝えることができ、且つ店舗内にいる人を慌てさせることなく、適当な対応を取らせることができる音声出力切替装置を提供する。
【解決手段】音声出力切替装置１は、通常時、外部入力部６に入力されている音声信号を、音声出力部８から出力する。また、音声出力切替装置１は、チューナ部３で緊急地震速報を受信すると、音声出力部８から出力する音声信号を、チューナ部３で受信しているラジオ放送に切り替える。また、音声出力切替装置１は、操作部９のリセットボタンが操作されたとき、外部入力部６に入力されている音声信号を、音声出力部８から出力する。 （もっと読む）

【課題】
部品の着脱作業を要することなく、簡単に、発振器等磁気回路を備えた装置単体での、周波数特性の検査を可能とした電気的に制御される磁気回路を備えた装置の駆動回路を提供する。
【解決手段】
信号レベル調整部１４と積分回路部１５とを具備する電気的に制御される磁気回路を備えた装置の駆動回路であって、前記積分回路部がＯＰアンプ２３と、該ＯＰアンプに対して並列に接続されたコンデンサ２７と、並列に接続された負帰還用の抵抗２８と、該抵抗を前記ＯＰアンプに対して継断するスイッチング手段３３，３２とを有し、該スイッチング手段が前記抵抗を断状態とすることで、前記積分回路部が積分回路として動作し、前記スイッチング手段が前記抵抗を継状態とすることで、前記積分回路部が増幅回路として動作する様構成した。
（もっと読む）

手動で作動する電気ＳＰＤＴスイッチに接続されたＡＣ器具の電源回路に遠隔操作ＳＰＤＴリレーを追加して接続するための方法であって、前記ＡＣ器具はホームオートメーションネットワーク内に組み込まれ、それぞれの前記リレーおよび前記ＳＰＤＴスイッチは極端子と二重トラベラ端子とを備え、前記リレーは標準電源ボックス内への取り付けに適合するＡＣスイッチに類似した形状およびサイズを有する、方法を提供する。
（もっと読む）

装置（１０）は、移行元クロックと移行先クロックと移行クロックとから選択した出力クロックを出力するマルチプレクサ（２０）を含む。さらに、移行元クロックと移行先クロックとの間の位相差を計算する位相差計算モジュール（２２）と、複数のクロックを生成するように構成されたクロック生成モジュール（１２）とを含む。さらに、複数のクロックのうち１つのクロックを移行トラックとして選択するクロック選択モジュール（１４）と、（１）移行元クロックと移行先クロックとの間の位相差に基づき、複数のクロックのうちの１つのクロックを移行クロックとして選択する信号をクロック選択モジュールに出力し、（２）移行元クロックと移行先クロックと移行クロックとのうち１つのクロックを出力クロックとして出力する信号をマルチプレクサに出力する制御回路（１６）とを含む。

（もっと読む）

【課題】ダブルエッジトリガ型フリップフロップ回路に対するクロック信号の供給を停止させるとき、当該フリップフロップ回路が保持するデータが不必要に更新されてしまうことがある。
【解決手段】エッジ検出回路６１は、第１クロック信号を受け、そのエッジを検出すると、所定幅のパルス信号を出力する。論理ゲートは、エッジ検出回路６１の出力信号と、ダブルエッジトリガ型フリップフロップ回路の使用状態を示すイネーブル信号とを受け、イネーブル信号が有意な期間、エッジ検出回路６１の出力信号に追従する信号を出力し、イネーブル信号が非有意な期間、非有意なレベルの信号を出力する。トグル型フリップフロップ回路は、論理ゲートの出力信号を受け、所定幅のパルス信号を検出するたびに、論理レベルが反転する信号を、第２クロック信号として出力する。 （もっと読む）

【課題】リセット動作時に大きな雑音を発生する可変遅延回路を用いたスキュー調整回路において、他の可変遅延回路のリセット動作時の雑音干渉による遅延時間の変動を防ぎ、高集積、低消費電力、高分解能、高精度なスキュー調整回路を実現すること。
【解決手段】リセット動作時に大きな雑音を発生する可変遅延回路を用いたスキュー調整回路において、全ての可変遅延回路の遅延発生動作が終了してから全ての可変遅延回路のリセット動作を行うことを特徴とするもの。 （もっと読む）

【課題】集塵負荷１に印加する印加電圧する電圧を制御器で調整することで、スパーク頻度を少なくする方法において、スパークの頻度を減らすことはできるが、完全にはスパークを防止することが難しく、スパークが避けられない、という課題があった。
【解決手段】集塵負荷１に印加する電圧をベース電圧とパルス電圧に区分し、印加する電力を調整して予め設定した電力値以上の電力を印加しないようにすることで、スパークの発生を防止した電気集塵機が得られる。 （もっと読む）

各直列ビットについてレジスタ及び遅延回路を組み込んだ直列変換器が記述される。直列変換器は、データビットとタイミング信号のタイミングがぴったりと一致するように、タイミング信号を生成してデータビットの出力と同時に出力する。クロックは使用されない。これによって、並列変換器／受信器はデータビットを確実に受信することが可能になる。例示した各々の遅延回路は、次のレジスタ／遅延回路を作動させて、次の一連のビット及びそのタイミング信号を出力するように構成される。 （もっと読む）

【課題】 電源変動等が生じると、外部からの割込信号により不定期間を待って再度分周データをＰＬＬシンセサイザーＩＣに書き込むことで、安定的にロック状態に復帰させることができるＰＬＬシンセサイザー回路を提供する。
【解決手段】 ＰＬＬシンセサイザーＩＣ１０６の電源投入時又は電源変動時にマイクロプロセッサ（ＣＰＵ）１０４への割込を監視手段が発生させ、ＣＰＵ１０４はＰＬＬシンセサイザーＩＣ１０６の電源投入後又は電源変動後の不定期間に相当する期間を待って、分周データをＰＬＬシンセサイザーＩＣ１０６に出力して書き込みを行い、更に分周データ出力後にロック状態となるまでの期間ウエイトするＰＬＬシンセサイザー回路である。 （もっと読む）

【課題】クロック信号のシームレスな切り替えが可能なクロック供給回路を提供する。
【解決手段】マルチプレクサ１１０は、供給された複数のクロック信号のうちクロック指定信号ＳＥＬにより指定されたクロック信号を第１の中間クロックＣＬＫ＿Ｍ１として出力する。反転回路１２０は、クロック反転信号ＩＮＶＥＲＴに応答して、供給された第１の中間クロックＣＬＫ＿Ｍ１を、そのまま、又は、信号レベルを反転させて第２の中間クロックＣＬＫ＿Ｍ２として出力する。Ｄフリップフロップ１３０、１３１は、停止信号ＳＴＯＰを第２の中間クロックＣＬＫ＿Ｍ２の立ち上がりエッジ及び立ち下がりエッジに同期させてマスク信号ＭＡＳＫを生成する。ＡＮＤゲート１４０は、第２の中間クロックＣＬＫ＿Ｍ２とマスク信号ＭＡＳＫとから出力クロックＣＬＫ＿Ｏを生成し、出力する。 （もっと読む）