クロック発振回路
【課題】簡単な回路構成でスペクトラム拡散を行うことが可能なクロック発振回路を提供する。
【解決手段】基本クロック信号を発振する基本クロック発振器と、基本クロック信号と非同期で、かつ基本クロック信号より短い周期としたクロック調整信号を発振する調整クロック発振器と、基本クロック信号をクロック調整信号の１周期分シフトして、クロックシフト信号として出力するシフト回路２３ｃと、基本クロック信号およびクロックシフト信号を１周期ごとに切り替えて、調整クロック信号として出力する切替回路として機能するカウンタ回路２３ａおよびセレクタ回路２３ｂとを備えている。シフト回路２３ｃは、基本クロック信号をクロック調整信号の立ち上がりで同期する第２フリップフロップ２３ｃ１で形成され、カウンタ回路２３ａは、基本クロック信号を２分周する第１フリップフロップ２３ａ１および第１インバータ２３ａ２で形成されている。
【解決手段】基本クロック信号を発振する基本クロック発振器と、基本クロック信号と非同期で、かつ基本クロック信号より短い周期としたクロック調整信号を発振する調整クロック発振器と、基本クロック信号をクロック調整信号の１周期分シフトして、クロックシフト信号として出力するシフト回路２３ｃと、基本クロック信号およびクロックシフト信号を１周期ごとに切り替えて、調整クロック信号として出力する切替回路として機能するカウンタ回路２３ａおよびセレクタ回路２３ｂとを備えている。シフト回路２３ｃは、基本クロック信号をクロック調整信号の立ち上がりで同期する第２フリップフロップ２３ｃ１で形成され、カウンタ回路２３ａは、基本クロック信号を２分周する第１フリップフロップ２３ａ１および第１インバータ２３ａ２で形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基本クロック信号にスペクトラム拡散処理を行ってＥＭＩ（Electro Magnetic Interference）ノイズの低減を図ることができるクロック発振回路に関する。
【背景技術】
【０００２】
従来のクロック発振回路として、特許文献１に記載されたものがある。この特許文献１に記載のノイズ低減機能付き発振器は、スペクトラム拡散変調を行うための変調データを記憶するメモリと、変調データから変調信号を生成する変調信号出力回路と、ＰＬＬ（Phase locked loop）回路の電圧制御発振器（ＶＣＯ）の制御電圧に変調信号を重畳するミキサとを有し、スペクトラム拡散変調に対応する変調データをメモリに記憶させることにより、所望とする仕様でスペクトラム拡散変調した出力信号を得ることを可能としたものである。
【特許文献１】特開２００２−３０５４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１に記載のノイズ低減機能付き発振器は、メモリや、ＰＬＬ回路などを搭載しているため、回路規模が大きく複雑である。従って、この従来のクロック発振回路は、小型化の阻害要因となったり、コストが増大する要因となったりするおそれがある。
【０００４】
そこで本発明は、簡単な回路構成でスペクトラム拡散を行うことが可能なクロック発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明のクロック発振回路は、基本クロック信号である第１クロック信号と非同期で、かつ前記第１クロック信号より短い周期とした第２クロック信号により、前記第１クロック信号を前記第２クロック信号の所定周期分シフトして、クロックシフト信号として出力するシフト回路と、前記第１クロック信号および前記クロックシフト信号を、前記第１クロック信号の１周期ごとに切り替えて、出力クロック信号として出力する切替回路とを備えた。
【発明の効果】
【０００６】
本発明のクロック発振回路は、メモリやＰＬＬ回路を使用していないので、回路規模が小さく簡単に構成することができる。よって、本発明は、簡便な回路構成でスペクトラム拡散を行うことが可能である。
【発明を実施するための最良の形態】
【０００７】
本願の第１の発明は、基本クロック信号である第１クロック信号と非同期で、かつ第１クロック信号より短い周期とした第２クロック信号により、第１クロック信号を第２クロック信号の所定周期分シフトして、クロックシフト信号として出力するシフト回路と、第１クロック信号およびクロックシフト信号を、第１クロック信号の１周期ごとに切り替えて、出力クロック信号として出力する切替回路とを備えたことを特徴としたものである。
【０００８】
本発明のクロック発振回路は、シフト回路が第１クロック信号を第２クロック信号の所定周期分シフトしてクロックシフト信号として出力し、切替回路が第１クロック信号と、クロックシフト信号とを、第１クロック信号の１周期ごとに切り替えて、出力クロック信号として出力するので、第１クロック信号の周期を、第２クロック信号の所定周期分未満短い周期から、第２クロック信号の所定周期分未満長い周期までの範囲で分散させることができる。従って、基本となる第１クロック信号の周波数を分散させることができるので、ＥＭＩノイズを低減させることができる。また、本発明のクロック発振回路は、従来のクロック発振回路のようにメモリやＰＬＬ回路を使用していないので、回路規模が小さく簡単に構成することができる。
【０００９】
本願の第２の発明は、本願の第１の発明において、切替回路は、第１クロック信号を２分周して、セレクト信号として出力するカウンタと、セレクト信号に基づいて第１クロック信号およびクロックシフト信号を選択するセレクタとにより形成されていることを特徴としたものである。
【００１０】
本願の第２の発明においては、切替回路を、第１クロック信号を２分周して、セレクト信号として出力するカウンタと、セレクト信号に基づいて第１クロック信号およびクロックシフト信号を選択するセレクタとにより形成することができる。
【００１１】
本願の第３の発明は、第１または２の発明において、シフト回路は、第１クロック信号を、第２クロック信号で同期するフリップフロップで形成されていることを特徴としたものである。
【００１２】
本願の第３の発明においては、シフト回路は、第１クロック信号を、第２クロック信号で同期するフリップフロップで形成することができる。
【００１３】
（実施の形態）
本発明の実施の形態に係るクロック発振回路を図面に基づいて説明する。図１は、本発明の実施の形態に係るクロック発振回路が搭載された表示装置を示すブロック図である。図２は、図１に示すクロック調整回路を示す回路図である。
【００１４】
図１に示すように表示装置１０は、クロック発振回路２０と、表示制御回路３０と、表示パネル４０とを備えている。クロック発振回路２０は、表示パネル４０への表示データの表示制御を行う表示制御回路の基本となるクロックを出力するものである。
【００１５】
クロック発振回路２０は、基本クロック発振器（第１クロック発振器）２１と、調整クロック発振器（第２クロック発振器）２２と、クロック調整回路２３とを備えている。
【００１６】
基本クロック発振器２１は、４ＭＨｚの基本クロック信号（第１クロック信号）を発振して出力する発振器である。調整クロック発振器２２は、基本クロック信号と非同期で、かつ基本クロック信号より短い周期としたクロック調整信号（第２クロック信号）を発振して出力する発振器である。本実施の形態では、クロック調整信号を、５５ＭＨｚとしている。
【００１７】
クロック調整回路２３は、クロック調整信号に基づいてスペクトラム拡散処理を行った基本クロック信号を、表示制御回路３０に出力するものである。
【００１８】
図２に示すようにクロック調整回路２３は、カウンタ回路２３ａと、セレクタ回路２３ｂと、シフト回路２３ｃとを備えている。クロック調整回路２３は、基本クロック信号入力端子２３ｘから基本クロック信号（ＢＡＳＥＣＬＫＩＮ）が入力され、クロック調整信号入力端子２３ｙからクロック調整信号（ＣＮＴＣＬＫ）が入力される。そして、調整された基本クロック信号（出力クロック信号）である調整クロック信号（ＣＬＫＯＵＴ）が調整クロック信号出力端子２３ｚから出力される。
【００１９】
カウンタ回路２３ａは、基本クロック信号を２分周するためのカウンタであり、第１フリップフロップ２３ａ１と、第１インバータ２３ａ２とを備えている。
【００２０】
第１フリップフロップ２３ａ１は、基本クロック信号の立ち上がりで第１インバータ２３ａ２からの出力をラッチするＤ−ＦＦ（Ｄ型フリップフロップ）である。この第１フリップフロップ２３ａ１のクロック入力に基本クロック信号入力端子２３ｘが接続されている。第１フリップフロップ２３ａ１のデータ出力は、第１インバータ２３ａ２の入力に接続されている。第１インバータ２３ａ２の出力は、第１フリップフロップ２３ａ１のデータ入力に接続されている。
【００２１】
セレクタ回路２３ｂは、第１フリップフロップ２３ａ１の出力信号であるセレクト信号に基づいて、基本クロック信号（ＢＡＳＥＣＬＫＩＮ）と、シフト回路２３ｃからのクロックシフト信号とを選択するセレクタである。このセレクタ回路２３ｂは、第１アンド２３ｂ１と、第２アンド２３ｂ２と、第２インバータ２３ｂ３と、オア２３ｂ４とを備えている。
【００２２】
第１アンド２３ｂ１は、一方の入力が基本クロック信号入力端子２３ｘに接続され、他方の入力が第２インバータ２３ｂ３の出力に接続されている。そして第１アンド２３ｂ１の出力は、オア２３ｂ４の一方の入力に接続されている。第２アンド２３ｂ２は、一方の入力が第１フリップフロップ２３ａ１の出力に接続され、他方の入力がシフト回路２３ｃの出力に接続されている。そして、第２アンド２３ｂ２の出力は、オア２３ｂ４の他方の入力に接続されている。オア２３ｂ４の出力は、調整クロック信号出力端子２３ｚに接続されている。カウンタ回路２３ａと、セレクタ回路２３ｂとで、切替回路が構成されている。
【００２３】
シフト回路２３ｃは、第２フリップフロップ２３ｃ１を備えている。第２フリップフロップ２３ｃ１は、データ入力が基本クロック信号入力端子２３ｘに接続され、クロック入力がクロック調整信号入力端子２３ｙに接続された、クロック調整信号の立ち上がりで基本クロック信号をラッチするＤ−ＦＦである。
【００２４】
なお、第１フリップフロップ２３ａ１と第２フリップフロップ２３ｃ１とは、プリセットおよびリセットが電源電圧に接続されている。
【００２５】
以上のように構成されたクロック発振回路２０の動作を、図３から図４に基づいて説明する。図３は、図２に示すクロック調整回路２３の動作を示すタイムチャートである。図４は、調整クロック信号の特性を示す図であり、（Ａ）は周期の分散を示す図、（Ｂ）は周波数の分散を示す図である。
【００２６】
第１フリップフロップ２３ａ１のクロック入力に、基本クロック信号が接続されているので、基本クロック信号Ｓ１の立ち上がりのたびに第１フリップフロップ２３ａ１の出力がトグルする。つまり、カウンタ回路２３ａは、基本クロック信号Ｓ１を２分周する分周回路として機能することで、基本クロック信号Ｓ１の周波数が半分となったセレクト信号Ｓ２を出力する。また、セレクト信号Ｓ２は、第１インバータ２３ａ２を介在させることで、反転したセレクト信号（＊セレクト信号）Ｓ３となる。
【００２７】
シフト回路２３ｃの第２フリップフロップ２３ｃ１は、クロック調整信号Ｓ４の立ち上がりで、基本クロック信号Ｓ１をラッチするので、基本クロック信号Ｓ１がクロック調整信号Ｓ４の１周期分ほどシフトしたクロックシフト信号Ｓ５を出力する。
【００２８】
従って、セレクタ回路２３ｂの第１アンド２３ｂ１の出力信号Ａは、基本クロック信号Ｓ１の２周期に一度、セレクト信号Ｓ２によって選択されることで、基本クロック信号Ｓ１がクロック調整信号Ｓ４の１周期分ほどシフトされたクロックシフト信号Ｓ５が出力されるので、クロックシフト信号Ｓ５が２周期に一度出力される出力信号Ｓ６となる。
【００２９】
また、セレクタ回路２３ｂの第２アンド２３ｂ２の出力信号Ｂは、基本クロック信号の２周期に１度、＊セレクト信号Ｓ３によって選択されることで、基本クロック信号Ｓ１が２周期に一度出力される出力信号Ｓ７となる。
【００３０】
そして、オア２３ｂ４により第１アンド２３ｂ１の出力信号Ａと、第２アンド２３ｂ２の出力信号Ｂとを論理和して、調整クロック信号Ｓ８として調整クロック信号出力端子２３ｚから表示制御回路３０（図１参照）へ出力される。
【００３１】
調整クロック信号Ｓ８は、基本クロック信号Ｓ１と、クロックシフト信号Ｓ５とを、基本クロック信号Ｓ１の１周期ごとにセレクタ回路２３ｂで切り替えることで、交互に出力した信号である。
【００３２】
クロックシフト信号Ｓ５は、基本クロック信号Ｓ１を第２フリップフロップ２３ｃ１によりクロック調整信号Ｓ４で同期を取った信号である。基本クロック信号Ｓ１とクロック調整信号Ｓ４とは非同期であるので、基本クロック信号Ｓ１の立ち上がりを基準にすると、最大でクロック調整信号の１周期分未満のずれがある。従って、このクロックシフト信号Ｓ５と、基本クロック信号Ｓ１とを、１周期ごと交互に論理和をとった調整クロック信号Ｓ８とすることで、基本クロック信号Ｓ１の周期を、クロック調整信号の１周期分未満短い周期から、クロック調整信号の１周期分未満長い周期までの範囲で、図４（Ａ）および同図（Ｂ）に示すように分散させることができる。従って、表示制御回路３０を動作させる基本となる調整クロック信号Ｓ８の周波数を分散させることができるので、ＥＭＩノイズを低減させることができる。
【００３３】
また、クロック調整回路２３は、フリップフロップやゲートなどで構成されているため、メモリやＰＬＬ回路などが不要である。従って、クロック調整回路２３は、回路規模が小さく簡単に構成することができるので、安価に作製することができる。
【００３４】
なお、本実施の形態では、クロック調整信号をシフト回路２３ｃである第２フリップフロップ２３ｃ１に直接入力することで、基本クロック信号のシフト量を、クロック調整信号の１周期分としているが、２分周して２周期分としたり、それ以上としたりすることも可能である。また、本実施の形態では、基本クロック信号を４ＭＨｚ、クロック調整信号を５５ＭＨｚとしたが、基本クロック信号とクロック調整信号とは、非同期で、かつ基本クロックよりクロック調整信号を短い周期としていれば、クロック調整信号は他の周波数に適宜設定することができる。しかし、クロック調整信号を分周したり、クロック調整信号の周波数を基本クロック信号に近づけたりして、基本クロック信号のシフト量を大きくすればするほど、周波数の変動範囲が広くなるだけでなく、デューティ比も変動範囲が大きくなるので、クロック調整信号の周波数は、調整クロック信号に基づいて動作する後段の回路（例えば、表示制御回路３０）が動作可能な範囲とするのが望ましい。
【産業上の利用可能性】
【００３５】
本発明は、簡単な回路構成でスペクトラム拡散を行うことが可能なので、基本クロック信号にスペクトラム拡散処理を行ってＥＭＩノイズの低減を図るクロック発振回路に好適である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態に係るクロック発振回路が搭載された表示装置を示すブロック図
【図２】図１に示すクロック調整回路を示す回路図
【図３】図２に示すクロック調整回路の動作を示すタイムチャート
【図４】調整クロック信号の特性を示す図であり、（Ａ）は周期の分散を示す図、（Ｂ）は周波数の分散を示す図
【符号の説明】
【００３７】
１０ 表示装置
２０ クロック発振回路
２１ 基本クロック発振器
２２ 調整クロック発振器
２３ クロック調整回路
２３ａ カウンタ回路
２３ａ１ 第１フリップフロップ
２３ａ２ 第１インバータ
２３ｂ セレクタ回路
２３ｂ１ 第１アンド
２３ｂ２ 第２アンド
２３ｂ３ 第２インバータ
２３ｂ４ オア
２３ｃ シフト回路
２３ｃ１ 第２フリップフロップ
２３ｘ 基本クロック信号入力端子
２３ｙ クロック調整信号入力端子
２３ｚ 調整クロック信号出力端子
３０ 表示制御回路
４０ 表示パネル
【技術分野】
【０００１】
本発明は、基本クロック信号にスペクトラム拡散処理を行ってＥＭＩ（Electro Magnetic Interference）ノイズの低減を図ることができるクロック発振回路に関する。
【背景技術】
【０００２】
従来のクロック発振回路として、特許文献１に記載されたものがある。この特許文献１に記載のノイズ低減機能付き発振器は、スペクトラム拡散変調を行うための変調データを記憶するメモリと、変調データから変調信号を生成する変調信号出力回路と、ＰＬＬ（Phase locked loop）回路の電圧制御発振器（ＶＣＯ）の制御電圧に変調信号を重畳するミキサとを有し、スペクトラム拡散変調に対応する変調データをメモリに記憶させることにより、所望とする仕様でスペクトラム拡散変調した出力信号を得ることを可能としたものである。
【特許文献１】特開２００２−３０５４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１に記載のノイズ低減機能付き発振器は、メモリや、ＰＬＬ回路などを搭載しているため、回路規模が大きく複雑である。従って、この従来のクロック発振回路は、小型化の阻害要因となったり、コストが増大する要因となったりするおそれがある。
【０００４】
そこで本発明は、簡単な回路構成でスペクトラム拡散を行うことが可能なクロック発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明のクロック発振回路は、基本クロック信号である第１クロック信号と非同期で、かつ前記第１クロック信号より短い周期とした第２クロック信号により、前記第１クロック信号を前記第２クロック信号の所定周期分シフトして、クロックシフト信号として出力するシフト回路と、前記第１クロック信号および前記クロックシフト信号を、前記第１クロック信号の１周期ごとに切り替えて、出力クロック信号として出力する切替回路とを備えた。
【発明の効果】
【０００６】
本発明のクロック発振回路は、メモリやＰＬＬ回路を使用していないので、回路規模が小さく簡単に構成することができる。よって、本発明は、簡便な回路構成でスペクトラム拡散を行うことが可能である。
【発明を実施するための最良の形態】
【０００７】
本願の第１の発明は、基本クロック信号である第１クロック信号と非同期で、かつ第１クロック信号より短い周期とした第２クロック信号により、第１クロック信号を第２クロック信号の所定周期分シフトして、クロックシフト信号として出力するシフト回路と、第１クロック信号およびクロックシフト信号を、第１クロック信号の１周期ごとに切り替えて、出力クロック信号として出力する切替回路とを備えたことを特徴としたものである。
【０００８】
本発明のクロック発振回路は、シフト回路が第１クロック信号を第２クロック信号の所定周期分シフトしてクロックシフト信号として出力し、切替回路が第１クロック信号と、クロックシフト信号とを、第１クロック信号の１周期ごとに切り替えて、出力クロック信号として出力するので、第１クロック信号の周期を、第２クロック信号の所定周期分未満短い周期から、第２クロック信号の所定周期分未満長い周期までの範囲で分散させることができる。従って、基本となる第１クロック信号の周波数を分散させることができるので、ＥＭＩノイズを低減させることができる。また、本発明のクロック発振回路は、従来のクロック発振回路のようにメモリやＰＬＬ回路を使用していないので、回路規模が小さく簡単に構成することができる。
【０００９】
本願の第２の発明は、本願の第１の発明において、切替回路は、第１クロック信号を２分周して、セレクト信号として出力するカウンタと、セレクト信号に基づいて第１クロック信号およびクロックシフト信号を選択するセレクタとにより形成されていることを特徴としたものである。
【００１０】
本願の第２の発明においては、切替回路を、第１クロック信号を２分周して、セレクト信号として出力するカウンタと、セレクト信号に基づいて第１クロック信号およびクロックシフト信号を選択するセレクタとにより形成することができる。
【００１１】
本願の第３の発明は、第１または２の発明において、シフト回路は、第１クロック信号を、第２クロック信号で同期するフリップフロップで形成されていることを特徴としたものである。
【００１２】
本願の第３の発明においては、シフト回路は、第１クロック信号を、第２クロック信号で同期するフリップフロップで形成することができる。
【００１３】
（実施の形態）
本発明の実施の形態に係るクロック発振回路を図面に基づいて説明する。図１は、本発明の実施の形態に係るクロック発振回路が搭載された表示装置を示すブロック図である。図２は、図１に示すクロック調整回路を示す回路図である。
【００１４】
図１に示すように表示装置１０は、クロック発振回路２０と、表示制御回路３０と、表示パネル４０とを備えている。クロック発振回路２０は、表示パネル４０への表示データの表示制御を行う表示制御回路の基本となるクロックを出力するものである。
【００１５】
クロック発振回路２０は、基本クロック発振器（第１クロック発振器）２１と、調整クロック発振器（第２クロック発振器）２２と、クロック調整回路２３とを備えている。
【００１６】
基本クロック発振器２１は、４ＭＨｚの基本クロック信号（第１クロック信号）を発振して出力する発振器である。調整クロック発振器２２は、基本クロック信号と非同期で、かつ基本クロック信号より短い周期としたクロック調整信号（第２クロック信号）を発振して出力する発振器である。本実施の形態では、クロック調整信号を、５５ＭＨｚとしている。
【００１７】
クロック調整回路２３は、クロック調整信号に基づいてスペクトラム拡散処理を行った基本クロック信号を、表示制御回路３０に出力するものである。
【００１８】
図２に示すようにクロック調整回路２３は、カウンタ回路２３ａと、セレクタ回路２３ｂと、シフト回路２３ｃとを備えている。クロック調整回路２３は、基本クロック信号入力端子２３ｘから基本クロック信号（ＢＡＳＥＣＬＫＩＮ）が入力され、クロック調整信号入力端子２３ｙからクロック調整信号（ＣＮＴＣＬＫ）が入力される。そして、調整された基本クロック信号（出力クロック信号）である調整クロック信号（ＣＬＫＯＵＴ）が調整クロック信号出力端子２３ｚから出力される。
【００１９】
カウンタ回路２３ａは、基本クロック信号を２分周するためのカウンタであり、第１フリップフロップ２３ａ１と、第１インバータ２３ａ２とを備えている。
【００２０】
第１フリップフロップ２３ａ１は、基本クロック信号の立ち上がりで第１インバータ２３ａ２からの出力をラッチするＤ−ＦＦ（Ｄ型フリップフロップ）である。この第１フリップフロップ２３ａ１のクロック入力に基本クロック信号入力端子２３ｘが接続されている。第１フリップフロップ２３ａ１のデータ出力は、第１インバータ２３ａ２の入力に接続されている。第１インバータ２３ａ２の出力は、第１フリップフロップ２３ａ１のデータ入力に接続されている。
【００２１】
セレクタ回路２３ｂは、第１フリップフロップ２３ａ１の出力信号であるセレクト信号に基づいて、基本クロック信号（ＢＡＳＥＣＬＫＩＮ）と、シフト回路２３ｃからのクロックシフト信号とを選択するセレクタである。このセレクタ回路２３ｂは、第１アンド２３ｂ１と、第２アンド２３ｂ２と、第２インバータ２３ｂ３と、オア２３ｂ４とを備えている。
【００２２】
第１アンド２３ｂ１は、一方の入力が基本クロック信号入力端子２３ｘに接続され、他方の入力が第２インバータ２３ｂ３の出力に接続されている。そして第１アンド２３ｂ１の出力は、オア２３ｂ４の一方の入力に接続されている。第２アンド２３ｂ２は、一方の入力が第１フリップフロップ２３ａ１の出力に接続され、他方の入力がシフト回路２３ｃの出力に接続されている。そして、第２アンド２３ｂ２の出力は、オア２３ｂ４の他方の入力に接続されている。オア２３ｂ４の出力は、調整クロック信号出力端子２３ｚに接続されている。カウンタ回路２３ａと、セレクタ回路２３ｂとで、切替回路が構成されている。
【００２３】
シフト回路２３ｃは、第２フリップフロップ２３ｃ１を備えている。第２フリップフロップ２３ｃ１は、データ入力が基本クロック信号入力端子２３ｘに接続され、クロック入力がクロック調整信号入力端子２３ｙに接続された、クロック調整信号の立ち上がりで基本クロック信号をラッチするＤ−ＦＦである。
【００２４】
なお、第１フリップフロップ２３ａ１と第２フリップフロップ２３ｃ１とは、プリセットおよびリセットが電源電圧に接続されている。
【００２５】
以上のように構成されたクロック発振回路２０の動作を、図３から図４に基づいて説明する。図３は、図２に示すクロック調整回路２３の動作を示すタイムチャートである。図４は、調整クロック信号の特性を示す図であり、（Ａ）は周期の分散を示す図、（Ｂ）は周波数の分散を示す図である。
【００２６】
第１フリップフロップ２３ａ１のクロック入力に、基本クロック信号が接続されているので、基本クロック信号Ｓ１の立ち上がりのたびに第１フリップフロップ２３ａ１の出力がトグルする。つまり、カウンタ回路２３ａは、基本クロック信号Ｓ１を２分周する分周回路として機能することで、基本クロック信号Ｓ１の周波数が半分となったセレクト信号Ｓ２を出力する。また、セレクト信号Ｓ２は、第１インバータ２３ａ２を介在させることで、反転したセレクト信号（＊セレクト信号）Ｓ３となる。
【００２７】
シフト回路２３ｃの第２フリップフロップ２３ｃ１は、クロック調整信号Ｓ４の立ち上がりで、基本クロック信号Ｓ１をラッチするので、基本クロック信号Ｓ１がクロック調整信号Ｓ４の１周期分ほどシフトしたクロックシフト信号Ｓ５を出力する。
【００２８】
従って、セレクタ回路２３ｂの第１アンド２３ｂ１の出力信号Ａは、基本クロック信号Ｓ１の２周期に一度、セレクト信号Ｓ２によって選択されることで、基本クロック信号Ｓ１がクロック調整信号Ｓ４の１周期分ほどシフトされたクロックシフト信号Ｓ５が出力されるので、クロックシフト信号Ｓ５が２周期に一度出力される出力信号Ｓ６となる。
【００２９】
また、セレクタ回路２３ｂの第２アンド２３ｂ２の出力信号Ｂは、基本クロック信号の２周期に１度、＊セレクト信号Ｓ３によって選択されることで、基本クロック信号Ｓ１が２周期に一度出力される出力信号Ｓ７となる。
【００３０】
そして、オア２３ｂ４により第１アンド２３ｂ１の出力信号Ａと、第２アンド２３ｂ２の出力信号Ｂとを論理和して、調整クロック信号Ｓ８として調整クロック信号出力端子２３ｚから表示制御回路３０（図１参照）へ出力される。
【００３１】
調整クロック信号Ｓ８は、基本クロック信号Ｓ１と、クロックシフト信号Ｓ５とを、基本クロック信号Ｓ１の１周期ごとにセレクタ回路２３ｂで切り替えることで、交互に出力した信号である。
【００３２】
クロックシフト信号Ｓ５は、基本クロック信号Ｓ１を第２フリップフロップ２３ｃ１によりクロック調整信号Ｓ４で同期を取った信号である。基本クロック信号Ｓ１とクロック調整信号Ｓ４とは非同期であるので、基本クロック信号Ｓ１の立ち上がりを基準にすると、最大でクロック調整信号の１周期分未満のずれがある。従って、このクロックシフト信号Ｓ５と、基本クロック信号Ｓ１とを、１周期ごと交互に論理和をとった調整クロック信号Ｓ８とすることで、基本クロック信号Ｓ１の周期を、クロック調整信号の１周期分未満短い周期から、クロック調整信号の１周期分未満長い周期までの範囲で、図４（Ａ）および同図（Ｂ）に示すように分散させることができる。従って、表示制御回路３０を動作させる基本となる調整クロック信号Ｓ８の周波数を分散させることができるので、ＥＭＩノイズを低減させることができる。
【００３３】
また、クロック調整回路２３は、フリップフロップやゲートなどで構成されているため、メモリやＰＬＬ回路などが不要である。従って、クロック調整回路２３は、回路規模が小さく簡単に構成することができるので、安価に作製することができる。
【００３４】
なお、本実施の形態では、クロック調整信号をシフト回路２３ｃである第２フリップフロップ２３ｃ１に直接入力することで、基本クロック信号のシフト量を、クロック調整信号の１周期分としているが、２分周して２周期分としたり、それ以上としたりすることも可能である。また、本実施の形態では、基本クロック信号を４ＭＨｚ、クロック調整信号を５５ＭＨｚとしたが、基本クロック信号とクロック調整信号とは、非同期で、かつ基本クロックよりクロック調整信号を短い周期としていれば、クロック調整信号は他の周波数に適宜設定することができる。しかし、クロック調整信号を分周したり、クロック調整信号の周波数を基本クロック信号に近づけたりして、基本クロック信号のシフト量を大きくすればするほど、周波数の変動範囲が広くなるだけでなく、デューティ比も変動範囲が大きくなるので、クロック調整信号の周波数は、調整クロック信号に基づいて動作する後段の回路（例えば、表示制御回路３０）が動作可能な範囲とするのが望ましい。
【産業上の利用可能性】
【００３５】
本発明は、簡単な回路構成でスペクトラム拡散を行うことが可能なので、基本クロック信号にスペクトラム拡散処理を行ってＥＭＩノイズの低減を図るクロック発振回路に好適である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態に係るクロック発振回路が搭載された表示装置を示すブロック図
【図２】図１に示すクロック調整回路を示す回路図
【図３】図２に示すクロック調整回路の動作を示すタイムチャート
【図４】調整クロック信号の特性を示す図であり、（Ａ）は周期の分散を示す図、（Ｂ）は周波数の分散を示す図
【符号の説明】
【００３７】
１０ 表示装置
２０ クロック発振回路
２１ 基本クロック発振器
２２ 調整クロック発振器
２３ クロック調整回路
２３ａ カウンタ回路
２３ａ１ 第１フリップフロップ
２３ａ２ 第１インバータ
２３ｂ セレクタ回路
２３ｂ１ 第１アンド
２３ｂ２ 第２アンド
２３ｂ３ 第２インバータ
２３ｂ４ オア
２３ｃ シフト回路
２３ｃ１ 第２フリップフロップ
２３ｘ 基本クロック信号入力端子
２３ｙ クロック調整信号入力端子
２３ｚ 調整クロック信号出力端子
３０ 表示制御回路
４０ 表示パネル
【特許請求の範囲】
【請求項１】
基本クロック信号である第１クロック信号と非同期で、かつ前記第１クロック信号より短い周期とした第２クロック信号により、前記第１クロック信号を前記第２クロック信号の所定周期分シフトして、クロックシフト信号として出力するシフト回路と、
前記第１クロック信号および前記クロックシフト信号を、前記第１クロック信号の１周期ごとに切り替えて、出力クロック信号として出力する切替回路とを備えたクロック発振回路。
【請求項２】
前記切替回路は、
前記第１クロック信号を２分周して、セレクト信号として出力するカウンタと、
前記セレクト信号に基づいて前記第１クロック信号および前記クロックシフト信号を選択するセレクタと
により形成されていることを特徴とする請求項１記載のクロック発振回路。
【請求項３】
前記シフト回路は、前記第１クロック信号を、前記第２クロック信号で同期するフリップフロップで形成されていることを特徴とする請求項１または２記載のクロック発振回路。
【請求項１】
基本クロック信号である第１クロック信号と非同期で、かつ前記第１クロック信号より短い周期とした第２クロック信号により、前記第１クロック信号を前記第２クロック信号の所定周期分シフトして、クロックシフト信号として出力するシフト回路と、
前記第１クロック信号および前記クロックシフト信号を、前記第１クロック信号の１周期ごとに切り替えて、出力クロック信号として出力する切替回路とを備えたクロック発振回路。
【請求項２】
前記切替回路は、
前記第１クロック信号を２分周して、セレクト信号として出力するカウンタと、
前記セレクト信号に基づいて前記第１クロック信号および前記クロックシフト信号を選択するセレクタと
により形成されていることを特徴とする請求項１記載のクロック発振回路。
【請求項３】
前記シフト回路は、前記第１クロック信号を、前記第２クロック信号で同期するフリップフロップで形成されていることを特徴とする請求項１または２記載のクロック発振回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００９−１８８７９６（Ｐ２００９−１８８７９６Ａ）
【公開日】平成２１年８月２０日（２００９．８．２０）
【国際特許分類】
【出願番号】特願２００８−２７４６９（Ｐ２００８−２７４６９）
【出願日】平成２０年２月７日（２００８．２．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年８月２０日（２００９．８．２０）
【国際特許分類】
【出願日】平成２０年２月７日（２００８．２．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]