【課題】マルチプレクサを設計する方法及び装置を提供する。
【解決手段】１つ以上の集積回路におけるマルチプレクサを設計するための方法及び装置が説明される。１つの例示的方法は、第１マルチプレクサの表現を受け取り、その表現を第１マルチプレクサのパーティションニュートラル表現へと変換し、そしてそのパーティションニュートラル表現をパーティション化して複数の第２マルチプレクサを生成することを含む。別の例示的方法は、第１マルチプレクサの表現を複数の第２マルチプレクサの表現へと分解することを含み、第２マルチプレクサは、第２マルチプレクサと共通の出力との間にマルチプレクサを介在せずに共通の出力において一緒に結合され、更に、第２マルチプレクサを少なくとも１つの集積回路の部分と部分との間でパーティション化することを含む。 （もっと読む）

スイッチ非バウンス化デバイスは、スイッチ出力をサンプリングするサンプラによって生成されるサンプルをカウントするマジョリティカウンタを含み、ここで、カウンタ値は、スイッチの第１のスイッチ状態を示す各サンプルに対して増加し、第２のスイッチ状態を示す各サンプルに対して減少する。コントローラは、カウンタ値が第１の状態閾値より上にあるときスイッチが第１のスイッチ状態であることを、そしてカウンタ値が第２の状態閾値より下にあるときスイッチは第２の状態であることを決定する。
（もっと読む）

【課題】パワーオンリセットパルスが発生しなかった場合、または、入力されなかった場合であっても、制御対象となる装置回路に、パワーオンリセットパルスを入力することのできるリセットパルス発生回路を提供する。
【解決手段】リセットパルス発生回路が、パワーオンリセットパルスが入力されたことに応じて、装置回路用のパワーオンリセット信号である装置回路用パワーオンリセット信号を制御対象となる装置回路に出力し、装置回路に装置回路用パワーオンリセット信号を出力したか否かを示す情報を記憶しておき、装置回路に装置回路用パワーオンリセット信号を出力していない場合に、装置回路を制御する制御信号が入力された場合には、制御信号を装置回路用パワーオンリセット信号として装置回路に出力する。 （もっと読む）

【課題】制御装置と電力変換器のゲート駆動回路間の配線を、極力減らして誤動作を防止し、信頼性の向上を図る。
【解決手段】ゲート駆動回路６により駆動される半導体素子１１の、短絡などの故障を検出するための故障検出回路９からの出力信号を、ゲート駆動回路６と制御装置とを接続しているゲート信号線４を介して伝送することにより、従来そのために必要とされていた信号線を省略可能とし、コストの低減を図りつつ従来と同様の故障検出を可能とする。 （もっと読む）

【課題】 電源電圧に応じて発振周波数が変動する発振部を用いながらも正確な計時が可能なタイマ回路及び該タイマ回路を用いた警報装置を提供する。
【解決手段】 制御部１４は、発振回路１４ａがパルスを単位カウント数だけ出力する毎に単位時間の経過を判定する。また、制御部１４は、電源である一次電池ＢＴの出力電圧を検出する電圧検出部１５の出力に基づいて電圧補正係数を得るとともに、温度検出部１６の出力に基づいて温度補正係数を得、得られた各係数をそれぞれ所定の基準状態での単位カウント数である基準カウント数に乗じることにより、新たな単位カウント数を得る。この単位カウント数の変更は、一次電池ＢＴの出力電圧の変動や温度の変動による発振周波数の変動による単位時間への影響を相殺するものであって、新たな単位カウント数を用いて得られた単位時間は、発振周波数の変動に関わらず略一定となる。 （もっと読む）

【課題】安全性と高速性を両立できるステートマシンを提供する。
【解決手段】状態保持部２は、動作開始トリガ信号「IO_RD」が入力されていない場合には第１の状態に、動作開始トリガ信号「IO_RD」が入力されている場合には第２の状態に、それぞれ状態を設定する。制御信号出力部３は、設定されている状態が現在まで第１の状態にあり、かつ動作開始トリガ信号「IO_RD」が現在入力されているという条件が成立している場合に限り、出力信号「RD_ENB1」を出力する。状態保持部２は、クロックをトリガとして状態を設定し、制御信号出力部３は、当該クロックをトリガとして上記条件を判定する。 （もっと読む）

【課題】負荷の作動を制御するためのＭＥＭＳスイッチの操作電源を提供する。
【解決手段】ＭＥＭＳスイッチ２０は、回路１０内に配置され、負荷１６を導通状態又は非導通状態にする。圧電トランス４６は、高電圧出力信号又は低電圧出力信号を供給して、ＭＥＭＳスイッチ２０の開閉状態を制御する。制御回路６５は、圧電トランス４６に入力電圧信号６２を供給して、圧電トランス４６の出力端子に高電圧出力信号又は低電圧出力信号を生じさせる。 （もっと読む）

【課題】電位給電部とＬＳＩ等の内部回路への給電路との短絡、開放の検出等を図る。
【解決手段】外部電源２４の電位と大地電位とを抵抗素子２８と抵抗素子３０とで分圧した電位ＶＲ１をＬＳＩ２２の内部回路へ給電路３４を介して給電する。この電位ＶＲ１と第１の参照電位源１８の電位（ＶＲ１＋α）とを第１の差動電位比較回路１２で比較する一方、電位ＶＲ１と第２の参照電位源２０の電位（ＶＲ１−β）とを第２の差動電位比較回路１４で比較する。比較回路１２，１４の比較出力に基づいて判定回路１６が外部電源２４又は大地電位のいずか一方が給電路３４に短絡しているか否かを判定する。 （もっと読む）

【課題】高速動作が可能な電子回路を提供する。
【解決手段】第１の動作開始信号のセットに同期して動作を開始し第１の出力データ信号を出力する第１の回路と、第１の動作開始信号がリセットされてから第１の遅延時間の経過後に第１の動作終了信号をリセットする第１の遅延回路と、第２の動作開始信号のセットに同期して動作を開始し第２の出力データ信号を出力する第２の回路と、第２の動作開始信号のリセットに同期して第２の動作終了信号をリセットする第２の遅延回路とを備え、第１の回路は第２の回路より動作速度が速く、第１の遅延時間は第２の遅延時間よりも短いことを特徴とする。 （もっと読む）

【課題】本発明は、発振回路及び半導体装置に関し、電源投入後、リセット後、スタンバイ状態からの復帰後のＭＣＵの処理の高速化と低消費電力化を両立することを目的とする。
【解決手段】第１の発振回路と、第１の発振回路より長い発振安定時間を有する第２の発振回路と、第２の発振回路の発振安定時間の経過を示す安定信号を出力する信号生成回路と、選択信号に基づいて第１及び第２の発振回路の出力の一方を選択出力するスイッチ回路と、抑止信号に基づいて第２の発振回路の起動を抑止する抑止回路とを備え、第１及び第２の発振回路が同時に起動されてスイッチ回路により第１の発振回路の出力が選択出力された後に第２の発振回路の出力に切り替えられるモードと、第１の発振回路が起動されて抑止回路により第２の発振回路が起動されずスイッチ回路により第１の発振回路の出力のみが選択出力されるモードを有するように構成する。 （もっと読む）

【課題】電源が分離された通常回路とバックアップ回路を有するマイコンの低消費電力化を図ること。スタンバイ状態からバックアップ回路のＲＡＭに待ち時間なしでアクセスすること。
【解決手段】通常回路電源制御信号ＡＥとバックアップ回路電源制御信号ＢＥの論理の組み合わせに基づいて、通常回路１２とバックアップ回路１３の電圧を０Ｖとする状態、通常回路１２に主電源電圧を供給し、バックアップ回路１３にバックアップ電源電圧を供給する状態（動作状態）、通常回路１２の電圧を０Ｖとし、バックアップ回路１３にバックアップ電源電圧を供給する状態、通常回路１２とバックアップ回路１３に主電源電圧を供給する状態、のいずれかとなる。動作状態において、通常回路１２のＣＰＵ１４がバックアップ回路１３のＲＡＭ１６へアクセスすると、自動ウェイト発生回路１９により、ＲＡＭ１６へのアクセス時間が延長される。 （もっと読む）

【課題】時間分解能を高めたタイマにより低消費電力で精度よく時間計測するタイマ装置を提供する。
【解決手段】入力信号を反転して出力する反転手段１０と、反転手段１０からの入力信号を所定時間遅延させて出力する遅延手段１１と、遅延手段１１に接続され所定の制御信号により出力を所定の状態に保持する保持手段１９とを備え、計測開始信号と計測停止信号が入力されたとき、その指示信号を前記保持手段１９の制御端子に所定の形態で入力する保持選択手段２２及びラッチ手段２１を有し、反転手段１０と遅延手段１１と保持手段１９とで１組の信号生成手段を構成すると共に、この信号生成手段を複数段設けリング状に接続してＨｉ／Ｌｏのクロック信号を生成するリングオシレータを構成し、最終段の信号生成手段の出力をカウントして時間計測を行う構成としたものである。 （もっと読む）

【課題】正常な電圧印加をノイズとして検出しないようにしつつ、電源ラインにノイズが供給されたことを検出できるようにする。
【解決手段】マイコン８にて分圧回路１０の電位Ｖ１と平滑化回路９の電位Ｖ２の大小を比較し、分圧回路１０の電位Ｖ１が平滑化回路９の電位Ｖ２よりも大きいときには、モータ１６の駆動を許可し、平滑化回路９の電位Ｖ２が分圧回路１０の電位Ｖ１よりも大きくなると、モータ１６の駆動を禁止する。これにより、万一バッテリ３が外れた場合に、モータ１６の動作による電源電圧の低下を防止できる。また、パルス波とされる発電電圧がＥＣＵ１に印加されたときに、平滑化回路９の電位Ｖ２が瞬間的に増加してしまうのではなく、徐々に増加する。このため、クランキング時のように、電源ライン４にパルス状の電圧が一定期間もしくは一定回数印加される状況になっても、それを排除して電源ノイズを検出できる。 （もっと読む）

【課題】３値以上の信号に対して切り換え検出が可能で、かつ消費電力を確実に少なく抑えることができる多値検出回路を提供する。
【解決手段】入力端子３に入力信号Ｉｎが入力され、電源端子１−入力端子３の間にスイッチ７と抵抗９が、接地端子２−入力端子３の間にスイッチ８と抵抗１０が接続され、スイッチ７とスイッチ８との間に抵抗１１〜１６が直列に接続され、入力端子３と抵抗１１〜１６の各接続点はそれぞれ比較器１７〜２１で比較され、各比較器１７〜２１の出力はラッチ回路２２によって符号化して出力される構成とすることにより、６値検出選択が可能であり、クロック信号に従った間欠動作により省電力の多値検出が可能となる。 （もっと読む）

【課題】電源投入による論理回路動作開始直後に、動作が開始されたシーケンスを停止させ、その後、電源が安定するまでシステムをリセットし、電源が安定するとシステムをスタートさせるパワーオンシステムリセット回路及びその方法を提供する。
【解決手段】電源投入時から電源電圧が所定の電圧に達するまでの間、メモリシステム内で発生している動作シーケンスを終了させる処理を繰り返し行うシーケンス終了手段１０、２０、３０、４１及び４２と、動作シーケンスが終了したとき、メモリシステム５０のシステムリセットを行うシステムリセット手段４３とを備え、システムリセット手段４３は、電源電圧が所定の電圧に達したときにシステムリセットを解除する。 （もっと読む）

【課題】ラッチの最大動作周波数を上げ、消費電力を減らすこと。
【解決手段】プリチャージ部１１０と、記憶論理部１２０と、入力増幅部１３０と、クロック同期スイッチ１４０とを有するラッチにおいて、記憶論理部１２０と入力増幅部１３０とを同一のトランジスタ階層に配置することによって、全体のトランジスタ階層を３階層とする。また、電流源１５０を記憶論理部１２０に接続して電流源１５０が記憶論理部１２０を通過する電流を制御するよう構成する。 （もっと読む）

【課題】複数電源で動作する半導体装置のパワーオンリセットに際して、セット部品のコスト低減と誤動作防止を図る。
【解決手段】ＡＤコンバータ２は、ＡＤ変換制御信号Ｓｃのアサートにより第２の電源電圧ＶｂのＡＤ変換を行い、ＡＤ変換値が設定値に達したときに一致信号Ｓｅをアサートする一方、ＡＤ変換制御信号Ｓｃのネゲートにより通常動作モードで入力信号ＳinのＡＤ変換を行う。リセット制御回路４は、リセット入力端子電圧Ｖｒの上昇に伴うリセット入力信号Ｓｒのアサートに同期してＡＤ変換制御信号Ｓｃをアサートし、一致信号Ｓｅのアサートに同期してＡＤ変換制御信号Ｓｃをネゲートしかつ内部リセット信号Ｓｎをアサートして、第２の電源電圧Ｖｂより高電位の第１の電源電圧Ｖａで駆動される第１の内部回路１０ａと第２の電源電圧Ｖｂで駆動される第２の内部回路１０ｂをリセット解除する。 （もっと読む）

【課題】本発明は、Ｓｅｒ／Ｄｅｓ回路において、休眠ステートからパワーアップの状態へ遷移した際の受信エラーを減少できるようにする。
【解決手段】たとえば、受信機２１が、休眠ステートＰ１からパワーアップの状態Ｐ０に遷移したとする。すると、リセット制御回路２１ｍは、ディレイ回路２１ｍ-1によって、ＰＬＬ３１からのシステムクロックのカウントを開始する。そして、ディレイ回路２１ｍ-1がＸサイクルをカウントした後に、リセット制御回路２１ｍは、ディジタルフィルタ２１ｅおよびＰＩ制御回路２１ｆのリセットを解除するように構成されている。 （もっと読む）

【課題】光センサ回路のレイアウト面積を増大させることなく、光センサ回路の消費電流を一定に保ち、熱平衡状態を維持することのできる光センサ回路および光センサアレイを提供する。
【解決手段】光センサ回路は受光した光量に応じた値の光電流を生成する光電変換手段，増幅回路，増幅回路の入出力端子間に接続されて前記光電流を積分するコンデンサおよびコンデンサの両端に接続されたリセットトランジスタを有し、リセットトランジスタを待機モードでオンさせる。また、この光センサ回路を複数有する光センサアレイについても適用できる。 （もっと読む）

【課題】クロックフィールドをサンプリングするサンプリングクロックがＡＣＴＩＶＥ系とＳＴＡＮＤＢＹ系とで同期が取れていない場合でも、系切替時におけるハザードノイズの発生を防止することが可能なクロック非同期切替装置の提供。
【解決手段】 カウンタ回路２４のＥＸ・ＯＲ回路２８で入力クロックｃ５ｂのレベル変化が検出されると、カウントアップ部２９はカウントを開始する。そして、所定カウント値Ｎ以下で次のレベル変化が検出されると、最初のレベル変化で検出されたパルスはハザードノイズと判定し、カウント値を０にクリアする。ノイズマスク回路３５はカウント値が０である間入力クロックｃ５ｂの出力をマスクする。 （もっと読む）