【課題】入力信号のフレームを標本化する場合に、入力信号の性質に応じた不等間隔で標本化を行う技術を提供する。
【解決手段】適応標本化装置１Ａは、フレーム記憶手段１０と、フレームに対して、標本点数を減らした複数の異なる標本化間隔で標本化して縮小信号とし、この縮小信号群を出力する階層化信号縮小手段２０と、この各縮小信号を入力信号と同じ標本化間隔に戻して、フレームとの誤差をブロックごとに定量化し誤差信号として出力する階層化誤差演算手段３０と、フレームの各ブロックに対して適用する標本化間隔の割り当て方である標本化パターンを複数記憶する標本化パターンデータベース５０と、各誤差信号と、標本化パターンとに基づき、誤差を最適化する標本化パターンを探索する最適化手段７０と、この最適化手段が求めた標本化パターンに基づき、入力信号のフレームを標本化し、出力信号として出力する標本選択配置手段８０と、を備える。 （もっと読む）

【課題】同一電源系統に接続された複数の主バッファの動作台数の変化により生じる半導体装置の出力のばらつきを抑制すること。
【解決手段】本発明の一態様に係る半導体装置は、入力されるデータに応じて複数の信号線を駆動する、複数の主バッファを備える主バッファ回路２と、主バッファと同数のダミーバッファを備えるダミーバッファ回路５と、主バッファ回路２及びダミーバッファ回路５に接続された電源と、主バッファ回路２が接続された主バッファ配線と、ダミーバッファ回路５に接続され、主バッファ配線と略同一の負荷を有するダミーバッファ配線と、主バッファ回路の複数の主バッファのスイッチング状況を検知するスイッチング検出回路３と、スイッチング検知結果に基づいて、ダミーバッファのスイッチング数を制御するダミーバッファスイッチング回路４とを備える。 （もっと読む）

【課題】消費電力を抑えつつ、高輝度で安定した駆動を得るとともに駆動制御回路全体の寿命を向上させる。
【解決手段】負荷２０に接続される駆動制御部１０を備え、駆動制御部１０は、負荷２０の定格電流値ＩＦと、パルス駆動したときの絶対最大定格電流値Ｉｍａｘから予め設定されたピーク電流値Ｉｐに基づいてパルス幅変調することで、負荷２０のオン期間を規定した第１のオン／オフ周期による第１駆動パルスＰ１を生成し、第１のオン／オフ周期のオン期間の中でさらにスイッチングさせることで、パルスの最大振幅がＩｐとなるように、第２のオン／オフ周期による第２駆動パルスＰ２を生成する定電流パルス駆動部１４とを備え、第２駆動パルスＰ２によって駆動された電流を前記負荷２０に印加することによって、負荷２０を連続的に駆動させるとともに、充放電制御部１５のキャパシタンスＣ１を信頼性寿命の高いセラミックコンデンサーを使用した。 （もっと読む）

【課題】電源投入手順によらずに安定した動作を行う入出力回路の制御を、回路規模の増大を抑え、チューニングが不要なデジタル回路のみで実現する集積回路を提供する。
【解決手段】信号発生器１１３で生成した信号を、レベルシフト回路１１１で電源電圧Ｖｃｃ２の信号振幅へ変換する。次にＶｃｃ２の信号振幅に変換したものを、もう一度レベルシフト回路１１２で内部電源電圧Ｖｃｃ１の信号振幅へ変換して、フィードバック信号を生成する。比較器１１４で信号発生器１１３が生成したオリジナルの信号と、２つのレベルシフトを経て生成された、フィードバック信号とを論理的に比較し、一致しない場合にはＶｃｃ２の電源が遮断されていると見なして、入出力回路１１５での不定伝播を防止するように制御を行う。 （もっと読む）

【課題】通常動作モード、低消費電力動作モードでの省電力化等を図れる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、外部電源電圧ＶＤＤＥを受けて、外部電源電圧ＶＤＤＥを降圧した第１の電源電圧ＶＤＤＡを出力する第１のレギュレーターＲＧ１と、外部電源電圧ＶＤＤＥを受けて、外部電源電圧ＶＤＤＥを降圧した第２の電源電圧ＶＤＤＢを出力する第２のレギュレーターＲＧ２と、第１の電源電圧ＶＤＤＡが供給され、通常動作モード及び低消費電力動作モードにおいて動作する第１のロジック回路ＬＧ１と、第２の電源電圧ＶＤＤＢが供給され、通常動作モードにおいて動作し、低消費電力動作モードでは非動作になる第２のロジック回路ＬＧ２を含む。 （もっと読む）

【課題】複数の回路に接続されることにより共用される共用回路を有する集積回路において、接続される回路の切り替えが起こった場合においてもデータの損失を低減できる集積回路及びこの集積回路を有する電子機器を提供することを目的とする。
【解決手段】本発明にかかる集積回路は、複数の他の回路に接続可能な共用回路を備え、共用回路は、接続されている回路のクロックと同一のクロックで動作する。また、本発明にかかる電子機器は、本発明にかかる集積回路と、共用回路に接続する回路を切り替える際に、本発明にかかる集積回路に供給するクロックを一旦停止し、本発明にかかる集積回路が動作するクロックを前記共用回路に新たに接続される回路のクロックに切り替えた後に、本発明にかかる集積回路へのクロックの供給を再開する制御部と、を備える。 （もっと読む）

【課題】より少ない消費電力で信号処理装置の動作モードを安定的に変更する。
【解決手段】制御回路（３０）は、レギュレータ回路（１０）の出力電圧（Ｖｏｕｔ）で動作する信号処理装置（２０）に対する動作モードの変更要求（ＭＯＤＥ）を受け、レギュレータ回路（１０）の出力電圧（Ｖｏｕｔ）を変更し、その後、変更要求（ＭＯＤＥ）に従って信号処理装置（２０）の動作モードを変更する。 （もっと読む）

【課題】ディスクリート部品を用いることなく、パルス時間が長く、しかも、電圧変動が大きいノイズを確実に除去可能とする。
【解決手段】
入力信号の立ち上がり、立ち下がりを検出し、エッジ検出信号を出力するエッジ検出回路１０１と、入力信号を所定シフト時間ｔ１シフトして出力するシフトレジスタ回路１０６と、エッジ検出回路１０１のエッジ検出信号の入力時点から所定入力時間ｔ２経過後にカウントアップ信号を出力するカウンタ回路１０２と、シフトレジスタ回路１０６の出力信号を、カウンタ回路１０２のカウントアップ信号に同期して出力するＤＦＦ回路１０３と、ＤＦＦ回路１０３の出力信号を外部へ出力する出力回路１０４と、シフトレジスタ回路１０６とカウンタ回路１０１のクロック信号を生成、出力する発振回路１０５とを具備してなり、所定入力時間ｔ２に満たない入力信号が出力されないようになっている。 （もっと読む）

【課題】消費電力の増加および抵抗素子数の増加を抑制しながら、入力操作が容易な入力回路を提供する。
【解決手段】この入力回路１００は、抵抗素子１１、１２および１３を含む第１回路部１０と、第１回路部１０に対して並列的に設けられ、抵抗素子２１および２２を含む第２回路部２０と、第１回路部１０のノードＮ１〜Ｎ３と、第２回路部２０のノードＮ４〜Ｎ６とを接続することにより電源１１０からグランド１２０に至る互いに異なる複数の電気経路を個別に形成可能であるとともに、各々が通常状態で非接続状態となるように構成された複数のスイッチ３０ａ〜３０ｉと、複数のスイッチのうちの１つのスイッチが接続されることにより所定の電気経路が形成された場合に所定の電気経路に対応する第１回路部１０の抵抗素子および第２回路部２０の抵抗素子により分圧された電圧を出力する出力端子４０とを備える。 （もっと読む）

【課題】常時電源オン回路領域の電源が先に遮断されても電源オフ回路領域に悪影響を及ぼすことを防止する半導体集積回路を提供する。
【解決手段】第１電源から電力供給される回路領域である電源オンドメインと、第２電源から電力供給される回路領域である電源オフドメインとを同一チップ上に備え、電源オンドメインは、第１電源がオンかつ第２電源がオフであるときに電源オフドメインと電源オンドメインとの間で入出力される信号を遮断する第１信号遮断部と、第２信号遮断部の遮断を有効または無効にする旨を示す第１制御信号を出力する遮断制御部とを備え、電源オフドメインは、遮断制御部からの遮断を有効にする旨を示す第１制御信号に基づき、電源オンドメインと電源オフドメインとの間で入力される信号を遮断する第２信号遮断部を備え、前記遮断制御部は、第１電源からの電源供給の停止を検出したとき、遮断を有効にする旨を示す第１制御信号を出力する。 （もっと読む）

【課題】従来のクロック切替回路では、高速なクロック信号の切替に対応することができない問題があった。
【解決手段】本発明のクロック切替回路は、基本クロックＣＬＫを分周した分周クロックＣ１０１〜Ｃ１０ｎを生成する分周回路１０と、クロック選択信号ＣＮＴに応じて出力選択信号ＳＥＬを出力する出力選択信号生成回路２０と、出力選択信号ＳＥＬに応じて出力するクロックを切り替える出力選択回路３０と、を有し、分周回路１０は、分周クロックＣ１０１〜Ｃ１０ｎの１周期の開始からの基本クロックＣＬＫのクロック数を示す分周カウント値Ｓ１０１〜Ｓ１０ｎを出力し、出力選択信号生成回路２０は、分周カウント値Ｓ１０１〜Ｓ１０ｎのうち現選択クロックに対応した分周カウント値に基づき切替前後の分周クロックの開始タイミングが一致するタイミングで出力選択信号ＳＥＬの値を切り替える。 （もっと読む）

【課題】アナログ入力信号をデジタル化することなく、そのアナログ信号形態のままで移動平均による平均化処理を行わせ、これにより、回路の簡単や消費費電力の低減化をはかりつつ、後段でのアナログ信号処理を行いやすくする。
【解決手段】積分回路を形成する演算増幅器１２と、一方の電極端子に入力信号Ｖｉｎが印加されるとともに、他方の電極端子がスイッチング回路ｐｈ１またはｐｈ２を介して基準電位または上記演算増幅器の積分入力に接続される第１の入力容量素子Ｃ１と、一方の電極端子がスイッチング回路ｐｈ３またはｐｈ４を介して上記演算増幅器の積分出力または上記演算増幅器の積分入力に接続されるとともに、他方の電極端子が基準電位に接続される第２の入力容量素子Ｃ２を有し、スイッチング回路ｐｈ１，ｐｈ３とｐｈ２，ｐｈ４は、入力信号Ｖｉｎの周波数域よりも十分に高い周波数でオン／オフさせられるとともに、一方のオフ区間内に他方がオンされ、かつ他方のオフ区間内に一方がオンされる。 （もっと読む）

【課題】パルス幅変調（PWM）制御装置とその駆動方法を提供する。
【解決手段】パルス幅変調PWM制御装置とその駆動方法を提供し、PWM制御装置は、複数のPWM信号を提供するPWM装置２１０と、PWM装置２１０と複数の駆動回路２３２、２３４、２３６に電気的に接続されるコントローラー２２０と、からなり、複数の駆動回路２３２、２３４、２３６が連接する負荷２６０の容量に基づいて、PWM信号を制御し、複数の駆動回路２３２、２３４、２３６を適宜有効、或いは、無効にする。駆動回路２３２、２３４、２３６が損壊する時、コントローラー２２０が損壊した駆動回路を無効にして、その他の駆動回路により、損壊した駆動回路を代替する。 （もっと読む）

【課題】電源オフした直後に電源を再投入しても正常にパルス生成動作を再開できるようにすること。
【解決手段】このパルス発生回路は、第１のＤフリップフロップ回路１１のセット端子及びリセット端子をそれぞれコンデンサＣ１１，Ｃ１２を介してグラウンド又は電源に接続し、第１のＤフリップフロップ回路１１のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ第１の抵抗Ｒ１１，Ｒ１２を接続し、前記セット端子、リセット端子、Ｑ出力端子又はＱバー出力端子のうちのいずれかの端子とグラウンド間に第２の抵抗ＲＧを接続している。また、第１のＤフリップフロップ回路１１のＱ出力端子を第２のＤフリップフロップ回路２０のクロック端子に接続し、第２のＤフリップフロップ回路２０のデータ端子及びセット端子を電源に接続し、第２のＤフリップフロップ回路２０のＱバー出力端子とリセット端子間に第３の抵抗Ｒ２を接続した。 （もっと読む）

【課題】マルチプレクサの動作異常を正確に検出可能とするマルチプレクサ回路を提供する。
【解決手段】複数チャンネルから入力されるアナログ入力信号を順次取り込み、当該入力信号を多重化して出力するマルチプレクサと、当該マルチプレクサから出力されるアナログ入力信号を複数のチャンネルに各々対応した複数のデジタル出力信号へ変換するＡＤコンバータと、複数のデジタル出力信号の出力値を監視し、当該出力値が全て予め定められた範囲内である状態が予め定められた判定時間の間継続している場合、マルチプレクサの動作が異常状態であると判定する処理装置と、アナログ入力信号の１つとして、判定時間より短い周期のパルス信号をマルチプレクサへ出力するパルス信号発生装置とを備えるマルチプレクサ回路。 （もっと読む）

【課題】ピークホールド回路において、ドループを抑制してピーク電圧を長時間保持できるドループ補正ピークホールド回路を提供すること。
【解決手段】ピークホールド回路のホールドコンデンサＣ１は、一端をダイオードＤ１のカソードに接続し、他端をドループ補正回路２０に接続してある。ドループ補正回路２０は、ホールドコンデンサＣ２の保持電圧を、増幅回路Ａ３において極性を反転してホールドコンデンサＣ１に印加する。即ちドループ補正回路２０は、ホールドコンデンサＣ１にその保持電圧と逆極性のドループ補正電圧を印加する。ドループ補正電圧の印加によりホールドコンデンサＣ１のドループを長時間抑制できる。 （もっと読む）

【課題】リード動作が終了する度に初期化されることによって、パイプラッチにラッチされるデータの入出力順序が常にマッチングされるようにしたパイプラッチ回路及びこれを用いた半導体メモリ装置を提供する。
【解決手段】リード・ライトフラグ信号及びリード区間信号を受信してリセット信号を生成するもので、前記リセット信号は、リード動作時に全てのデータが外部に出力された後に又はライト動作への進入時にイネーブルされるリセット信号生成部と、リードストローブ信号及びクロック信号に応答して、多数の入力制御信号及び出力制御信号を生成し、前記リセット信号に応答して初期化される入出力制御信号生成部と、前記入力制御信号に応答して、入力されるデータをラッチし、該ラッチされたデータを前記出力制御信号に応答して出力するパイプラッチ部と、を含む。 （もっと読む）

【課題】 部品点数が少なく、簡単な回路で構成でき、複数の楽音信号を１本の信号経路で送信又は受信できる楽音信号送信装置及び楽音信号受信装置を提供する。
【解決手段】 １ビットＡ／Ｄ変換部１Ｌ及び１Ｒにより、電子楽器などから入力された複数のアナログ楽音信号は各々１ビットデジタル信号に変換され、重み付け部２Ｌ及び２Ｒによりこれらの各１ビットデジタル信号は重み付け加算されて、出力部３により出力されることになると共に、受信部４により受信された重み付け加算信号は、分離部５により各１ビットデジタル信号に分離変換され、さらにＤ／Ａ変換部６により、アナログ信号に復調されることになる。 （もっと読む）

【課題】ＬＳＩ内部での動作モジュールの切り替え、動作周波数の変更時の急激な電流変動に伴うバウンスノイズにより、電源電圧を動作保証範囲内に抑える事が困難になってきている。また、ＬＳＩ外部の電圧測定結果に基づき、ＬＳＩの動作モジュール、周波数切り替え等を実施する事が可能であるが、パッケージの影響を受け、正確な電圧測定が困難となる。
【解決手段】半導体集積回路に集積され、電源電圧の特定時間内の最大電圧ないし最小電圧を測定する測定手段（０４２）と、この測定の結果を保持する測定結果保持手段（０４１）と、測定結果保持手段（０４１）から測定の結果を読み出すための読み出し手段とを備える。このような構成を備えることで、半導体集積回路内での動作モジュールの切り替え、動作周波数の変更時にも、ＬＳＩ電源電圧の変動を動作保証電圧範囲内に抑える事が可能となり、ＬＳＩの安定動作が可能となる。 （もっと読む）

【課題】様々な電気光学パネルに対応した場合にも適正な表示画像を得ることができる集積回路装置等の提供。
【解決手段】集積回路装置は駆動回路と制御回路を含み、制御回路はアドレス制御回路を含む。表示メモリーには電気光学パネルの第１、第２の表示領域の表示データを記憶する第１、第２のメモリー領域ＭＲ１、ＭＲ２が確保される。アドレス制御回路は、第１の表示モードでは第１、第２のメモリー領域ＭＲ１、ＭＲ２のアドレスを、第１のアドレスＡＤ１から第ＮのアドレスＡＤＮへと変化させて、表示データを読み出し、第２の表示モードでは、第１のメモリー領域ＭＲ１のアドレスについては第１のアドレスＡＤ１から第ＮのアドレスＡＤＮへと変化させ、第２のメモリー領域ＭＲ２のアドレスについては第ＮのアドレスＡＤＮから第１のアドレスＡＤ１へと変化させて表示データを読み出す。 （もっと読む）