半導体集積回路、動作周波数変更方法及びプログラム
【課題】ＬＳＩ内部での動作モジュールの切り替え、動作周波数の変更時の急激な電流変動に伴うバウンスノイズにより、電源電圧を動作保証範囲内に抑える事が困難になってきている。また、ＬＳＩ外部の電圧測定結果に基づき、ＬＳＩの動作モジュール、周波数切り替え等を実施する事が可能であるが、パッケージの影響を受け、正確な電圧測定が困難となる。
【解決手段】半導体集積回路に集積され、電源電圧の特定時間内の最大電圧ないし最小電圧を測定する測定手段（０４２）と、この測定の結果を保持する測定結果保持手段（０４１）と、測定結果保持手段（０４１）から測定の結果を読み出すための読み出し手段とを備える。このような構成を備えることで、半導体集積回路内での動作モジュールの切り替え、動作周波数の変更時にも、ＬＳＩ電源電圧の変動を動作保証電圧範囲内に抑える事が可能となり、ＬＳＩの安定動作が可能となる。
【解決手段】半導体集積回路に集積され、電源電圧の特定時間内の最大電圧ないし最小電圧を測定する測定手段（０４２）と、この測定の結果を保持する測定結果保持手段（０４１）と、測定結果保持手段（０４１）から測定の結果を読み出すための読み出し手段とを備える。このような構成を備えることで、半導体集積回路内での動作モジュールの切り替え、動作周波数の変更時にも、ＬＳＩ電源電圧の変動を動作保証電圧範囲内に抑える事が可能となり、ＬＳＩの安定動作が可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電圧測定回路を備えた半導体集積回路(ＬＳＩ)に関し、特に特定時間内の最大、最小電圧を測定可能な内部電圧測定回路を備えた半導体集積回路等に関する。
【背景技術】
【０００２】
半導体プロセスの向上により、半導体集積回路（ＬＳＩ）の集積度、動作周波数は飛躍的に向上し、このＬＳＩを使用した機器の処理能力も飛躍的に向上している。また、半導体プロセスの向上に伴い、電源電圧の低電圧化が進んでいる。
【０００３】
ＬＳＩの電源電圧の低減に伴い、動作マージンの減少が問題となっている。例えば、動作保証電圧範囲を１０％とした場合、２．５Ｖでは保証範囲が±２５０ｍＶであるのに対し、１．０Ｖでは±１００ｍＶ、０．８Ｖでは、±８０ｍＶとなり、動作マージンは低電圧化に伴い、減少している。
【０００４】
一方で、ＬＳＩの集積度の向上によるＬＳＩ内部での動作モジュールの増加と動作周波数の向上により、ＬＳＩ内部での消費電流は増加している。また、ＬＳＩの消費電力低減のため、動作モジュールの切り替え、動作周波数の変更等が必須技術となってきており、この時の急激な電流変化に伴う電源電圧のバウンスによる誤動作等が問題となってきている。
【０００５】
図９に従来の動作周波数変更時の問題点を示す。バウンスノイズを低減するため、ポイントＡ，Ｂで動作周波数を序々に上げ、実際の動作周波数に上げるタイミングを示している。しかしながら、Ａ，ＢのタイミングによってはＡ，Ｂ時の電流変化が重なり、動作電圧保証電圧範囲を越え、誤動作のおそれがある。
【０００６】
例えば、特許文献１記載の発明では、テスト用パッドを設け、内部回路の電圧を測定している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６３−１８１４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＬＳＩ内部での動作モジュールの切り替え、動作周波数の変更時の急激な電流変動に伴うバウンスノイズにより、電源電圧を動作保証範囲内に抑える事が困難になってきている。また、ＬＳＩ外部の電圧測定結果に基づき、ＬＳＩの動作モジュール、周波数切り替え等を実施する事が可能であるが、パッケージの影響を受け、正確な電圧測定が困難となる。本発明は係る問題を解消することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体集積回路は、半導体集積回路に集積され、電源電圧の特定時間内の最大電圧ないし最小電圧を測定する測定手段と、前記測定手段の測定の結果を保持する測定結果保持手段と、前記測定結果保持手段から測定の結果を読み出すための読み出し手段とを備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、半導体集積回路内での動作モジュールの切り替え、動作周波数の変更時にも、ＬＳＩ電源電圧の変動を動作保証電圧範囲内に抑える事が可能となり、ＬＳＩの安定動作が可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明のＬＳＩ内電圧測定手段の構成を示す図である。
【図２】本発明の第１の実施の形態に係る半導体集積回路の構成を示す図である。
【図３】本発明のクロックジェネレーターの構成を示す図である。
【図４】本発明の第１の実施の形態における立ち上げシーケンスを示す図である。
【図５】本発明の第２の実施の形態に係る半導体集積回路の構成を示す図である。
【図６】本発明の電源コントロール回路の構成を示す図である。
【図７】本発明の電源制御信号とモジュール内の電源スイッチの関係を示す図である。
【図８】本発明の第２の実施の形態における立ち上げシーケンスを示す図である。
【図９】立ち上げシーケンスにおける従来の問題点を示す図である。
【図１０】本発明を用いた場合の問題点の改善を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照しながら詳述する。
【００１３】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係る半導体集積回路（ＬＳＩ）について説明する。図１は、ＬＳＩ内電圧測定手段（１２０）の構成を示す図であり、図２はＬＳＩチップ（１００）内の構成を示す図である。
【００１４】
まず、図２を用いてＬＳＩチップ（１００）について説明する。図２においてＬＳＩチップ（１００）は、内部バス（１１０）、ＬＳＩ内電圧測定手段（１２０）、クロックジェネレーター（１３０）、ＣＰＵ（１４０）、ｎ個の内部モジュール、モジュール０〜ｎ（１５０−０〜１５０−ｎ）、から構成される。１５１−０〜１５１−ｎはクロックジェネレーター（１３０）からのクロック出力であり、モジュール０〜モジュールｎに接続される。クロックジェネレーター（１３０）により、モジュール０〜モジュールｎのクロック制御が可能である。また、ＬＳＩ内電圧測定手段（１２０）、クロックジェネレーター（１３０）、ＣＰＵ（１４０）、及びモジュール０〜モジュールｎ（１５０−０〜１５０−ｎ）は内部バス（１１０）で接続される。
【００１５】
図１は、ＬＳＩ内電圧測定手段（１２０）の構成を示す。ＬＳＩ内電圧測定手段（１２０）は、データインターフェース手段（０１０）、電圧比較手段（０２０）、安定電圧保持手段（０３０）、電圧測定手段（０４０）から構成される。
【００１６】
電圧比較手段（０２０）は、比較手段（０２２）、比較結果保持手段（０２１）から構成され、電圧測定手段（０４０）は、測定結果保持手段（０４１）、電圧測定手段（０４２）から構成される。
【００１７】
データインターフェース手段（０１０）は、測定結果保持手段（０４１）のリセット及び保持結果の読み出しが可能である。ここで、リセットにより、測定結果保持手段（０４１）は標準電圧値が設定される。また、安定電圧保持手段（０３０）の保持内容の読み出し及び変更と、比較結果保持手段（０２１）の保持内容の読み出しが可能である。
【００１８】
電圧測定手段（０４２）は、定常的に内部電圧のサンプリングを行い、測定結果は測定結果保持手段（０４１）に入力される。測定結果保持手段（０４１）では、最大電圧ないし最小電圧結果を保持する手段をもち、電圧測定手段（０４２）からの測定結果が保持している結果に対し、大きい、もしくは小さい場合に、それぞれ、最大、最小電圧を更新する。
【００１９】
図３はクロックジェネレーター（１３０）の構成を示す図である。クロックジェネレーター（１３０）は、データインターフェース（２６０）、クロック周波数、クロックゲーティング設定手段（２５０）、クロック周波数変更手段（２４０）、クロックゲーティング手段０〜ｎ（２３０−０〜２３０−ｎ）より構成される。クロックジェネレーター（１３０）では、データインターフェース（２６０）を介してクロック周波数、クロックゲーティング設定手段（２５０）の設定が行われる。更に、クロック周波数、クロックゲーティング設定手段（２５０）の設定に基づき、クロック周波数変更手段（２４０）の発生周波数を変更する事が可能である。また、クロックゲーティング手段０〜ｎ（２３０−０,２３０−ｎ）への入力を制御する事で、特定モジュールへのクロック出力を制御可能である。
【００２０】
以下、図４の立ち上げシーケンスに基づき、図１から図３の動作を説明する。図４は低消費電力化のため、スリープ状態にあるＬＳＩチップを活性化するシーケンスを示している。
【００２１】
（Ｓ０００）では、外部からの割り込み等により、ＣＰＵ（１４０）は立ち上げを開始する。
【００２２】
（Ｓ００１）では、ＣＰＵ(１４０)は、内部バス（１１０）を介して、クロックジェネレーター（１３０）の設定を行い、動作周波数の変更もしくはクロックゲーティング解除によるモジュールの活性化を行う。
【００２３】
（Ｓ００２）では、ＣＰＵ（１４０)は、測定結果保持手段（０４１）の最大、最小電圧保持結果のリセットを行い、最大、最小電圧の測定を開始させる。
【００２４】
（Ｓ００３）では、ＣＰＵ（１４０）は一定時間ウェイトする（すなわち、特定時間内ウェイトする）。
【００２５】
（Ｓ００４）では、ＣＰＵ(１４０)は、ＬＳＩ内電圧測定手段（１２０）内の測定結果保持手段（０４１）の結果の読み出しを行う。
【００２６】
（Ｓ００５）では、ＣＰＵ（１４０)は、読み出した測定結果を安定電圧レベルと比較し、電圧が不安定と判定した場合には、（Ｓ００２）に戻り、最大、最小電圧の再測定を行う。
【００２７】
（Ｓ００６）では、全てのモジュールの活性化が終了し、動作周波数が実際に動作する周波数（実動作周波数）に達するまで、S００１〜Ｓ００５を繰り返し、実施する。
【００２８】
（Ｓ００７）では、全モジュールの活性化が終了し、実動作周波数に達した後、立ち上げシーケンスが終了し、実際の動作に移行する。
【００２９】
以上、示したシーケンスにより、電圧を安定電圧に保ちながら、立ち上げシーケンスを実施する事が可能である。
【００３０】
また、本シーケンスでは、安定電圧と、測定電圧の比較をＣＰＵ（１４０）で行った。しかしながら、ＬＳＩ内電圧測定手段（１２０）の安定電圧保持手段(０３０)に安定電圧を設定し、比較結果保持手段（０２１）の結果を読み出す事で、安定電圧の判定を行う事が可能である。
【００３１】
以上示したシーケンスにより、図１０に示すように電源電圧が安定範囲に到達した後、他のモジュールの活性化もしくは、周波数の変更を行う事で、動作保証電圧範囲内に抑えながら、立ち上げ動作が可能である。また、本説明では、立ち上げシーケンスのみを説明したが、立ち下げシーケンスに関しても同様の手順により、動作保証電圧範囲を保ちながら立ち下げを行う事が可能である。
【００３２】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る半導体集積回路（ＬＳＩ）について説明する。図５はＬＳＩチップ（３００）内の構成を示した図である。
【００３３】
図５において、ＬＳＩチップ（３００）は、内部バス（３１０）、ＬＳＩ内電圧測定手段（３２０）、電源コントロール（３３０）、ＣＰＵ（３４０）、ｎ個の内部モジュール、モジュール０〜ｎ（３５０−０〜３５０−ｎ）から構成される。３５１−０〜３５１−ｎは電源コントロール（３３０）からの制御信号であり、モジュール０〜モジュールｎに接続される。電源コントロールにより、モジュール０〜モジュールｎの電源スイッチの制御が可能である。
【００３４】
ＬＳＩ内電圧測定手段（３２０）、電源コントロール（３３０）、ＣＰＵ（３４０）、及びモジュール０〜モジュールｎ（３５０−０〜３５０−ｎ）は内部バス（３１０）で接続される。ＬＳＩ内電圧測定手段（３２０）は、ＬＳＩ内電圧測定手段（１２０）と同一構成である。
【００３５】
図６は電源コントロール（３３０）の内部構成であり、電源コントロール（３３０）はデータインターフェース（４１０）、電源コントロール設定手段（４２０）から構成される。電源コントロール信号０〜ｎ（３５１−０〜３５１−ｎ）は、モジュール内の電源スイッチを制御するための信号であり、データインターフェース（４１０）を介した書き込みにより、電源コントロール設定手段（４２０）の設定を変更することで制御可能である。
【００３６】
図７はモジュール０〜ｎ（３５０−０〜３５０−ｎ）と電源コントロール信号０〜ｎ（３５１−０〜３５１−ｎ）と、モジュール０〜ｎ内の電源スイッチ（３５２−０〜３５２−ｎ）の関係を示している。各モジュールは共通の電源（３６０）から電源供給されており、電源コントロール信号０〜ｎ（３５１−０〜３５１−ｎ）により、各モジュール内の電源スイッチ（３５２−０〜３５２−ｎ）を制御することで、電源供給を制御可能である。
【００３７】
以下、図８の立ち上げシーケンスに基づき、図５から図７の動作を説明する。図８は低消費電力化のため、スリープ状態にあるＬＳＩチップを活性化するシーケンスを示している。
【００３８】
（Ｓ１００）では、外部からの割り込み等により、ＣＰＵ（３４０）は立ち上げを開始する。
【００３９】
（Ｓ１０１）では、ＣＰＵ（３４０)は、内部バス（３１０）を介して、電源コントロール（３３０）の設定を行い、特定モジュールの電源スイッチをオンし、電源供給を開始する。
【００４０】
（Ｓ１０２）では、ＣＰＵ(３４０)は、測定結果保持手段の最大、最小電圧保持結果のリセットを行い、最大、最小電圧の測定を開始させる。
【００４１】
（Ｓ１０３）では、ＣＰＵ（３４０）は、一定時間ウェイトする。
【００４２】
（Ｓ１０４）では、ＣＰＵ(３４０)は、ＬＳＩ内部電圧測定手段（３２０）内の測定結果保持手段(０４１)の結果の読み出しを行う。
【００４３】
（Ｓ１０５）では、ＣＰＵ(３４０)は、読み出した測定結果を安定電圧レベルと比較し、電圧が不安定と判定した場合には、（Ｓ００２）に戻り、最大、最小電圧の再測定を行う。
【００４４】
（Ｓ１０６）では、全てのモジュールの電源スイッチのオンが終了するまで、S００１〜Ｓ００５を繰り返し、実施する。
【００４５】
（Ｓ１０７）では、全モジュールの活性化が終了し後、立ち上げシーケンスが終了し、実際の動作に移行する。
【００４６】
以上、示したシーケンスにより、電圧を安定電圧に保ちながら、立ち上げシーケンスを実施する事が可能である。
【００４７】
また、本実施の形態では、安定電圧と測定電圧の比較をＣＰＵ（３４０）で行ったが、ＬＳＩ内電圧測定手段（３２０）の安定電圧保持手段(０３０)に安定電圧を設定し、比較結果保持手段（０２１）の結果を読み出す事で安定電圧の判定を行う事が可能である。
【００４８】
以上、説明した手順により、ＬＳＩ電源電圧を動作保証範囲内に保ちながら、ＬＳＩ内部での動作モジュールの切り替え、動作周波数の変更（動作周波数変更）を行う事が可能となる。
【００４９】
なお、上述の本発明の方法は、コンピュータに記憶されたプログラムによっても実現できることは当然である。
【符号の説明】
【００５０】
０１０ データインターフェース手段、０２０ 電圧比較手段、０２１ 比較結果保持手段、０２２ 比較手段、０３０ 安定電圧保持手段、０４０ 電圧測定手段、０４１ 測定結果保持手段、０４２ 電圧測定手段、１００ 半導体集積回路（ＬＳＩ）、１１０ 内部バス、１２０ ＬＳＩ内電圧測定手段、１３０ クロックジェネレーター、１４０ ＣＰＵ、１５０−０〜１５０−ｎ 内部モジュール、１５１−０〜１５１−ｎ クロック出力信号、２１０ クロック入力、２３０−０〜２３０−ｎ クロックゲーティング手段、２４０ クロック周波数変更手段、２５０ クロック周波数、クロックゲーティング設定手段、２６０ データインターフェース、３００ 半導体集積回路（ＬＳＩ）、３１０ 内部バス、３２０ ＬＳＩ内電圧測定手段、３３０ 電源コントロール、３４０ ＣＰＵ、３５０−０〜３５０−ｎ 内部モジュール、３５１−０〜３５１−ｎ 電源コントロール信号、３５２−０〜３５２−ｎ 電源スイッチ、３６０ 共通電源、４１０ データインターフェース、４２０ 電源コントロール設定手段。
【技術分野】
【０００１】
本発明は、内部電圧測定回路を備えた半導体集積回路(ＬＳＩ)に関し、特に特定時間内の最大、最小電圧を測定可能な内部電圧測定回路を備えた半導体集積回路等に関する。
【背景技術】
【０００２】
半導体プロセスの向上により、半導体集積回路（ＬＳＩ）の集積度、動作周波数は飛躍的に向上し、このＬＳＩを使用した機器の処理能力も飛躍的に向上している。また、半導体プロセスの向上に伴い、電源電圧の低電圧化が進んでいる。
【０００３】
ＬＳＩの電源電圧の低減に伴い、動作マージンの減少が問題となっている。例えば、動作保証電圧範囲を１０％とした場合、２．５Ｖでは保証範囲が±２５０ｍＶであるのに対し、１．０Ｖでは±１００ｍＶ、０．８Ｖでは、±８０ｍＶとなり、動作マージンは低電圧化に伴い、減少している。
【０００４】
一方で、ＬＳＩの集積度の向上によるＬＳＩ内部での動作モジュールの増加と動作周波数の向上により、ＬＳＩ内部での消費電流は増加している。また、ＬＳＩの消費電力低減のため、動作モジュールの切り替え、動作周波数の変更等が必須技術となってきており、この時の急激な電流変化に伴う電源電圧のバウンスによる誤動作等が問題となってきている。
【０００５】
図９に従来の動作周波数変更時の問題点を示す。バウンスノイズを低減するため、ポイントＡ，Ｂで動作周波数を序々に上げ、実際の動作周波数に上げるタイミングを示している。しかしながら、Ａ，ＢのタイミングによってはＡ，Ｂ時の電流変化が重なり、動作電圧保証電圧範囲を越え、誤動作のおそれがある。
【０００６】
例えば、特許文献１記載の発明では、テスト用パッドを設け、内部回路の電圧を測定している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６３−１８１４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＬＳＩ内部での動作モジュールの切り替え、動作周波数の変更時の急激な電流変動に伴うバウンスノイズにより、電源電圧を動作保証範囲内に抑える事が困難になってきている。また、ＬＳＩ外部の電圧測定結果に基づき、ＬＳＩの動作モジュール、周波数切り替え等を実施する事が可能であるが、パッケージの影響を受け、正確な電圧測定が困難となる。本発明は係る問題を解消することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体集積回路は、半導体集積回路に集積され、電源電圧の特定時間内の最大電圧ないし最小電圧を測定する測定手段と、前記測定手段の測定の結果を保持する測定結果保持手段と、前記測定結果保持手段から測定の結果を読み出すための読み出し手段とを備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、半導体集積回路内での動作モジュールの切り替え、動作周波数の変更時にも、ＬＳＩ電源電圧の変動を動作保証電圧範囲内に抑える事が可能となり、ＬＳＩの安定動作が可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明のＬＳＩ内電圧測定手段の構成を示す図である。
【図２】本発明の第１の実施の形態に係る半導体集積回路の構成を示す図である。
【図３】本発明のクロックジェネレーターの構成を示す図である。
【図４】本発明の第１の実施の形態における立ち上げシーケンスを示す図である。
【図５】本発明の第２の実施の形態に係る半導体集積回路の構成を示す図である。
【図６】本発明の電源コントロール回路の構成を示す図である。
【図７】本発明の電源制御信号とモジュール内の電源スイッチの関係を示す図である。
【図８】本発明の第２の実施の形態における立ち上げシーケンスを示す図である。
【図９】立ち上げシーケンスにおける従来の問題点を示す図である。
【図１０】本発明を用いた場合の問題点の改善を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照しながら詳述する。
【００１３】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係る半導体集積回路（ＬＳＩ）について説明する。図１は、ＬＳＩ内電圧測定手段（１２０）の構成を示す図であり、図２はＬＳＩチップ（１００）内の構成を示す図である。
【００１４】
まず、図２を用いてＬＳＩチップ（１００）について説明する。図２においてＬＳＩチップ（１００）は、内部バス（１１０）、ＬＳＩ内電圧測定手段（１２０）、クロックジェネレーター（１３０）、ＣＰＵ（１４０）、ｎ個の内部モジュール、モジュール０〜ｎ（１５０−０〜１５０−ｎ）、から構成される。１５１−０〜１５１−ｎはクロックジェネレーター（１３０）からのクロック出力であり、モジュール０〜モジュールｎに接続される。クロックジェネレーター（１３０）により、モジュール０〜モジュールｎのクロック制御が可能である。また、ＬＳＩ内電圧測定手段（１２０）、クロックジェネレーター（１３０）、ＣＰＵ（１４０）、及びモジュール０〜モジュールｎ（１５０−０〜１５０−ｎ）は内部バス（１１０）で接続される。
【００１５】
図１は、ＬＳＩ内電圧測定手段（１２０）の構成を示す。ＬＳＩ内電圧測定手段（１２０）は、データインターフェース手段（０１０）、電圧比較手段（０２０）、安定電圧保持手段（０３０）、電圧測定手段（０４０）から構成される。
【００１６】
電圧比較手段（０２０）は、比較手段（０２２）、比較結果保持手段（０２１）から構成され、電圧測定手段（０４０）は、測定結果保持手段（０４１）、電圧測定手段（０４２）から構成される。
【００１７】
データインターフェース手段（０１０）は、測定結果保持手段（０４１）のリセット及び保持結果の読み出しが可能である。ここで、リセットにより、測定結果保持手段（０４１）は標準電圧値が設定される。また、安定電圧保持手段（０３０）の保持内容の読み出し及び変更と、比較結果保持手段（０２１）の保持内容の読み出しが可能である。
【００１８】
電圧測定手段（０４２）は、定常的に内部電圧のサンプリングを行い、測定結果は測定結果保持手段（０４１）に入力される。測定結果保持手段（０４１）では、最大電圧ないし最小電圧結果を保持する手段をもち、電圧測定手段（０４２）からの測定結果が保持している結果に対し、大きい、もしくは小さい場合に、それぞれ、最大、最小電圧を更新する。
【００１９】
図３はクロックジェネレーター（１３０）の構成を示す図である。クロックジェネレーター（１３０）は、データインターフェース（２６０）、クロック周波数、クロックゲーティング設定手段（２５０）、クロック周波数変更手段（２４０）、クロックゲーティング手段０〜ｎ（２３０−０〜２３０−ｎ）より構成される。クロックジェネレーター（１３０）では、データインターフェース（２６０）を介してクロック周波数、クロックゲーティング設定手段（２５０）の設定が行われる。更に、クロック周波数、クロックゲーティング設定手段（２５０）の設定に基づき、クロック周波数変更手段（２４０）の発生周波数を変更する事が可能である。また、クロックゲーティング手段０〜ｎ（２３０−０,２３０−ｎ）への入力を制御する事で、特定モジュールへのクロック出力を制御可能である。
【００２０】
以下、図４の立ち上げシーケンスに基づき、図１から図３の動作を説明する。図４は低消費電力化のため、スリープ状態にあるＬＳＩチップを活性化するシーケンスを示している。
【００２１】
（Ｓ０００）では、外部からの割り込み等により、ＣＰＵ（１４０）は立ち上げを開始する。
【００２２】
（Ｓ００１）では、ＣＰＵ(１４０)は、内部バス（１１０）を介して、クロックジェネレーター（１３０）の設定を行い、動作周波数の変更もしくはクロックゲーティング解除によるモジュールの活性化を行う。
【００２３】
（Ｓ００２）では、ＣＰＵ（１４０)は、測定結果保持手段（０４１）の最大、最小電圧保持結果のリセットを行い、最大、最小電圧の測定を開始させる。
【００２４】
（Ｓ００３）では、ＣＰＵ（１４０）は一定時間ウェイトする（すなわち、特定時間内ウェイトする）。
【００２５】
（Ｓ００４）では、ＣＰＵ(１４０)は、ＬＳＩ内電圧測定手段（１２０）内の測定結果保持手段（０４１）の結果の読み出しを行う。
【００２６】
（Ｓ００５）では、ＣＰＵ（１４０)は、読み出した測定結果を安定電圧レベルと比較し、電圧が不安定と判定した場合には、（Ｓ００２）に戻り、最大、最小電圧の再測定を行う。
【００２７】
（Ｓ００６）では、全てのモジュールの活性化が終了し、動作周波数が実際に動作する周波数（実動作周波数）に達するまで、S００１〜Ｓ００５を繰り返し、実施する。
【００２８】
（Ｓ００７）では、全モジュールの活性化が終了し、実動作周波数に達した後、立ち上げシーケンスが終了し、実際の動作に移行する。
【００２９】
以上、示したシーケンスにより、電圧を安定電圧に保ちながら、立ち上げシーケンスを実施する事が可能である。
【００３０】
また、本シーケンスでは、安定電圧と、測定電圧の比較をＣＰＵ（１４０）で行った。しかしながら、ＬＳＩ内電圧測定手段（１２０）の安定電圧保持手段(０３０)に安定電圧を設定し、比較結果保持手段（０２１）の結果を読み出す事で、安定電圧の判定を行う事が可能である。
【００３１】
以上示したシーケンスにより、図１０に示すように電源電圧が安定範囲に到達した後、他のモジュールの活性化もしくは、周波数の変更を行う事で、動作保証電圧範囲内に抑えながら、立ち上げ動作が可能である。また、本説明では、立ち上げシーケンスのみを説明したが、立ち下げシーケンスに関しても同様の手順により、動作保証電圧範囲を保ちながら立ち下げを行う事が可能である。
【００３２】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る半導体集積回路（ＬＳＩ）について説明する。図５はＬＳＩチップ（３００）内の構成を示した図である。
【００３３】
図５において、ＬＳＩチップ（３００）は、内部バス（３１０）、ＬＳＩ内電圧測定手段（３２０）、電源コントロール（３３０）、ＣＰＵ（３４０）、ｎ個の内部モジュール、モジュール０〜ｎ（３５０−０〜３５０−ｎ）から構成される。３５１−０〜３５１−ｎは電源コントロール（３３０）からの制御信号であり、モジュール０〜モジュールｎに接続される。電源コントロールにより、モジュール０〜モジュールｎの電源スイッチの制御が可能である。
【００３４】
ＬＳＩ内電圧測定手段（３２０）、電源コントロール（３３０）、ＣＰＵ（３４０）、及びモジュール０〜モジュールｎ（３５０−０〜３５０−ｎ）は内部バス（３１０）で接続される。ＬＳＩ内電圧測定手段（３２０）は、ＬＳＩ内電圧測定手段（１２０）と同一構成である。
【００３５】
図６は電源コントロール（３３０）の内部構成であり、電源コントロール（３３０）はデータインターフェース（４１０）、電源コントロール設定手段（４２０）から構成される。電源コントロール信号０〜ｎ（３５１−０〜３５１−ｎ）は、モジュール内の電源スイッチを制御するための信号であり、データインターフェース（４１０）を介した書き込みにより、電源コントロール設定手段（４２０）の設定を変更することで制御可能である。
【００３６】
図７はモジュール０〜ｎ（３５０−０〜３５０−ｎ）と電源コントロール信号０〜ｎ（３５１−０〜３５１−ｎ）と、モジュール０〜ｎ内の電源スイッチ（３５２−０〜３５２−ｎ）の関係を示している。各モジュールは共通の電源（３６０）から電源供給されており、電源コントロール信号０〜ｎ（３５１−０〜３５１−ｎ）により、各モジュール内の電源スイッチ（３５２−０〜３５２−ｎ）を制御することで、電源供給を制御可能である。
【００３７】
以下、図８の立ち上げシーケンスに基づき、図５から図７の動作を説明する。図８は低消費電力化のため、スリープ状態にあるＬＳＩチップを活性化するシーケンスを示している。
【００３８】
（Ｓ１００）では、外部からの割り込み等により、ＣＰＵ（３４０）は立ち上げを開始する。
【００３９】
（Ｓ１０１）では、ＣＰＵ（３４０)は、内部バス（３１０）を介して、電源コントロール（３３０）の設定を行い、特定モジュールの電源スイッチをオンし、電源供給を開始する。
【００４０】
（Ｓ１０２）では、ＣＰＵ(３４０)は、測定結果保持手段の最大、最小電圧保持結果のリセットを行い、最大、最小電圧の測定を開始させる。
【００４１】
（Ｓ１０３）では、ＣＰＵ（３４０）は、一定時間ウェイトする。
【００４２】
（Ｓ１０４）では、ＣＰＵ(３４０)は、ＬＳＩ内部電圧測定手段（３２０）内の測定結果保持手段(０４１)の結果の読み出しを行う。
【００４３】
（Ｓ１０５）では、ＣＰＵ(３４０)は、読み出した測定結果を安定電圧レベルと比較し、電圧が不安定と判定した場合には、（Ｓ００２）に戻り、最大、最小電圧の再測定を行う。
【００４４】
（Ｓ１０６）では、全てのモジュールの電源スイッチのオンが終了するまで、S００１〜Ｓ００５を繰り返し、実施する。
【００４５】
（Ｓ１０７）では、全モジュールの活性化が終了し後、立ち上げシーケンスが終了し、実際の動作に移行する。
【００４６】
以上、示したシーケンスにより、電圧を安定電圧に保ちながら、立ち上げシーケンスを実施する事が可能である。
【００４７】
また、本実施の形態では、安定電圧と測定電圧の比較をＣＰＵ（３４０）で行ったが、ＬＳＩ内電圧測定手段（３２０）の安定電圧保持手段(０３０)に安定電圧を設定し、比較結果保持手段（０２１）の結果を読み出す事で安定電圧の判定を行う事が可能である。
【００４８】
以上、説明した手順により、ＬＳＩ電源電圧を動作保証範囲内に保ちながら、ＬＳＩ内部での動作モジュールの切り替え、動作周波数の変更（動作周波数変更）を行う事が可能となる。
【００４９】
なお、上述の本発明の方法は、コンピュータに記憶されたプログラムによっても実現できることは当然である。
【符号の説明】
【００５０】
０１０ データインターフェース手段、０２０ 電圧比較手段、０２１ 比較結果保持手段、０２２ 比較手段、０３０ 安定電圧保持手段、０４０ 電圧測定手段、０４１ 測定結果保持手段、０４２ 電圧測定手段、１００ 半導体集積回路（ＬＳＩ）、１１０ 内部バス、１２０ ＬＳＩ内電圧測定手段、１３０ クロックジェネレーター、１４０ ＣＰＵ、１５０−０〜１５０−ｎ 内部モジュール、１５１−０〜１５１−ｎ クロック出力信号、２１０ クロック入力、２３０−０〜２３０−ｎ クロックゲーティング手段、２４０ クロック周波数変更手段、２５０ クロック周波数、クロックゲーティング設定手段、２６０ データインターフェース、３００ 半導体集積回路（ＬＳＩ）、３１０ 内部バス、３２０ ＬＳＩ内電圧測定手段、３３０ 電源コントロール、３４０ ＣＰＵ、３５０−０〜３５０−ｎ 内部モジュール、３５１−０〜３５１−ｎ 電源コントロール信号、３５２−０〜３５２−ｎ 電源スイッチ、３６０ 共通電源、４１０ データインターフェース、４２０ 電源コントロール設定手段。
【特許請求の範囲】
【請求項１】
半導体集積回路に集積され、電源電圧の特定時間内の最大電圧ないし最小電圧を測定する測定手段と、
前記測定手段の測定の結果を保持する測定結果保持手段と、
前記測定結果保持手段から測定の結果を読み出すための読み出し手段とを備えたことを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
安定電圧の範囲を保持するための安定電圧保持手段と、
前記安定電圧保持手段の安定電圧と前記測定結果保持手段の測定電圧とを比較するための比較手段と、
前記比較手段の比較の結果を保持するための保持手段と、
前記保持手段から比較の結果を読み出すための読み出し手段とを備えたことを特徴とする半導体集積回路。
【請求項３】
半導体集積回路における動作周波数変更方法であって、
半導体集積回路の動作周波数を変更するための動作周波数変更工程と、
測定電圧と安定電圧との比較結果に基づいて動作周波数を変更する工程とを有することを特徴とする動作周波数変更方法。
【請求項４】
請求項３に記載の方法の各工程をコンピュータにて実施させるプログラム。
【請求項１】
半導体集積回路に集積され、電源電圧の特定時間内の最大電圧ないし最小電圧を測定する測定手段と、
前記測定手段の測定の結果を保持する測定結果保持手段と、
前記測定結果保持手段から測定の結果を読み出すための読み出し手段とを備えたことを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
安定電圧の範囲を保持するための安定電圧保持手段と、
前記安定電圧保持手段の安定電圧と前記測定結果保持手段の測定電圧とを比較するための比較手段と、
前記比較手段の比較の結果を保持するための保持手段と、
前記保持手段から比較の結果を読み出すための読み出し手段とを備えたことを特徴とする半導体集積回路。
【請求項３】
半導体集積回路における動作周波数変更方法であって、
半導体集積回路の動作周波数を変更するための動作周波数変更工程と、
測定電圧と安定電圧との比較結果に基づいて動作周波数を変更する工程とを有することを特徴とする動作周波数変更方法。
【請求項４】
請求項３に記載の方法の各工程をコンピュータにて実施させるプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−２１２３７８（Ｐ２０１０−２１２３７８Ａ）
【公開日】平成２２年９月２４日（２０１０．９．２４）
【国際特許分類】
【出願番号】特願２００９−５５６０４（Ｐ２００９−５５６０４）
【出願日】平成２１年３月９日（２００９．３．９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年９月２４日（２０１０．９．２４）
【国際特許分類】
【出願日】平成２１年３月９日（２００９．３．９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]