【課題】スイッチ素子のオンオフ制御によって負荷を駆動する負荷駆動装置に関し、特に高いデューティ比のときに出力制御を高速に行い得る構成を実現する。
【解決手段】負荷駆動回路１には、外部からの駆動信号及び非駆動信号に応じて通電路１０を流れる電流を制御するゲートドライバ６が設けられ、外部入力が非駆動信号から駆動信号に変化した直後には、コンデンサＣＢＳからの放電に基づき、スイッチ素子Ｍ１がオン状態となるように通電路１０を所定の大電流状態とし、その後の所定時期に、通電路１０を流れる電流をスイッチ素子Ｍ１のオン状態が継続可能な所定の低レベルに変化させている。更に、駆動信号のデューティ比が所定値以上の場合には、ゲートドライバ６に駆動信号が入力されている間、チャージポンプ回路４によってコンデンサＣＢＳに対する電流供給状態が維持されるようになっている。 （もっと読む）

【課題】部品点数の増加や出力効率の低下、セットのコストアップ、モノリシックＩＣで実現する場合のチップ面積の増大を低減できる、スイッチ駆動装置用地絡保護回路の提供。
【解決手段】ブートストラップ回路Ｄ１、Ｃ１の充電電流ＩＢが流れる経路上に設けられたセンス抵抗Ｒ３と、センス抵抗Ｒ３の両端間電圧ΔＶと所定の閾値電圧Ｖｔｈとを比較して地絡保護信号Ｓ１を生成するコンパレータ３６１と、前記ブートストラップ回路の正規充電動作中には地絡保護信号Ｓ１を無効としておく論理ゲート３６２と、を有する。 （もっと読む）

【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。 （もっと読む）

【課題】信号波形の変異を抑制すること。
【解決手段】第１のトランジスタＴ１は、信号Ｓ３に応答してオンオフし、オンしたトランジスタＴ１は外部端子Ｐ２に接続された伝送路２７をプルダウンする。伝送路２７のレベルは、トランジスタＴ１のゲートと外部端子Ｐ２とをＡＣカップリングするキャパシタＣ１により、キャパシタＣ１の容量値に応じた傾きで立ち下がる。プルダウン回路４４は、外部端子Ｐ２の電位に応じて、トランジスタＴ１のゲート電圧をプルダウンする。 （もっと読む）

【課題】駆動電圧の印加に制限があるスイッチング素子を高い周波数で高速にスイッチングできる半導体スイッチング素子の駆動回路を提供する。
【解決手段】ダイオードＤａ１及びスイッチＳａ１，スイッチＳａ２及びダイオードＤａ２で正側，負側直列回路を夫々構成し、コンデンサＣ１，Ｃ２を正側，負側直列回路に夫々並列に接続し、スイッチＳａ１，Ｓａ２によりゲート駆動用電源３とコンデンサＣ１，Ｃ２の間の接続形態を切替える。スイッチＳ１及びＳ２の共通接続点とＦＥＴ１のゲートとの間に抵抗素子Ｒｇを接続し、前記ゲートとゲート駆動用電源３の正側端子との間にスイッチＳ３を配置する。通電制御回路４は、スイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ３を制御してコンデンサＣ１，Ｃ２を充電する経路，ＦＥＴ１のゲートを充電する経路，ゲートの電位が電圧ＶＧを超えようとする際にゲート駆動用電源３に還流電流を流す経路と、ＦＥＴ１のゲートを放電する経路を形成する。 （もっと読む）

【課題】 電力伝送効率がよく、より小型のスイッチング素子駆動回路を提供する。
【解決手段】 実施形態に係るスイッチング素子駆動回路は、電力変換装置を構成するスイッチング素子と、前記スイッチング素子のオン／オフを切り替えるためのゲート信号を発生する制御演算手段と、前記ゲート信号を変調する為の所定周波数の交流信号を発生する発振手段と、前記発生されたゲート信号の立ち上がり及び立下りの各所定時間内において、前記交流信号の振幅を変化させ、前記ゲート信号を変調する変調手段と、前記変調手段にて変調されたゲート信号を復調し、前記スイッチング素子のゲートに供給する復調手段と、
前記制御演算手段と前記スイッチング素子間の絶縁を確保した上で、前記変調手段にて変調されたゲート信号を前記復調手段に伝送し、プリント基板上に実装されたトランスとを具備する。 （もっと読む）

【課題】過大電流による素子の破壊を防止することができる、半導体回路、半導体装置、及び電池監視システムを提供する。
【解決手段】短絡保護回路３０のＰＭＯＳトランジスタＭＰ３により短絡状態の場合は、電源電圧ＶＤＤからＦＥＴゲート電圧出力端子ＦＥＴ＿ＰＡＤ（外部ＦＥＴ０）に電流が流れる経路をＰＭＯＳトランジスタＭＰ０及び短絡電流検出用抵抗素子Ｒ０を経由する経路から、ＰＭＯＳトランジスタＭＰ１及び抵抗素子Ｒｐｕを経由する抵抗値が大きい経路に切り替えるため、短絡電流を制限することができ、従って、短絡により、電池監視ＩＣ１４が破壊されるのを防止することができる。 （もっと読む）

【課題】電子回路の誤動作を防止でき、かつ、電力変換装置の小型化に寄与する複合半導体装置を提供する。
【解決手段】複合半導体装置１０は、第１の端子Ｇ１から入力される信号に応じて第２の端子Ｃ１から第３の端子Ｅ１へ電流を流す第１のパワー半導体素子１３と、第１の端子Ｇ２から入力される信号に応じて第２の端子Ｃ２から第３の端子Ｅ２へ電流を流す第２のパワー半導体素子１６が同一基板（チップ）２０内に形成された半導体装置であって、第２のパワー半導体素子１６の第３の端子Ｅ２は、第１のパワー半導体素子１３の第１の端子Ｇ１に電気的に接続されており、第１のパワー半導体素子１３の第２の端子Ｃ１の電位が時間経過とともに増加したとき、第２のパワー半導体素子１６の第３の端子Ｅ２を介して第１のパワー半導体素子１３の第１の端子Ｇ１に電荷をチャージする電流路を備えた。 （もっと読む）

【課題】複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路を提供する。
【解決手段】図１に示す負荷駆動回路は、電源及び負荷に接続された出力ＭＯＳトランジスタと、出力ＭＯＳトランジスタの出力電圧に応じて、出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える。その結果、段階的に電流制限を行い、過剰な電流制限となることを妨げ、負荷条件の拡大を図る。さらに、電流制限値の切り替えを電源電圧に対応させて行なうため、当初の電源電圧条件とはことなる電源電圧で使用したとしても、電流制限特性が電源電圧の変動に追従し、全体として負荷特性に適した電流制限を行なうことができる。 （もっと読む）

【課題】電子スイッチの開放されたスイッチを通したリーク電流は、信号クロストークを引き起こす。
【解決手段】スイッチング用の電子回路は少なくとも４個の電子スイッチ２００のセット１００を備える。第１サブセット１１０の少なくとも２個の電子スイッチ２１０，２３０は直列接続され、第２サブセット１２０の少なくとも２個の電子スイッチ２２０，２４０は直列接続される。前記第１サブセット１１０の第１電子スイッチ２１０に接続される第１バッファ３１０、及び前記第２サブセット１２０の第２電子スイッチ２２０に接続される第２バッファ３２０を備え、前記第１バッファ３１０は開状態における前記第１電子スイッチ２１０を通した電圧降下を最小化し、前記第２バッファ３２０は開状態における前記第２電子スイッチ２２０を通した電圧降下を最小化する。また２個のサブセット１１０，１２０の間に配され、グランドに接続されたスイッチ４１０を備える。 （もっと読む）

【課題】チャンネル毎に独立した駆動指令信号で誘導性負荷を駆動し、チャンネル数や駆動周波数にかかわらず各チャンネルのオフタイミングを自律的に調整する。
【解決手段】マスク信号生成回路３は、何れかのチャンネルの出力トランジスタＴｋがオフしたことを検出すると、当該オフした時点から、当該オフしたチャンネルの出力端子Ｐｋの電圧Ｖｋが所定のしきい値電圧Ｖｔｋ以下に低下する時点まで、他のオンしているチャンネルのマスク信号ＭａｎをＨレベルにし、当該オフ移行チャンネルおよび他のオフしているチャンネルのマスク信号ＭａｎをＬレベルのまま保持する。その結果、他のオンしているチャンネルの駆動指令信号ＳｎがＬレベルに変化しても、駆動信号ＤｎはＨレベルのまま保持され、出力トランジスタＴｎのオフ移行動作が禁止される。 （もっと読む）

【課題】回路規模及び消費電流の増大を抑制しながら識別対象電圧の大きさを精度良く識別することができる電圧識別装置及び時計用制御装置を提供する。
【解決手段】基準電圧生成回路１２と、被印加線１８並びに電圧線ＶＳＨ及び接地線ＧＮＤが導通可能となるように電圧線ＶＳＨと接地線ＧＮＤとの間に挿入されると共に、被印加線１８に印加された識別対象電圧の大きさに応じてスイッチングを行うスイッチング回路２０を備え、被印加線１８に印加された識別対象電圧の大きさと閾値とを比較することにより識別対象電圧の大きさを識別する識別回路１４と、識別回路１４に対して識別対象電圧の大きさを識別させる間、電圧線ＶＳＨと接地線ＧＮＤとの間に流れる電流の大きさが所定の大きさに保たれるようにスイッチング回路２０と接地線ＧＮＤとの間の抵抗２２を制御可能とする制御部１６と、を含む。 （もっと読む）

【課題】駆動時に発生する熱を低減できるソレノイド駆動装置を提供する。
【解決手段】ソレノイド駆動装置１００において、第１リレー２０は、第１電源部３０とソレノイド４０との接続をオンまたはオフする。第２リレー２２は、第２電源部３２とソレノイド４０との接続をオンまたはオフする。統合ＩＣ１０は、第１リレー２０および第２リレー２２からのソレノイド４０への通電を切り替え、ソレノイド４０への通電を切り替える間、第１リレー２０および第２リレー２２のそれぞれの通電をともに所定時間オン状態にするよう制御する。第１トランジスタ６０は、第２電源部３２と第１リレー２０との接続をオンまたはオフする。第１リレー２０または第２リレー２２に不具合が生じた場合、統合ＩＣ１０は、第１トランジスタ６０または第２トランジスタ６２の一方をオンする。 （もっと読む）

【課題】電圧駆動型素子のスイッチング特性におけるトレードオフ関係を改善する駆動回路を提供すること。
【解決手段】駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１を有するとともに、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１が直列に接続されている。ツェナーダイオードＺＤ１のカソードが駆動電源Ｖ１の正極端子１４側に接続されており、ツェナーダイオードＺＤ１のアノードがトランジスタＴｒ１の制御端子１２側に接続されている。 （もっと読む）

【課題】ターンオン時のゲート電流を所望の電流値に高精度に設定でき、スイッチング損失の低減が可能な電圧駆動型スイッチングデバイスの駆動回路を得る。
【解決手段】ＩＧＢＴ１のゲート端子に接続され、駆動用パルス信号２のオン／オフゲート制御信号に基づき、ＩＧＢＴ１をターンオン／ターンオフさせるゲート信号を前記ゲート端子に出力するゲート駆動定電流回路が示されている。このゲート駆動定電流回路は、正電源３とＧＮＤ電位４間に直列に接続された第１の抵抗５と第１のトランジスタ１５と第２の抵抗６と制御信号伝達トランジスタ７、および正電源３とＩＧＢＴ１のゲート端子間に直列に接続されたゲートオン抵抗８と定電流出力トランジスタ９を備え、第１のトランジスタ１５のベース端子は第１のトランジスタ１５のコレクタ端子と短絡接続されている。 （もっと読む）

【課題】スイッチング素子駆動回路において、スイッチング素子のスイッチング損失を抑制する。
【解決手段】 ゲート電圧検出回路２０１は、スイッチング素子１１のゲート電圧Ｖｇｓを検出し、このゲート電圧がスイッチング素子１１の閾値電圧未満に設定された所定電圧未満のとき、Ｈレベルの昇圧指示信号を出力する。電圧制御回路１０３は、前記昇圧指示信号がＬレベルの間は、制御電源１０２の所定電圧Ｖ１をそのまま出力し、前記昇圧指示信号がＨレベルの間は、前記所定電圧Ｖ１を昇圧した電圧Ｖ２を出力する。駆動信号出力回路１０４は、ＰＷＭパルス出力回路１１１から出力されるＰＷＭパルスの電圧を電圧制御回路１０３から出力される電圧に増幅する。従って、駆動信号出力回路１０４からスイッチング素子１１への駆動信号は、前記ＰＷＭパルスがＨレベルになった時に、先ず昇圧された電圧Ｖ２となり、スイッチング素子１１のゲート電圧Ｖｇｓが所定電圧にまで上昇すると、所定電圧Ｖ１となる。 （もっと読む）

【課題】回路規模が小さく、出力トランジスタのしきい値電圧がばらついてもノイズを抑えつつターンオフ時間を短縮する。
【解決手段】駆動信号ＳｄがＬの時、トランジスタＴ１がオン、Ｔ２がオフしてＶGS(T3)がほぼ電源電圧Ｖccに等しくなりトランジスタＴ３がオンする。駆動信号ＳｄがＨになるとトランジスタＴ１がオフ、Ｔ２がオンする。トランジスタＴ４がオンするので抵抗Ｒ２がバイパスされ、トランジスタＴ３のゲート電荷はトランジスタＴ４、Ｔ２を通して急速に放電する。ＶGS(T3)がＶth(T4)＋ＶDS(T2)よりも低下すると、トランジスタＴ４はオフとなり、以後はトランジスタＴ３のゲート電荷が抵抗Ｒ２とトランジスタＴ２を通して緩やかに放電する。トランジスタＴ３、Ｔ４のしきい値電圧は一致する傾向があるので、ＶGS(T3)がＶTH(T3)に低下した時点でトランジスタＴ４をオフできる。 （もっと読む）

【課題】高電位側スイッチ素子の十分な駆動電圧を実現した半導体装置を提供する。
【解決手段】半導体装置は、入力電圧用端子、出力用端子、接地電位用端子、電源電圧用端子、第１端子を有し、入力電圧用端子と出力用端子との間にソースードレイン経路を有する第１ＭＯＳを含む第１チップ、出力用端子と接地電位用端子との間にソースードレイン経路を有する第２ＭＯＳを含む第２チップ、第１ＭＯＳのゲートにその出力が接続された第１駆動回路、第２ＭＯＳのゲートにその出力が接続された第２駆動回路、電源電圧用端子に接続されたドレインと、第１端子に接続されたソースとを有するＰＭＯＳとを含む第３チップが一つのパッケージ内に封止され、第１端子と出力用端子との間に容量が接続可能とされ、第２ＭＯＳがオンとされるとき、ＰＭＯＳはオンとされ、第２ＭＯＳがオフとされるとき、ＰＭＯＳはオフとされる。 （もっと読む）

【課題】低コスト化または小型化を実現可能なマルチバンド対応の高周波モジュールおよび無線通信システムを提供する。
【解決手段】例えば、高周波電力増幅装置ＨＰＡＩＣ１は、ＧＳＭ用のパワーアンプ回路部ＰＡＢＫ＿ＬＢ（ＰＡＢＫ＿ＨＢ）と、ＧＳＭかＷ−ＣＤＭＡかを選択するモード設定信号Ｍｃｔｌを受けて、アンテナスイッチ制御信号ＳｃｔｌをＶＳＷ１レベルかＶＳＷ２レベルで出力する制御回路を備える。ＶＳＷ２は、発振回路ＯＳＣからのクロック信号を用いてＶＳＷ１を昇圧することで生成される。ＨＰＡＩＣ１は、ＭｃｔｌによってＧＳＭが選択された際には、ＯＳＣを停止させると共にＶＳＷ１レベルのＳｃｔｌをアンテナスイッチ装置ＡＮＴＳＷに出力し、ＭｃｔｌによってＷ−ＣＤＭＡが選択された際には、ＯＳＣを用いてＶＳＷ２レベルのＳｃｔｌをＡＮＴＳＷに出力する。 （もっと読む）

【課題】クロック源の消費電力を増大させることなく、動作クロック周波数に応じて駆動能力を変化させることにより消費電力低減可能なクロックバッファ回路を提供すること。
【解決手段】クロック信号を伝達するバッファ部１０２と、クロック信号の参照クロック信号に対する逓倍数をカウントし、バッファ部１０２に対して逓倍数に基づいたイネーブル信号を出力する駆動能力切替部１０１と、を備え、バッファ部１０２は、当該バッファ部１０２の入力に接続された入力インバータ７と、イネーブル信号によりオンオフが可能であって、それぞれの出力が当該バッファ部の出力に共通に接続された複数の出力インバータ１３〜２８と、を備え、入力インバータ７が１個のＣＭＯＳインバータからなるクロックバッファ回路。 （もっと読む）