【課題】制御ＩＣ１１のＩ／Ｏポートを有効に利用でき、基板上の実装面積を減少できるロータリーディップスイッチを用いた入力装置を提供する。
【解決手段】キーマトリクス回路３１は、行ラインＨ１〜Ｈ５をノイズ対策回路３２を介して制御ＩＣ３３の入力端子Ｒ１〜Ｒ５に接続すると共に抵抗Ｒを介して電源電圧ＶＤＤにプルアップし、更に行ラインＨ１〜Ｈ４をダイオードＤ１〜Ｄ４を順方向に介してロータリーディップスイッチ３４の端子Ａ、Ｅ、Ｂ、Ｄに接続する。制御ＩＣ３３は、オープンドレイン出力端子Ｃ１〜Ｃ５から出力する走査信号をキーマトリクス回路３１の列ラインＶ１〜Ｖ４及びロータリーディップスイッチ３４のコモン端子Ｃに与えて入力端子Ｒ１〜Ｒ５の入力情報を取り込み、上記走査信号のタイミング及び上記入力情報によってキーマトリクス回路３１の操作内容とロータリーディップスイッチ３４の設定内容を判別する。 （もっと読む）

たとえばＤＣ／ＤＣコンバータにおける、電力用ＭＯＳＦＥＴに対するゲートドライバは、ＭＯＳＦＥＴを完全オン状態と完全オフ状態との切換えに代えて、完全オン状態と低電流状態とを切換える。それによって、ＭＯＳＦＥＴのゲートを充電および放電するために伝達されるべき電荷量は減少され、かつＭＯＳＦＥＴの効率が改善される。フィードバック電流は、ＭＯＳＦＥＴの電流の大きさがその低電流状態において正しいことを保障するために用いられてもよい。あるいは、トリミングプロセス（微調整過程）は、低電流状態において、ゲートドライバによって電力用ＭＯＳＦＥＴのゲートに供給される電圧の大きさを修正するために用いられてもよい。
（もっと読む）

【課題】マルチプレクサを設計する方法及び装置を提供する。
【解決手段】１つ以上の集積回路におけるマルチプレクサを設計するための方法及び装置が説明される。１つの例示的方法は、第１マルチプレクサの表現を受け取り、その表現を第１マルチプレクサのパーティションニュートラル表現へと変換し、そしてそのパーティションニュートラル表現をパーティション化して複数の第２マルチプレクサを生成することを含む。別の例示的方法は、第１マルチプレクサの表現を複数の第２マルチプレクサの表現へと分解することを含み、第２マルチプレクサは、第２マルチプレクサと共通の出力との間にマルチプレクサを介在せずに共通の出力において一緒に結合され、更に、第２マルチプレクサを少なくとも１つの集積回路の部分と部分との間でパーティション化することを含む。 （もっと読む）

【課題】１つのアナログ入力で２点の電圧が取り込め、異常判断ができるマイクロコンピュータの自己診断装置と、それを用いることにより高信頼性が得られる電源装置を提供することを目的とする。
【解決手段】マイクロコンピュータ１１の出力端子１９の１つ（自己診断用出力端子３５）とアナログ入力端子１３の１つ（自己診断用アナログ入力端子３７）を自己診断用配線３９で接続するだけの簡単な回路構成で、自己診断用出力端子３５から低電圧と高電圧を出力することにより、１つのアナログ入力で２点の電圧を取り込み、いずれかが既知電圧の許容範囲を超えれば異常と判断できるので、高信頼なマイクロコンピュータ１１が得られ、この自己診断装置を用いることで高信頼な電源装置が実現できる。 （もっと読む）

【課題】安全性と高速性を両立できるステートマシンを提供する。
【解決手段】状態保持部２は、動作開始トリガ信号「IO_RD」が入力されていない場合には第１の状態に、動作開始トリガ信号「IO_RD」が入力されている場合には第２の状態に、それぞれ状態を設定する。制御信号出力部３は、設定されている状態が現在まで第１の状態にあり、かつ動作開始トリガ信号「IO_RD」が現在入力されているという条件が成立している場合に限り、出力信号「RD_ENB1」を出力する。状態保持部２は、クロックをトリガとして状態を設定し、制御信号出力部３は、当該クロックをトリガとして上記条件を判定する。 （もっと読む）

【課題】本発明は、発振回路及び半導体装置に関し、電源投入後、リセット後、スタンバイ状態からの復帰後のＭＣＵの処理の高速化と低消費電力化を両立することを目的とする。
【解決手段】第１の発振回路と、第１の発振回路より長い発振安定時間を有する第２の発振回路と、第２の発振回路の発振安定時間の経過を示す安定信号を出力する信号生成回路と、選択信号に基づいて第１及び第２の発振回路の出力の一方を選択出力するスイッチ回路と、抑止信号に基づいて第２の発振回路の起動を抑止する抑止回路とを備え、第１及び第２の発振回路が同時に起動されてスイッチ回路により第１の発振回路の出力が選択出力された後に第２の発振回路の出力に切り替えられるモードと、第１の発振回路が起動されて抑止回路により第２の発振回路が起動されずスイッチ回路により第１の発振回路の出力のみが選択出力されるモードを有するように構成する。 （もっと読む）

【課題】モータの目標回転速度に応じてスイッチング素子のターンオフ速度を変更することができ、モータを高速低トルクで駆動するときにはターンオン時に高いサージ電圧を発生させることなく高速でスイッチング素子をターンオフさせることができるゲート電圧制御回路を提供する。
【解決手段】本発明のゲート電圧制御回路は、キャリア周波数決定手段と、デューティ比算出手段と、パルス電圧出力手段と、ゲート電圧源とゲート付きスイッチング素子のゲートをターンオン用スイッチとゲートオン抵抗を介して接続しているターンオン用回路と、ゲート付きスイッチング素子のゲートと基準電位点をターンオフ用スイッチとゲートオフ抵抗を介して接続しているターンオフ用回路と、キャリア周波数が高いときに前記ターンオフ用回路のゲート付きスイッチング素子のゲートと基準電位点の間の抵抗を低く調整する抵抗変更手段を有する。 （もっと読む）

【課題】無負荷及び有負荷での漏れ電流の検出感度を好適に設定することができる出力回路及びそれを用いた検出スイッチを提供する。
【解決手段】制御手段１１は、電源投入時に、スイッチング素子２１のオン状態において、出力電流検出手段２５により検出された出力電流に基づいて、出力電圧検出手段２４による漏れ電流の検出感度を変更して記憶手段１２に記憶させる設定ステップと、設定ステップ終了後に、記憶手段１２に記憶される検出感度に従って、出力電圧検出手段２４による漏れ電流の検出を行う検出ステップとを備える。 （もっと読む）

【課題】簡単な構成で負荷の駆動開始時に発生する突入電流や、負荷ショート時に発生する過大電流の有無に関わらず負荷の駆動、保護を行える負荷駆動装置を提供することにある。
【解決手段】負荷駆動回路２０は、ＦＥＴ３により、負荷３の駆動電流をオンオフする。電流検出抵抗４により、負荷に流れる電流は検出される。過電流シャット保護回路８は、駆動電流がある一定値以上となった場合には、事前に設定され固定された一定期間だけ電流を遮断する。過電流リミット保護回路６は、駆動電流がある一定値以上にならないように電流値をある一定値付近に制限する。制御回路２１は、負荷の駆動開始時には、過電流リミット保護回路６を選択し、その後、過電流シャット保護回路８に切り替える。 （もっと読む）

【課題】ソレノイドバルブ等の誘導負荷に流れる電流を低コストで、かつ精度良く計測及び制御する。
【解決手段】電源１４とグランド１７との間に、電源１４側から順に、誘導負荷１０、スイッチ手段１５、及び電流計測手段１６を直列に接続し、誘導負荷１０の誘起電圧による還流電流を流すためのダイオード１９を、誘導負荷１０とスイッチ手段１５の間と、電源１４と誘導負荷１０の間とを接続する回路に挿入することにより、差動増幅器１８の出力にノイズやオフセット誤差が生じることを回避し、また、ＦＥＴゲート端子の駆動に特別な回路を必要とすることなく比較的安価なＮｃｈ−ＦＥＴをスイッチ手段１５として用いることを可能とする。 （もっと読む）

【課題】負荷駆動回路において、品質または信頼性の向上を実現する。
【解決手段】例えば、出力トランジスタＱ３のゲートとプリドライバ回路ＰＤの間に抵抗Ｒ４を設け、Ｒ４の一端とＱ３のソース端子Ｓとの間にＺＤ１，ＺＤ２からなる第１クランプ回路を設け、Ｒ４の他端とソース端子Ｓとの間にＺＤ３，ＺＤ２からなる第２クランプ回路を設ける。また、Ｑ３のゲートと接地端子ＰＧの間に抵抗Ｒ２を設け、ＳとＰＧは、パッケージ上で同一の外部ピン（接地電圧ＧＮＤ）に接続する。第２クランプ回路のクランプ電圧は第１クランプ回路よりも大きく設計される。Ｑ３のゲートに対して端子ＭＰよりストレス電圧を印加する際、第２クランプ回路のクランプ電圧まで印加可能となり、また、ＭＰ１とＳによってＲ２の影響を受けずにＱ３のゲートリーク電流を測定可能となる。 （もっと読む）

【課題】アナログ入力ポート数を超える数のアナログデバイスからアナログ信号を選択的に取得する電子制御装置を提供すること。
【解決手段】電子制御装置１００は、アナログポート１２及びデジタルポート１１を有するＣＰＵ１と、デジタルポート１１にゲート入力端子２０、３０が接続され、かつ、アナログデバイス６Ａ、６Ｂが出力するアナログ信号をアナログポート１２に選択的に入力させる複数のアナログゲート回路２、３と、デジタルポート１１から複数のアナログゲート回路２、３のゲート入力端子２０、３０にデジタル信号を出力し、各アナログゲート回路に接続されたアナログデバイス６Ａ、６Ｂが出力するアナログ信号の一つをアナログポート１２に入力させるアナログ入力選択手段１０と、を備える。 （もっと読む）

【課題】クロックフィールドをサンプリングするサンプリングクロックがＡＣＴＩＶＥ系とＳＴＡＮＤＢＹ系とで同期が取れていない場合でも、系切替時におけるハザードノイズの発生を防止することが可能なクロック非同期切替装置の提供。
【解決手段】 カウンタ回路２４のＥＸ・ＯＲ回路２８で入力クロックｃ５ｂのレベル変化が検出されると、カウントアップ部２９はカウントを開始する。そして、所定カウント値Ｎ以下で次のレベル変化が検出されると、最初のレベル変化で検出されたパルスはハザードノイズと判定し、カウント値を０にクリアする。ノイズマスク回路３５はカウント値が０である間入力クロックｃ５ｂの出力をマスクする。 （もっと読む）

【課題】所望の周波数帯域におけるノイズスペクトルを平坦化することができる電力変換装置および電力変換方法を提供することにある。
【解決手段】
インバータシステム１は、入力される電力を所望の形態に変換するスイッチング素子の開閉動作をデジタル制御する、演算装置を有する制御装置１０は、スイッチング素子を開閉するための制御信号を生成する比較器８ａ、８ｂ、８ｃに出力するキャリア信号の周波数ｆｃを、離散的かつ周期的に時間変化させるキャリア周波数生成部９を備えている。キャリア周波数生成部９は、キャリア周波数ｆｃの値ｆｃ１１におけるｍ１１次高調波の周波数ｍ１１×ｆｃ１１と、キャリア周波数ｆｃの他の値ｆｃ１２におけるｍ１２次高調波の周波数ｍ１２×ｆｃ１２とが、演算装置のクロック周波数Ｆより低い周波数で重畳しないように、キャリア周波数ｆｃの各値ｆｃ１１およびｆｃ１２を選択した。 （もっと読む）

【課題】デバイスの使用環境に応じて、動的にコンデンサの容量を変更し、ノイズを低減
する。
【解決手段】第１電源（１１０）と第２電源（１１１）との間に設けられたデカップリン
グ容量を有する半導体回路であって、半導体装置のノイズ量を測定する手段（１０２）と
、ノイズ量の測定結果に応じてデカップリング容量の容量値を可変させる手段（１０４）
とを備えることを特徴とする。 （もっと読む）

【課題】電圧変換回路を必要とすることなく、電源電圧が異なる回路相互間を接続することが可能なインターフェース回路を提供する。
【解決手段】Ｐ、ＮチャネルＦＥＴを制御するトレラント入力方式インターフェース回路において、高電位信号を出力する際、インターフェース回路を入力ポートとして機能させることによって、他の回路入力端部のプルアップ電位を出力信号として出力するように構成する。 （もっと読む）

【課題】低発熱かつ低ノイズのスイッチング動作を実現することができる負荷駆動用制御装置を提供すること。
【解決手段】モータ１６に供給する電流のスイッチングを行うＭＯＳＦＥＴ_11-14と、ＭＯＳＦＥＴ_11-14のドレイン−ソース間電圧の目標制御値に関する情報が記憶された記憶手段と、ＭＯＳＦＥＴ_11-14の１スイッチング周期内の所定時間毎にＭＯＳＦＥＴ_11-14のドレイン−ソース間電圧を検出する電圧検出手段と、電圧検出手段により検出されたドレイン−ソース間電圧と、ドレイン−ソース間電圧の目標制御値に関する情報とに基づいて、ＭＯＳＦＥＴ_11-14のゲートＧへの出力電圧を演算する演算手段と、演算手段により演算された出力電圧に対応した信号をＭＯＳＦＥＴ_11-14のゲートＧに出力する信号出力手段とを装備する。 （もっと読む）

【課題】クロック選択回路の出力切り替えに起因するグリッチを排除する。
【解決手段】クロック選択回路は、互いに位相のずれた複数のクロック信号を受け、これらクロック信号の中から一つ以上を選択的に出力する２個のクロック選択部（１１ａ、１１ｂ）、これらクロック選択部（１１ａ、１１ｂ）のいずれか一方を選択し、当該選択した方から出力されたクロック信号を出力するクロック切替部（１２）、及びこれらクロック選択部（１１ａ、１１ｂ）及びクロック切替部（１２）を制御する制御部（１３）を備えている。制御部（１３）は、２個のクロック選択部（１１ａ、１１ｂ）のうちクロック切替部（１２）によって選択されていない方に対してクロック信号の再選択を指示し、当該指示後に、クロック切替部（１２）に対して出力の切り替えを指示する。 （もっと読む）

【課題】電流駆動素子の温度異常時にも負荷への通電を継続させた上で、電流駆動素子を確実に保護可能な負荷駆動制御装置を提供する。
【解決手段】電流駆動素子であるトランジスタの温度が過剰に高い温度異常状態かどうかかが判定され（Ｓ１０１）、温度異常状態でない場合には（Ｓ１０１：Ｎｏ）、トランジスタがＰＷＭ制御される。また、温度異常状態であり（Ｓ１０１：Ｙｅｓ）、且つ、トランジスタがＰＷＭ制御中の場合には（Ｓ１０２：Ｙｅｓ）、トランジスタがフルＯＮ固定状態に制御される（Ｓ１０３）。そして、温度異常状態であり、且つ、トランジスタがＰＷＭ制御中でない場合には（Ｓ１０２：Ｎｏ）、トランジスタを制御するための制御信号のデューティ比やスイッチング周波数を低い値に設定することにより、フルＯＮ固定状態にした場合よりもスイッチング損失が低くなるようにトランジスタが低損失制御される（Ｓ１０４）。 （もっと読む）

【課題】接続仕様の異なる２種類のＬＥＤが使用される電子機器におけるＬＥＤの駆動回路の共通化を可能する。
【解決手段】ＰチャンネルＭＯＳトランジスタＴｐ及びＮチャンネルＭＯＳトランジスタＴｎからなるインバータ回路２を介して、端子極性が異なる第１の発光ダイオードＬ１、又は第２の発光ダイオードＬ２に電力を供給する。また、制御部３を設け、電源投入時にはＰチャンネルＭＯＳトランジスタＴｐとＮチャンネルＭＯＳトランジスタＴｎとをオフ状態として出力端Ａの電位（Ｖｏ）を取得し、取得結果に基づき、第１の発光ダイオードＬ１又は第２の発光ダイオードＬ２のいずれが接続されているのか判断させる。また、制御部３に、ＬＥＤの点灯及び消灯要求に応じ、上記判断の結果に応じて制御内容が反転するように、ＰチャンネルＭＯＳトランジスタＴｐ及びＮチャンネルＭＯＳトランジスタＴｎの動作状態を制御させる。 （もっと読む）