【課題】トランジスタの駆動電力の損失を防ぎ且つスイッチング時間の高速化を図る。
【解決手段】接合型トランジスタ２の駆動に必要な基準駆動能力レベル電圧からなる基準波形Ｓｇ′及び駆動能力のより高い高駆動能力レベル電圧からなる重畳パルスＳｐを生成し、重畳パルスＳｐのパルス幅を、接合型トランジスタ２のスイッチング時間に、若しくはドレイン電位ＶＤの遷移収束タイミングを表す閾値により設定する。基準波形Ｓｇ′と重畳パルスＳｐとを重畳しこれを、接合型トランジスタ２のゲート駆動信号Ｓｇとする。ゲート駆動信号Ｓｇは、接合型トランジスタ２の遷移終了とみなすことの可能なタイミングで基準駆動能力レベル電圧に切り換わることになるため、遷移終了後も高駆動能力レベル電圧で駆動されることにより、接合型トランジスタ２に形成されるダイオードに順方向電流が流れることに伴う電力損失の発生を回避することができる。 （もっと読む）

【課題】スイッチの切替時間を短縮できる高周波半導体スイッチ装置を提供する。
【解決手段】制御回路は、負電圧発生回路に接続されるとともに、出力ノードが高周波スイッチ回路に接続され、高周波スイッチ回路に供給するローレベルの制御信号として負電位の信号を供給するレベルシフト回路を有し、出力ノードに蓄積されている電荷を、レベルシフト回路が動作する前に放電させる。 （もっと読む）

【課題】小型化及びコストダウンを図ることができるスイッチ素子駆動回路を提供する。
【解決手段】スイッチ素子駆動回路１０は、スイッチ素子１のゲート電極１ｇに二次巻線ｎ２が接続されたトランス１１と、トランス１１の一次巻線ｎ１に電流が流れるオン期間と一次巻線ｎ１に電流が流れないオフ期間を交互に設けて、スイッチ素子１をオン／オフさせる制御回路１２を備える。制御回路１２は、オン期間に一次巻線ｎ１に流れる電流に基づいて、スイッチ素子１に接続された負荷状態をモニタし、負荷状態に応じて二次側に供給する出力を制御する。 （もっと読む）

【課題】小型化及びコストダウンを図ることができ、且つ、スイッチ素子のオン状態が不十分な状態となるのを抑制できるスイッチ素子駆動回路を提供する。
【解決手段】スイッチ素子駆動回路１０は、スイッチ素子１のゲートが二次巻線ｎ２の両端間に接続されたトランス１１と、トランス１１の一次巻線ｎ１に電流が流れるオン期間と一次巻線ｎ１に電流が流れないオフ期間を交互に設けて、スイッチ素子１をオン／オフさせる第１制御回路１２と、スイッチ素子１に流れる電流が、二次巻線ｎ２の両端電圧に対応する設定値に等しくなるように、ゲートに印加する印加電圧を制御する第２制御回路１３を備える。 （もっと読む）

【課題】 異なる通信システムに対応可能で、受信感度が高く送信電力の損失が抑制された高周波回路、高周波部品及びこれを用いた通信装置を提供する。
【解決手段】 第１及び第２のアンテナ端子と、第１の通信システム用の送信端子並びに第１及び第２の受信端子と、前記第１及び第２のアンテナ端子を選択して前記送信端子と接続するスイッチ回路を少なくとも備えた高周波回路であって、前記スイッチ回路と第１のアンテナ端子をつなぐ信号経路と、前記スイッチ回路と第２のアンテナ端子をつなぐ信号経路のそれぞれに整合回路を配置したことを特徴とする。 （もっと読む）

【課題】ＦＥＴ（Ｔ１）のドレイン電流ＩＤが急激に増加し、電圧Ｖdsが増加する過渡期間であっても、ＦＥＴ（Ｔ１）の温度上昇量を忠実に示す信号を生成することが可能な負荷回路の保護装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）の両端に生じる電圧Ｖdsに比例する電流Ｉａを流す電流変換回路２１と、この電流Ｉａを通電するインピーダンス回路２２を備える。そして、ＦＥＴ（Ｔ１）の過渡熱抵抗の時間に対する変化を示す関数を過渡熱関数Ｒth（ｔ）としたとき、ＦＥＴ（Ｔ１）に、ゼロから階段状に増加する電流を通電した際に、インピーダンス回路２２の点Ｐ２に生じる電圧Ｖ５が、過渡熱関数Ｒth（ｔ）の平方根に比例した電圧となるように、前記インピーダンス回路のインピーダンスを設定する。そして、電圧Ｖ５が判定電圧Ｖ６を上回った場合に、ＦＥＴ（Ｔ１）を遮断して負荷駆動回路を過熱から保護する。 （もっと読む）

【課題】従来技術によるスイッチ回路装置では、ドライバ回路がアンテナ端子とポートとの間に振幅の大きい高周波信号を入力した際に、ドライバ回路内部でリーク電流が発生し、スイッチ回路装置の消費電力が増大する、という問題がある。
【解決手段】ドライバ回路の出力部に、リーク電流抑制回路部を設ける。本発明のスイッチ回路装置によれば、リーク電流抑制回路部が高周波信号の侵入を抑制するので、ドライバ回路は出力状態を保持することが出来て、リーク電流の問題が解決される。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】ターンオフ用ｄｉ／ｄｔ帰還部２３ＯＦＦは、ＩＧＢＴ１１Ｕがターンオフするときに、ＩＧＢＴ１１Ｕのコレクタ電流Ｉｃの時間変化に基づいて、帰還電圧ＶＦＢを生成する。ターンオン用ｄｉ／ｄｔ帰還部２３ＯＮは、ＩＧＢＴ１１Ｕがターンオンするときに、ＦＷＤ１２Ｄの転流電流ＩＦＷＤに基づいて、帰還電圧ＶＦＢを生成する。この場合、ターンオン用ｄｉ／ｄｔ帰還部２３ＯＮは、転流電流ＩＦＷの方向が、リバースリカバリー区間に対応する方向、即ち図１３に示すＦＷＤ１２Ｄのカソードからモータ等の負荷Ｌ側に流れる方向である場合、帰還電圧ＶＦＢを生成し、それ以外の場合、帰還電圧ＶＦＢの生成を禁止する。 （もっと読む）

【課題】ノイズ対策用のコンデンサＣ１を設置した場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】プラス端子Ｐ１１とマイナス端子Ｐ１２より電力が供給されて駆動する制御回路１０により、ＦＥＴ（Ｔ１）のオン、オフを切り替えて、負荷ＲＬの駆動、停止を制御する場合に、マイナス端子Ｐ１２とグランドとを接続するアース線に、抵抗Ｒ５とダイオードＤ１の並列接続回路を設ける。従って、入力スイッチＳＷ１の投入時にプラス端子１１とマイナス端子１２の間に配置されたコンデンサＣ１の放電電流Ｉ２が流れる場合であっても、抵抗Ｒ５の電圧降下ＶＲ５によりマイナス端子Ｐ１２の電圧をグランドレベルよりも相対的に低くすることができ、コンデンサＣ１の両端電圧ＶＣ１を拡大させて、放電電流Ｉ２を抑制し、電圧Ｖ１の低下を抑えることができる。 （もっと読む）

【課題】ノイズ対策用のコンデンサＣ１を設置した場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）のゲートとドレインとの間に第２のコンデンサＣ２を設けることにより、点Ｐ１の電圧Ｖ１が減少した場合に、ＦＥＴ（Ｔ１）のゲート電流がコンデンサＣ２側にバイパスしてＦＥＴ（Ｔ１）に流れ、ＦＥＴ（Ｔ１）のゲートに供給される電荷量が低減する。このため、ＦＥＴ（Ｔ１）のドレイン電流の増加を抑制でき、電圧Ｖ１の急激な変動を防止できる。その結果、比較器ＣＭＰ１が作動不能となる程度まで電圧Ｖ１が低下することを防止でき、比較器ＣＭＰ１が誤動作することを防止できる。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１Ｕがターンオフするときに、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間変化に基づいて、帰還電圧ＶＦＢを生成する。また、ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１がターンオンするときに、図示せぬＦＷＤの転流電流ＩＦＷＤに基づいて、帰還電圧ＶＦＢを生成する。このようなｄｉ／ｄｔ帰還部２３は、帰還電圧ＶＦＢを駆動信号の電圧の一部として印加するタイミングを遅延させる遅延フィルタとして、ＬＰＦ回路２０１を備えている。ＬＰＦ２０１の遅延量、即ちインダクタンスＬｄを適度に調整することで、還流ダイオードの電圧におけるサージ電圧を低減させることができる。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】電子回路１は、ＩＧＢＴ１１と、ＦＷＤ１２と、半導体素子駆動回路１３と、を備えている。半導体素子駆動回路１３は、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅを可変することによって、ＩＧＢＴ１１のターンオン及びターンオフを制御する。半導体素子駆動回路１３のｄｉ／ｄｔ帰還部２３は、電子回路１の主電流であるＩＧＢＴ１１のコレクタ電流Ｉｃの時間的変化、即ち時間微分値ｄＩｃ／ｄｔに基づき帰還電圧ＶＦＢを生成し、ＩＧＢＴ１１のゲート−エミッタ間の電圧Ｖｇｅの一部として加算する。 （もっと読む）

【課題】ＦＥＴ（Ｔ１）のドレイン電圧の低下量が大きくなった場合であっても過電流を検出するための回路を正常に作動させることが可能な負荷制御装置を提供する。
【解決手段】ＦＥＴ（Ｔ１）のゲートとドレインとの間にコンデンサＣ１を設けることにより、点Ｐ１の電圧Ｖ１が減少した場合に、ＦＥＴ（Ｔ１）のゲート電流がコンデンサＣ１側にバイパスしてＦＥＴ（Ｔ１）に流れ、ＦＥＴ（Ｔ１）のゲートに供給される電荷量が低減する。このため、ＦＥＴ（Ｔ１）のドレイン電流の増加を抑制でき、電圧Ｖ１の急激な変動を防止できる。その結果、比較器ＣＭＰ１が作動不能となる程度まで電圧Ｖ１が低下することを防止でき、比較器ＣＭＰ１が誤動作することを防止できる。 （もっと読む）

【課題】従来よりも低消費電力かつ小面積であるとともに設計性のよいパワーオンリセット回路またはスタートアップ回路を備えた半導体装置を提供する。
【解決手段】半導体装置１は、出力部１０と、第１および第２の電位設定部８，９とを備える。出力部１０は、電源投入時に、中間電位ノードＮ１の電位に応じた制御信号ＲＳを内部回路３に出力する。第１の電位設定部８は、第１の基準電位ノードＶＤＤと中間電位ノードＮ１との間に接続された第１の導電型を有するエンハンスメント型の第１のＭＯＳトランジスタＥＰを含む。第２の電位設定部９は、第２の基準電位ノードＧＮＤと中間電位ノードＮ１との間に直列接続された第２の導電型を有するディプレッション型の複数の第２のＭＯＳトランジスタＤＮ１＿〜ＤＮ＿ｎを含む。複数の第２のＭＯＳトランジスタＤＮ１＿〜ＤＮ＿ｎの各々において、ソースとウェルとが互いに接続される。 （もっと読む）

【課題】トランジスタのチャネル部の異常を簡易且つ正確に検出できるスイッチ装置を提供する。
【解決手段】複数の半導体層で形成されて、ゲート電極にゲート電圧を印加されることによってドレイン電極−ソース電極間が導通し、ゲート電圧によって半導体層内で正孔と電子とが結合して発光する電界効果トランジスタ１１，１２と、ゲート電圧を制御する駆動部２１と、トランジスタ１１，１２の発光量を検出する光検出部２３１，２３２とを備え、駆動部２１は、光検出部２３１，２３２の検出結果に基づいて、トランジスタ１１，１２の異常を判定し、この判定結果に基づいてゲート電圧を制御する。 （もっと読む）

【課題】モータの起動時のうなり音を回避し、使用者に不快感を与えることなく使用できる小型電気機器を提供することを課題とする。
【解決手段】ＤＣモータ１１の起動時に、ＤＣモータ１１の回転数が安定した安定動作時のスイッチングパルス幅と同等のスイッチングパルス幅でスイッチング素子１３をスイッチング制御し、ＤＣモータ１１が安定動作しているときと同等の駆動電圧をＤＣモータ１１に供給してＤＣモータ１１を起動するように構成される。 （もっと読む）

【課題】ダイオード内蔵ＩＧＢＴを備えた半導体装置において、ダイオード素子とＩＧＢＴ素子のゲート信号との干渉を回避してダイオードの順方向損失増加を防止する。
【解決手段】メイン用のダイオード素子２２ａに流れる電流を電流検出用のダイオードセンス素子２２ｂおよびセンス抵抗３０にて検出する。他方、フィードバック回路部４０にてセンス抵抗３０の両端の電位差Ｖｓがモニタされると共に、当該電位差Ｖｓに基づいてダイオード素子２２ａに電流が流れているか否かが判定される。そして、ダイオード素子２２ａに電流が流れていると判定された場合、フィードバック回路部４０からＩＧＢＴ素子２１ａの駆動を停止させる停止信号がＡＮＤ回路１０に入力され、ＡＮＤ回路１０にてＩＧＢＴ素子２１ａの駆動が停止される。 （もっと読む）

【課題】コモンノイズを低減する。
【解決手段】半導体装置１０は、直列に接続された半導体スイッチング素子１１，１２と、正極端子１３と、負極端子１４と、出力端子１５とを具備する半導体モジュール１６と、半導体モジュール１６に絶縁されたボディ１７とを備える。ボディ１７と、各端子１３，１５，１４およびデバイスとの間の各浮遊容量Ｃ１，Ｃ２，Ｃ３，Ｃ０と、ボディ１７の浮遊インダクタンスＬｂと、コモンノイズの電流経路に応じた角速度ωとに対して、
［１／（ω・Ｃ１）＜｛ω・Ｌｂ＋１／（ω・Ｃ０）｝］と、［１／（ω・Ｃ３）＜｛ω・Ｌｂ＋１／（ω・Ｃ０）｝］と、（Ｃ２＜Ｃ１）と、（Ｃ２＜Ｃ３）とを満たす。 （もっと読む）

【課題】アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。
【解決手段】直列に複数個接続されたそれぞれのＭＩＳＦＥＴＱ_Ｎ１〜Ｑ_Ｎ５のソース領域とドレイン領域の間に、ソース領域の電位を基準としてドレイン領域に正電圧を印加する場合と、ソース領域の電位を基準としてドレイン領域に負電圧を印加する場合のいずれの状態においても、ソース領域の電位とドレイン電極の電位が同電位の状態よりも容量が減少する電圧依存性を持つ歪補償用容量回路ＣＡＰＣ２が接続されている。 （もっと読む）

【課題】デッドタイム補償前のＰＷＭゲート指令とデッドタイム補償後の相電圧出力との誤差（位相差）を低減することで遅延誤差ＴＤＬＹを短縮する。
【解決手段】デッドタイム補償部３０は、ＰＷＭゲート指令Ｇａｔｅ＿ＵとＰＷＭ出力Ｖｃｅ＿Ｕとの位相差に応じて求めるデッドタイム補償分Ｖｃｍｐ＿ＵでＰＷＭ電圧指令Ｖｃｍｄ＿Ｕの電圧値を増減し、この補償後のＰＷＭ電圧指令Ｖｃｍｄ＿Ｕ’をＰＷＭ波形発生部２０でＰＷＭゲート指令に変換することで、デッドタイム補償前のＰＷＭゲート指令とデッドタイム補償後の相電圧出力との誤差（位相差）を低減する。 （もっと読む）