【課題】レベルシフト機能付きシフト回路を単純に複数段縦続接続し、互いに逆相のクロックパルスＣＫ，ｘＣＫによって転送駆動を行う構成の場合、クロックパルスＣＫ，ｘＣＫの周波数を簡単に下げることができない。
【解決手段】第１のシフト回路１１−１と第２のシフト回路１１−２とを対として縦続接続し、第３のシフト回路１１−３と第４のシフト回路１１−４とを対として縦続接続し、これら２組のシフト回路対を交互に縦続接続するとともに、これらシフトレジスタユニット（転送段）の繰り返し配置に対して、位相が相互に１／４周期ずれたクロックパルスＣＫ１とクロックパルスＣＫ２とを交互に与えるようにすることで、これらクロックパルスＣＫ１，ＣＫ２の周波数を従来の１／２に低減する。 （もっと読む）

【課題】 半導体装置の電源電圧の変換効率を向上させる。
【解決手段】 ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴとローサイドスイッチ用のパワーＭＯＳ・ＦＥＴとが直列に接続された回路を有する非絶縁型ＤＣ−ＤＣコンバータにおいて、ローサイドスイッチ用のパワーＭＯＳ・ＦＥＴと、そのローサイドスイッチ用のパワーＭＯＳ・ＦＥＴに並列に接続されるショットキーバリアダイオードＤ１とを同一の半導体チップ５ｂ内に形成した。ショットキーバリアダイオードＤ１の形成領域ＳＤＲを半導体チップ５ｂの短方向の中央に配置し、その両側にローサイドのパワーＭＯＳ・ＦＥＴの形成領域を配置した。また、半導体チップ５ｂの主面の両長辺近傍のゲートフィンガ６ａから中央のショットキーバリアダイオードＤ１の形成領域ＳＤＲに向かって、その形成領域ＳＤＲを挟み込むように複数本のゲートフィンガ６ｂを延在配置した。 （もっと読む）

【課題】 当該半導体装置の正常な動作を確保しつつ、低消費電力化を実現することのできる半導体装置を提供することを目的とする。
【解決手段】 主回路２は、クリティカルパスの第１論理回路２１と、比較的高速な第２論理回路２２とから構成されている。第２論理回路２２には第１の電源電圧ＶＤＤ１が供給されている。第１論理回路２１には、通常、第２の電源電圧ＶＤＤ２を供給されており、主回路２の正常な動作は確保されている。しかしながら、クロック供給回路６がクロックの供給を停止している時、又は信号供給源３からの入力信号Ｄｉｎの信号電位が固定されている時には、第１論理回路２１の電源電圧を第１の電源電圧ＶＤＤ１に下げる。 （もっと読む）

【課題】 サンプル・ホールド回路を内蔵したＩＣにおいて、コンデンサ素子の電極面積を縮小させる。
【解決手段】 サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力するバッファアンプ２３とを有している。コンデンサ素子２２は、一端がスイッチ素子２１とバッファアンプ２３との接続点に接続されており、他端が中間電位Ｖｃｅに接続される。コンデンサ素子２２の耐圧は、高電位Ｖｄｄと低電位Ｖｓｓとの電位差より低く、高電位Ｖｄｄと中間電位Ｖｃｅとの電位差以上あればよい。 （もっと読む）

【課題】周囲の温度変化に応じた適切なリフレッシュ周期で動作可能な半導体記憶装置を提供する。
【解決手段】定電流発生回路１０は、温度依存性の小さい抵抗を内部に有し、周囲の温度にかかわらず常に一定のバイアス電圧ＢＩＡＳＴを発生させて定電流発生回路１１およびバイアス電圧調整回路１２へ入力させる。定電流発生回路１１は、温度依存性の大きい抵抗を内部に有し、周囲の温度によって変化するバイアス電圧ＢＩＡＳＮを発生させてバイアス電圧調整回路１２へ入力させる。バイアス電圧調整回路１２は、バイアス電圧ＢＩＡＳＴ，ＢＩＡＳＮに基づいて、温度依存性を有するバイアス電圧ＢＩＡＳＳを発生させてリングオシレータ１３へ入力させる。リングオシレータ１３は、バイアス電圧ＢＩＡＳＳのレベルに応じて、パルス信号ＰＨＹ０の発生周期を変化させる。 （もっと読む）

【課題】 高速でレベル変換を行う小占有面積のレベル変換回路を提供する。
【解決手段】 小振幅の入力信号（ＩＮ）がサンプリングされる内部ノード（ＮＤ７）にＭＯＳ容量（６）を設け、このＭＯＳ容量のチャージポンプ動作により、内部ノードの信号電圧を選択的に昇圧する。この内部ノードに対して、選択的にラッチ状態となって内部ノードの電圧をラッチするラッチ回路（ＩＶ１、ＩＶ２、７）を設ける （もっと読む）

【課題】 入力信号の論理電圧を、より低い内部電圧に対応した論理電圧から、高電源電圧である外部電圧に対応した論理電圧に変換することができ、半導体装置の、より低い内部電圧による低電圧動作を可能とする電圧レベル変換回路を得る。
【解決手段】 低電圧系入力信号ＩＮ１の電圧レベルを高電圧系信号の電圧レベルに変換する電圧レベル変換回路１００ａにおいて、高電源電圧を耐圧とする複数の高耐圧ＭＯＳトランジスタからなるラッチ回路１１０と、該ラッチ回路の一方のラッチノードＮ１０を放電する第１の高耐圧Ｎチャネル型ＭＯＳトランジスタＱｈｎ３と、前記ラッチ回路１１０のもう一方のラッチノードＮ１１を放電する第２の高耐圧Ｎチャネル型ＭＯＳトランジスタＱｈｎ４とを備え、入力信号が遷移したときに、第１あるいは第２の高耐圧Ｎチャネル型ＭＯＳトランジスタのゲートに、低電圧系のパルス信号を昇圧して得られる昇圧パルス信号を印加する。 （もっと読む）

チャージポンプ構造のＣＭＯＳ環境につきものである寄生バイポーラトランジスタのターンオンを回避するような方法でｎチャネルＭＯＳトランジスタのバルクがバイアスをかけられる、ｎチャネルＭＯＳトランジスタの負極性電圧チャージポンプが開示される、
（もっと読む）

【課題】 外付けの大容量のコンデンサを使用することなく電源瞬断時にデータを喪失しないように対策を施すことができるようにする。
【解決手段】 電圧保持回路Ｈがバッテリ電源電圧＋Ｂが低下したときにラッチ回路Ｒに供給される電源電圧を保持しているため、電源瞬断が発生したとしてもデータを喪失することなく対策を施すことができる。 （もっと読む）

本発明は、集積回路内の電源を制御するための回路装置および方法に関し、ここで、少なくとも１つの電気的に絶縁された領域の少なくとも１つの作業パラメータが、監視され、可変抵抗手段の導電率を局部制御して、前記少なくとも２つの電気的に絶縁された回路領域のそれぞれについて、少なくとも１つの監視された作業パラメータに基づいて、電源を個別に調整する。これにより、低い面積オーバーヘッドを有する高速で簡素な制御機能を、提供することができる。
（もっと読む）

ワイヤ上の信号遷移を支援する回路及びその方法。第１のサブ回路（１５〜２２、６５）は、回路の出力（３４）に結合されている第１のトランジスタ（１６）を、立ち上がり遷移の間、ターンオンさせ、出力（３４）を高状態に駆動して、該立ち上がり遷移を支援する。第２のサブ回路（２４〜３０、６６）は、回路の出力（３４）に結合されている第２のトランジスタ（２５）を、立ち下がり遷移の間、ターンオンさせ、出力（３４）を低状態に駆動して、該立ち下がり遷移を支援する。第３のサブ回路（６１、６２）は、第１のサブ回路（１５〜２２、６５）の構成要素をリセットする。該第１のサブ回路は、第１の閾電圧超で作動し、該第３のサブ回路（６１、６２）は、該第１の閾電圧未満で作動する。第４のサブ回路（６３、６４）は、第２のサブ回路（２４〜３０、６６）の構成要素をリセットする。該第２のサブ回路は、第２の閾電圧未満で作動し、第４のサブ回路（６３、６４）は、該第２の閾電圧超で作動する。 （もっと読む）

プログラマブルロジックデバイス（ＰＬＤ）は、遅延回路およびボディバイアスジェネレータを含む。遅延回路は、ＰＬＤにおけるユーザー回路のインプリメントの遅延を表すように構成された遅延回路を有する。ボディバイアスジェネレータは、ユーザー回路内のトランジスタのボディバイアスを調整するように構成される。ボディバイアスジェネレータは、遅延回路の信号伝播遅延から引き出されたレベルに応答し、トランジスタのボディバイアスを調整する。
（もっと読む）

【課題】 電源電圧の大きさに応じて、昇圧回路と降圧回路とを選択的に動作させることにより、効率的に一定電圧を供給することが可能な電源回路を提供する。
【解決手段】 ＵＳＢ電源１３が５（Ｖ）の電圧を入力し、イネーブルスイッチ２６がオン状態である場合、第１〜第３デジタルトランジスタ１６〜１８、ｎチャンネルＭＯＳＦＥＴ２０、及び電圧検出部６０が、変圧回路である昇圧回路４０及び降圧回路５０を制御して、降圧回路５０のみを機能させる。一方、バッテリ１４が１．８（Ｖ）の電圧を入力し、イネーブルスイッチ２６がオン状態である場合、これらの素子は、昇圧回路４０のみを機能させるように、変圧回路を制御する。いずれの場合においても、電源回路１０は、出力端子２４から３．３（Ｖ）の一定電圧を出力する。 （もっと読む）

論理回路は部分整流された交流（ａｃ）波形により電力供給される。この波形はクリーンな一次ｄｃ電源信号を提供しないという意味で部分整流されている。代わりに実質的なａｃ成分を含む波形で論理回路に電力供給することが可能である。部分整流ａｃ波形をアモルファスまたは多結晶有機半導体、無機半導体またはそれら２つの組み合わせによる薄膜トランジスタを組み込んだ論理回路に適用し得る。
（もっと読む）

集積回路用レベル・シフター（３０１）である。一実施形態において、レベル・シフターは、入力端子又は出力端子として利用することができる各電圧ドメインに配置された信号端子（３０３，３０５）を有する双方向レベル・シフターである。或る実施形態においては、レベル・シフターは、入力端子が特定の状態であるとき両ドメインの電源間の電流の流れを遮断するためのトランジスタ（３２５，３２６）を含む。一実施形態において、レベル・シフターの唯１つの信号線が、ドメイン境界を横切る。
（もっと読む）

高入力電圧（Ｖｉ＿ｈｉｇｈ）と低入力電圧（Ｖｉ＿ｌｏｗ）とを有する入力信号（Ｓｉ１）を受け取り、入力信号（Ｓｉ１）の電圧レベルを変換して出力信号（Ｓｏ１）として出力する電圧変換装置（１）であって、上記電圧変換装置（１）が、上記入力信号（Ｓｉ１）を受け取る第１の入力部（Ｉｎ１）と、第１の出力信号（Ｓｏ１）を出力する第１の出力部（Ｏｕｔ１）と、第１の入力部（Ｉｎ１）が第１のノード（Ｎ１）に接続された接続状態と、第１の入力部（Ｉｎ１）が第１のノード（Ｎ１）から切り離された切断状態とを含む少なくとも２つ以上の状態の間で切替えを行うためのＴＦＴ（２）を有する電圧変換手段とを備え、上記電圧変換手段が、第１の入力部（Ｉｎ１）が第１のノード（Ｎ１）から切り離された状態から、第１の入力部（Ｉｎ１）が第１のノード（Ｎ１）に接続された状態に変化する前に、第１のノード（Ｎ１）の電圧を降下させるための第１の電圧降下手段を有する。 （もっと読む）

【課題】 できるだけ従来のシステム構成と部品構成を肯定しながら、数十ＧＨｚ帯のディジタル高速信号を通すための信号伝送技術を提供する。
【解決手段】 電子回路全体に渡るトランジスタの論理回路、メモリ回路に含まれるドライバ１とレシーバ２の構成において、ドライバ１は信号伝送線路３を通じてレシーバ２に、電源・グランド伝送線路４を通じて電源Ｖｄｄにそれぞれ接続される信号伝送システムであって、ドライバ１およびレシーバ２は全て実質的差動入力、差動出力とし、ドライバ１の実質的差動出力の出力端では電源またはグランドへの接続を有することなく、またレシーバ２は実質的差動入力の信号の電位差を検知することで受信し、さらに信号伝送線路３は分配配線がない、構造とする。 （もっと読む）

【課題】送信ラインの正確なオンチップ終端の提供。
【解決手段】外部基準抵抗２２に関係する抵抗値を有するオンチップ抵抗を使用して送信ラインの終端をネットワーク内に構成するようにする。終端抵抗ネットワーク５０は、その抵抗値がオンチップ基準抵抗ネットワーク４２の抵抗値に対して所定の関係を呈するように構成される。１つの実施例では、各終端抵抗ネットワークの抵抗地は実質的に各送信ラインの特性インピーダンスと同一である。 （もっと読む）