【課題】内部動作に起因する半導体基板の電位的変動を抑制することが容易な半導体集積回路を提供する。
【解決手段】半導体集積回路（１）の内部において、外部電源端子（Ｐｖｃｃ）と半導体基板（Ｐｓｕｂ）との間および外部グランド端子（Ｐｖｓｓ）と半導体基板との間の何れか一方又は双方に可変インピーダンス回路（ＶＺ）を配置し、可変インピーダンス回路に対するインピーダンスの設定に従って、半導体集積回路に形成されたトランジスタの動作に応じて半導体基板に生起される電源電圧側の変動成分とグランド電圧側の変動成分とをバランスさせるようにその変動成分の大きさや波形を決定する。半導体集積回路の電源及びグランド側の変動に起因して半導体基板に与えられる変動成分が抑えられることにより、半導体基板を通して外部でコモンモード電流経路が形成されることを抑制することが可能になる。 （もっと読む）

【課題】小さい面積でも正確なインピーダンス値でターミネーション動作をするインピーダンス調節装置を提供する。
【解決手段】基準電圧ＶＲＥＦとキャリブレーションノードＺＱの電圧とを比較する比較部４１０と、比較部４１０の比較結果ＵＰ／ＤＯＷＮに応じてインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞をカウントするカウント部４２０と、インピーダンスコードＰＣＯＤＥによって決定されるインピーダンス値を有し、キャリブレーションノードＺＱに連結されるレファレンスインピーダンス部４３０と、インピーダンスコードＰＣＯＤＥの生成完了時に、比較部４１０の比較結果を保存する保存部４４０と、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞に応答してオン・オフされる複数の並列抵抗６１１〜６１５と、保存部４４０に保存された信号ＴＲＩＭに応答してオン・オフされる抵抗６１６とで、所定のパッドをターミネーションするターミネーション部とを備える。 （もっと読む）

【課題】プリエンファシスまたはディエンファシスのためのドライバの追加がなくても、プリエンファシスまたはディエンファシス動作を行えるデータ出力回路を提供すること。
【解決手段】インピーダンスコードによって各々オン・オフされ、出力ノードにデータを出力する複数の駆動手段３１１、３１２を備え、前記インピーダンスコードが、前記駆動手段をターンオンさせる値を有する第１のグループと前記駆動手段をオフさせる値を有する第２のグループとに分けられ、プリエンファシス期間の間には、前記第２のグループによる制御を受ける駆動手段の全部または一部がターンオンされる。 （もっと読む）

【課題】電流消耗を減らすオン・ダイ・ターミネーション（ＯＤＴ）構造を有する半導体装置及びそのターミネーション方法を提供する。
【解決手段】基準電圧と外部抵抗とが連結されたキャリブレーション端子の電圧に応答してキャリブレーションコードを発生させるキャリブレーション回路と、キャリブレーションコードとＯＤＴ制御信号とに応答して、データ入出力パッドのターミネーション抵抗値を制御するＯＤＴ装置と、を備え、データ入出力パッドのターミネーション抵抗値は、キャリブレーション端子の抵抗値より大きい半導体装置である。 （もっと読む）

【課題】半導体装置の出力ドライバーのインピーダンスのバラツキを抑制し、高速なキャリブレーションを実現する。
【解決手段】半導体装置の出力ドライバーと同一構成のレプリカ回路を含むキャリブレーション回路をチップ内に予め用意する。出力ドライバーに最大電流を流す電圧条件をレプリカ回路に与え、レプリカ回路のインピーダンスを外部抵抗の抵抗値に一致させるように制御し、第１のキャリブレーションを行う。第２のキャリブレーションは、第１のキャリブレーションで得られたテーブルパラメータを使用してレプリカ回路を使用することなく出力ドライバーのインピーダンス調整を行う。 （もっと読む）

【課題】半導体装置側において自動的にキャリブレーション動作を行う。
【解決手段】出力バッファ７１のインピーダンスを調整するキャリブレーション回路１００と、オートリフレッシュコマンドＡＲが所定回数発行されたことに応答してキャリブレーション回路１００を活性化させるキャリブレーション起動回路２００とを備える。本発明によれば、コントローラ側からキャリブレーションコマンドを発行することなく、半導体装置側にて自動的にキャリブレーション動作を行うことが可能となる。しかも、オートリフレッシュコマンドＡＲが所定回数発行されたことに応答してキャリブレーション動作を行っていることから、定期的なキャリブレーション動作が確保されるとともに、キャリブレーション動作中にコントローラからリード動作やライト動作を要求されることもない。 （もっと読む）

【課題】 ＳＳＮに関連する問題を軽減するシステムおよび方法を提供すること。
【解決手段】 シングルエンドの通信チャネルを介して第１の集積回路（ＩＣ）が第２のＩＣと通信する通信システムを開示する。双方向基準チャネルは、第１のＩＣおよび第２のＩＣ間に延在し、両エンドで終端される。基準チャネルの各エンドにおける終端インピーダンスは、信号を異なる方向に通信するための異なるモードをサポートする。基準チャネルの終端インピーダンスは、それぞれの信号方向に最適化されることができる。 （もっと読む）

【課題】伝送線路の品質向上とともにメモリスループットを向上させるインピーダンス調整装置を提供する。
【解決手段】インピーダンス調整装置3は、メモリインピーダンス調整部33と、IFインピーダンス調整部32と、インピーダンス調整同期ユニット37と、を備える。メモリインピーダンス調整部33は、メモリ2の出力バッファのインピーダンス調整を指示するZQ調整コマンドを発行する。IFインピーダンス調整部32は、メモリインターフェース35の出力バッファ351のインピーダンス調整を行うためのIFインピーダンス調整コードを生成して出力する。インピーダンス調整同期ユニット37は、メモリインピーダンス調整部33から前記ZQ調整コマンドが発行されたことに同期して前記IFインピーダンス調整コードを前記メモリインターフェース35に与える。 （もっと読む）

【課題】従来の半導体集積回路は、データの送信を精度良く行うことができないという問題があった。
【解決手段】本発明にかかる半導体集積回路は、複数の信号線を介してパラレルに送信データを送信するＳｏＣ回路１００と、送信データを受信するＳＤＲＡＭ回路１０１と、を備える。ＳｏＣ回路１００は、各信号線に対して設けられ、送信データを出力するためのデータ送信モードと、出力をハイインピーダンスにするためのハイインピーダンスモードと、が切り替わる複数のデータ出力回路２０３と、データ出力回路２０３に対して、送信データと予め設定された固定データとのいずれかを選択して出力するデータ選択回路２５６と、各データ出力回路２０３において、ハイインピーダンスモードからデータ送信モードへモードが切り替わってから実際に送信データの出力を開始するまでの間、固定データを出力するように制御する制御回路２０５と、を備える。 （もっと読む）

【課題】出力端子と単位バッファとの間の寄生抵抗に起因するインピーダンス誤差を低減する。
【解決手段】出力端子ＤＱと、単位バッファ１１１〜１１ｎと、単位バッファ１１１〜１１ｎと出力端子ＤＱとをそれぞれ接続する複数の出力配線経路とを備える。各出力配線経路は、それぞれ対応する単位バッファに個別に割り当てられた個別出力配線部１６１Ｐ〜１６ｎＰ，１６１Ｎ〜１６ｎＮを有しており、これら出力配線経路に対応する単位バッファは、該出力配線経路によって共有された共通出力配線部であって、個別出力配線部よりも抵抗値の高い共通出力配線部を介することなく出力端子ＤＱに接続されている。これにより、出力端子ＤＱと単位バッファ１１１〜１１ｎとの間の寄生抵抗によるインピーダンス誤差が抑制される。 （もっと読む）

【課題】従来の半導体集積回路は、データの送受信を精度良く行うことができないという問題があった。
【解決手段】本発明にかかる半導体集積回路は、双方向用信号線を介してデータの送受信が行われるＳｏＣ回路１００及びＳＤＲＡＭ回路１０１を備え、ＳｏＣ回路１００は、電源と双方向用信号線との間に設けられた抵抗２０７，２０８と、抵抗２０７，２０８に流れる電流のオンオフを制御するスイッチ２０９，２１０と、を有するターミネーション回路２０４と、データ受信時にはスイッチ２０９，２１０をオンし、データ送信時にはスイッチ２０９，２１０をオフし、データ受信後にさらに別のデータを受信する場合には、先のデータ受信後から所定の期間スイッチ２０９，２１０をオンし続けるように、ターミネーション回路２０４に対して制御信号２００を出力する制御回路２０５と、を備える。 （もっと読む）

それぞれ、量子化ステップより実質的に大きい、公称インピーダンスを有し、量子化ステップより実質的に小さい、インピーダンスステップだけ、相互にインクリメント的に異なる、比較的に少数のサブドライバブランチまたはスライスを有する、高分解能出力ドライバ。一実装では、かかる「差動」または「非一様」サブドライバスライスは、ｎ ｃｈｏｏｓｅ ｋ等化器の個別の要素を実装し、各かかる差動サブドライバスライスは、一様要素インピーダンス較正ＤＡＣによって実装される。別の実装では、一様スライス等化器の各構成要素は、差動スライスインピーダンス較正ＤＡＣによって実装され、さらに別の実装では、差動スライス等化器の各構成要素は、差動スライスインピーダンス較正ＤＡＣによって実装される。付加的セットの実装の実装では、等化およびインピーダンス較正機能は、階層的実装のネスト化された「ＤＡＣ内のＤＡＣ」配設においてではなく、個別の並列セットのドライバブランチにおいて、双方向に実装される。かかる双方向配設を通して、等化器および較正器量子化の倍増が回避され、それによって、規定の範囲および分解能を満たすために要求されるサブドライバスライスの総数を減少させる。 （もっと読む）

【課題】改良された同期クロックシステムを提供する。
【解決手段】同期クロック信号を必要とする複数のシステムノードを有する電子システム用の同期クロックシステム。クロックシステムは、第１の同期バスと第１の同期バスから絶縁された第２の同期バスと、交互にバスに接続された少なくとも１対、そして好ましくは複数対のＳＸＯモジュールを含む。システムノードの各々は、第１のバスに沿った任意の場所において適宜選択されたあらゆる接続点のうちの異なる１つで接続される。ＳＸＯモジュールが接続されるバスに沿った点は、およそ等間隔で隔てられる。システムノードは信号調整回路を用いてバスに接続され、信号調整回路は、補正回路、増幅器、周波数逓倍器、論理変換器、およびファンバッファを含んでいてもよい。 （もっと読む）

【課題】自律型インピーダンス調整回路の消費電力を低減する。
【解決手段】本発明による半導体集積回路（１００）は、レプリカドライバ（Ｐ４０、Ｎ４０）及び出力ドライバ（２０）の駆動能力を変更するために逐次出力されるコンパレータ（Ｐ１０、Ｎ１０）の出力（カウントデータ）に応じて、ドライバの駆動能力の変更を一時的に停止する。 （もっと読む）

【課題】複数の出力回路の出力インピーダンスのバラツキを抑える。
【解決手段】半導体装置であって、複数の出力回路と、前記複数の出力回路の出力インピーダンスを基準値に設定するためのキャリブレーション信号を生成するキャリブレーション回路とを有する。前記複数の出力回路は、それぞれ、前記キャリブレーション信号を補正する補正回路と、その出力インピーダンスを前記補正回路で補正された前記キャリブレーション信号に応じた値にする出力バッファとを有する。 （もっと読む）

信頼性を向上させるため、スイッチング性能向上のための接続バルクと均一電圧分布のためのバイアス抵抗器とを備えるスイッチが説明される。一例示的設計において、スイッチ（７００）はスタックに結合された複数のトランジスタ（７１０ａ−ｋ）と、スタック内の少なくとも１つの中間ノードへ結合された少なくとも１つの抵抗器（７４０ａ−ｋ）とを含む。トランジスタは、（ｉ）スタック内の第１のトランジスタへ印加される第１の電圧と、（ｉｉ）第１の電圧より低く、トランジスタのバルクノードへ印加される、第２の電圧（Ｖ_ＢＵＬＫ）とを有する。抵抗器（７４０ａ−ｋ）は、トランジスタ（７１０ａ−ｋ）がオフのときにトランジスタ（７１０ａ−ｋ）の整合バイアス状態を維持する。一例示的設計では、各トランジスタのソースおよびドレイン間に１つの抵抗器が結合される。別の例示的設計では、各中間ノードと第１の電圧との間に１つの抵抗器が結合される。この抵抗器は各トランジスタのソースを第１の電圧に維持する。
（もっと読む）

【課題】受信状態の劣化を抑制すること。
【解決手段】分圧部３２は、出力部３１に接続された可変抵抗器ＶＲ１と出力部３１との間の第１電圧Ｖ１を、固定抵抗器Ｒ２と可変抵抗器ＶＲ３とによる分圧比にて分圧して第３電圧Ｖ３を生成する。入力部３３は、第２電圧Ｖ２から第３電圧Ｖ３を減算して第４電圧Ｖ４を生成する。極性検出回路３５は、第４電圧Ｖ４の極性と第３電圧Ｖ３の極性を比較し、比較結果に応じた検出信号ＳＲ１を出力する。そして、調整回路３７は、極性検出回路３６から出力される検出信号ＳＲ１に基づいて、極性が一致するように分圧部３２に含まれる可変抵抗器ＶＲ３を調整する。 （もっと読む）

【課題】送信機または受信機における入出力（Ｉ／Ｏ）終端電圧基準の設定を容易にする方法およびシステムを提供する。
【解決手段】送信機及び受信機はそれぞれ、所望の結合方式に基づく適切な終端基準電圧を選択するための終端回路を有する。送信機は、送信ドライバに連結された終端回路を有し、送信ドライバの終端電圧基準として、電源電圧、接地電圧または電源電圧の半分の電圧のうちのいずれか一つを選択する。また、受信機は、受信機の終端電圧基準として、電源電圧または接地電圧のいずれかを選択する終端回路を有する。 （もっと読む）

【課題】送信端の出力におけるバイアス低下を防ぐ。
【解決手段】入力信号を正相入力端子１、逆相入力端子２で共通に入力し、互いに同相の出力信号を伝送路に出力する第１および第２の送信部と、第１および第２の送信部の出力端間を接続する容量素子１４、１５と、伝送路とインピーダンスマッチングすると共に、第２の送信部の直流負荷として接続される抵抗素子１２、１３と、を備え、第１の送信部は、伝送路を介した受信側の入力段の入力抵抗２１、２２を直流負荷として接続する。ここで、第１の送信部は、差動対となるＮＭＯＳトランジスタ８、９、およびこの差動対に電流を供給する定電流源６から構成され、第２の送信部は、差動対となるＮＭＯＳトランジスタ１０、１１、およびこの差動対に電流を供給する定電流源７から構成される。 （もっと読む）

【課題】ＦＰＧＡのように出力バッファを選択可能な部品にて、回路図設計段階で
伝送線路シミュレーションをすることなく最適なバッファを選定する。
【解決手段】プリント基板上で、伝送線路を介してレシーバ部品と接続され、出力バッファの特性について複数の候補から選択するドライバ部品の出力バッファの選定を支援し、複数の候補の特性情報と、入力された検索条件とに基づいて、複数の候補の整合度を演算し、演算した整合度が予め定めた閾値以下のとき、該当する候補とその整合度を表示する設計支援装置により、達成できる。 （もっと読む）