【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。 （もっと読む）

【課題】プリエンファシス回路及びこれを備えた差動電流信号伝送システムを提供する。
【解決手段】本発明はプリエンファシス回路に関し、より詳細にはプリエンファシス回路を動作させるために必要なスイッチングトランジスタの数を減らして寄生抵抗及び寄生キャパシタを減少させ、それぞれのスイッチングトランジスタを制御するそれぞれのプリエンファシス制御信号を供給することによって望まない電流の発生を防止できるプリエンファシス回路及びこれを備えた差動電流信号伝送システムに関する。 （もっと読む）

【課題】低消費電力なクロック入力インターフェース回路を提供する。
【解決手段】クロック入力インターフェース回路１は、インピーダンス整合・出力電圧調整抵抗Ｒ１１，Ｒ１３と、出力電圧調整抵抗Ｒ１２，Ｒ１４と、電流安定化抵抗Ｒ１５，Ｒ１６と、反射防止終端抵抗Ｒ１７と、ＤＣレベル阻止容量Ｃ１，Ｃ２と、ＲＦバイパス容量Ｃ３，Ｃ４と、電流源トランジスタＱ１，Ｑ２とから成る。クロック入力端子ＣＫにクロック信号を入力する伝送線路とインピーダンス整合し、かつ次段の回路の入力端子で必要とされるＤＣバイアス電圧を出力端子ＯＴ，ＯＣに与えることができるように、抵抗Ｒ１１〜Ｒ１４，Ｒ１７の値および容量Ｃ１〜Ｃ４の値が設定される。 （もっと読む）

【課題】部品を内蔵できる配線板を有する通信モジュールであって、アンテナの特性に応じて整合の調整が可能な通信モジュールおよびこれを用いたリーダライタを提供すること。
【解決手段】配線板と、配線板に備えられた通信処理用ＩＣと、通信処理用ＩＣに電気的に接続されて配線板に備えられた、外部に設けられるアンテナとの整合をとる整合回路と、を具備し、整合回路が、キャパシタまたはインダクタを少なくとも含む受動素子回路網の回路であり、該受動素子回路網を構成する回路エレメントのうちの少なくともひとつが、配線板に内蔵された第１の受動素子部品と、配線板の面上に実装された、該第１の受動素子部品と同じ種の受動素子部品である第２の受動素子部品との並列接続または直列接続でできた回路エレメントである。 （もっと読む）

【課題】小規模な回路で送受信に応じた最適なインピーダンス調整を行う。
【解決手段】選択部１５が、送信部１１のインピーダンス調整時か、受信部１２のインピーダンス調整時かに応じて異なる基準電圧を選択し、選択した基準電圧を基準電圧生成部１４に生成させ、基準電圧生成部１４が、選択部１５により選択された基準電圧を生成して、インピーダンス調整部１３に入力し、インピーダンス調整部１３が、入力された基準電圧に応じて、送信部１１または受信部１２のインピーダンスを別々に調整する。 （もっと読む）

【課題】本発明の実施形態は、高周波スイッチ回路の高周波特性の良否を簡便に判定することができる半導体装置およびその検査方法を提供する。
【解決手段】実施形態に係る半導体装置は、複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のＦＥＴにより切り替える高周波スイッチ回路を有する半導体装置であって、前記共通高周波端子に接続された複数のＦＥＴを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、前記発振回路の出力を入力とする検波回路と、前記検波回路の出力端子と、を備える。 （もっと読む）

【課題】CMOS伝送回路において、レシーバの動作を不安定にしたり不要輻射を放出したりするリンギングの発生を抑制した電気信号の伝送回路を提供する。
【解決手段】本発明の一態様は、CMOSドライバと伝送線とCMOSレシーバとを有する電気信号の伝送回路において、CMOSドライバのPMOS FET１と並列にアノード電極がドライバ出力端子につながれるように第１のダイオード６を接続し、CMOSドライバのNMOS FET２と並列にカソード電極がドライバ出力端子につながれるように第２のダイオード７を接続し、PMOS FET１のデバイストランスコンダクタンスと第１のダイオード６の(飽和電流)/(理想係数×熱電圧)^２とが等しくなるようにし、NMOS FET２のデバイストランスコンダクタンスと第２のダイオード７の(飽和電流)/(理想係数×熱電圧)^２とが等しくなるようにしたことを特徴とする電気信号の伝送回路である。 （もっと読む）

【課題】多ビットの差動受信回路および差動終端抵抗を内蔵して、半導体チップ面積と消費電流の増大を軽減する。
【解決手段】複数の差動受信回路２Ａ、Ｂ〜Ｎと複数の差動終端抵抗回路３Ａ、Ｂ〜Ｎと複数の制御電圧供給回路６Ａ、Ｂ〜Ｎに、レプリカ抵抗回路４と制御電圧生成回路５が共用される。複数の回路６Ａ、Ｂ〜Ｎの各回路は、第１非反転入力と第１反転入力と出力を有する差動増幅器ＤＡ１を含む。第１供給回路６Ａの第１差動増幅器の第１非反転入力と、第２供給回路６Ｂの第２差動増幅器の第１非反転入力と、第Ｎ供給回路６Ｎの第Ｎ差動増幅器の第１非反転入力とに、生成回路５から生成される差動終端抵抗制御電圧Ｖcont1.5が共通に供給される。第１差動増幅器の出力電圧ＶoutAと第２差動増幅器の力電圧ＶoutBと第Ｎ差動増幅器の出力電圧ＶoutNとは、第１と第２と第Ｎの差動終端抵抗回路３Ａ、３Ｂ、３Ｎにそれぞれ供給される。 （もっと読む）

【課題】伝送線路の特性インピーダンスと終端抵抗のインピーダンス整合を容易とする。
【解決手段】差動終端抵抗回路３は直列の第１と第２の素子Ｑ１、Ｑ２を含み、レプリカ抵抗回路４は直列の第３と第４の素子Ｑ３、Ｑ４を含み、制御電圧生成回路５は制御差動増幅器ＤＡ２と直列の制御素子Ｑ８と第１と第２の電圧降下回路Ｒ７、８；Ｒ９とを含む。増幅器ＤＡ２の非反転入力と反転入力に、基準電圧Ｖrefと回路４の素子Ｑ３、Ｑ４のレプリカ抵抗電圧Ｖrcmがそれぞれ供給される。回路５の第１と第２のレプリカ抵抗制御電圧Ｖcont0、1は、回路４の素子Ｑ３、Ｑ４の制御入力にそれぞれ供給される。差動終端抵抗回路３の素子Ｑ１、Ｑ２は、第２のレプリカ抵抗制御電圧Ｖcont1と第２の電圧降下回路Ｒ９の電圧降下との合計電圧である差動終端抵抗制御電圧Ｖcont1.5に基づく制御出力電圧Ｖoutによって制御される。 （もっと読む）

【課題】出力バッファのＩ−Ｖ特性が出力バッファ用の電源電圧に応じて変化しても、出力バッファのＩ−Ｖ特性に対して規定を満足させることを可能にする。
【解決手段】レプリカ回路（１１０、１２０、１３０）は、インピーダンスが可変であり、当該インピーダンスに応じた電圧を出力する。参照電圧生成部（１４１、１４２）は、出力バッファ用の電源電圧に依存する参照電圧を出力する。比較部（１５１、１５２）は、レプリカ回路の出力電圧と参照電圧とを比較する。調整部（１６０、１７０、１８０、１９１、１９２、１１０ａ、１２０ａ、１３０ａ）は、比較部の比較結果に応じて、レプリカ回路のインピーダンスを調整する調整部（１６０、１７０、１８０、１９１、１９２、１１０ａ、１２０ａ、１３０ａ）。 （もっと読む）

【課題】簡単な方法でインピーダンス値の補正用の正確なセッティング値を決定し、セッティング値を利用してインピーダンス値を正確に補正可能にするインピーダンスコード生成回路、それを備えた半導体装置、及び半導体装置のターミネーションインピーダンス値の設定方法を提供すること。
【解決手段】インピーダンスコード生成回路は、キャリブレーションノードの電圧と基準電圧ＶＲＥＦとを比較して第１インピーダンスコードＰＣＯＤＥを生成する第１コード生成部３１０と、セッティング値に応じて第１インピーダンスコードを演算し、変更されたインピーダンスコードを生成するコード変更部３２０と、変更されたインピーダンスコードに基づいて、第２インピーダンスコードＮＣＯＤＥを生成する第２コード生成部３３０とを備える。 （もっと読む）

【課題】プリエンファシス機能を有する出力バッファ回路の出力インピーダンスを、調整可能なプリエンファシス量とプリエンファシスタップ数、及び動作タイミングに依らず一定で、伝送線路の特性インピーダンスと整合して出力バッファの出力端子で再反射することなく、高速動作可能な出力バッファ回路を提供する。
【解決手段】インバータ1〜3と、一定の時間遅延させる遅延回路1〜3と、バッファ1〜3とを備え、伝送径路に論理信号を送信し、伝送径路の信号減衰量に応じて、送信側で4種以上の信号電圧を有する波形を生成する機能を有する出力バッファ回路で、プリエンファシス量を可変とし、バッファのオン抵抗Ｒｓを一定とする。バッファの前段にセクレタ回路1〜3を有し、インバータは、セレクタ論理によりバッファに入力する信号を選択可能で、データ信号を反転し、セレクタ論理のセレクト信号により、プリエンファシス量とプリエンファシスタップ数を調整する。 （もっと読む）

【課題】素子の信頼性低下を防ぐ。
【解決手段】送信信号を出力する差動対（３、４）と、差動対の２つの出力端と送信側電源１０との間にそれぞれ接続可能とされる送信側負荷抵抗（６、７）と、差動対の２つの出力端にそれぞれ接続され、差動対の２つの出力端の電位を接地電位方向に変化させうる２つの可変電流源（１３、１４、１５、１６）と、差動対の２つの出力端の電圧を比較する比較部１１と、２つの可変電流源の電流値を設定する制御部１２と、を備え、差動対の２つの出力端は、それぞれ受信側負荷抵抗２１、２２を介して送信側電源より高電位の電源端子２３に接続され、制御部１２は、信号伝送に先立って可変電流源（１５、１６）の電流を増加させていった場合に比較部１１の比較結果が変化した際の可変電流源（１５、１６）の電流値に基づいて、信号伝送時における２つの可変電流源の電流値を設定する。 （もっと読む）

【課題】ノイズ低減効果が大きく、小型化が可能なスイッチング回路のノイズ低減装置を提供する。
【解決手段】第１のスイッチングドライバの入力端に入力されるパルス信号と逆位相のパルス信号に基づいて動作する第２のスイッチングドライバと、一端が第２のスイッチングドライバの出力端に接続されるとともに他端がスイッチング回路の出力端子と接続されるインピーダンス素子とを具備し、インピーダンス素子のインピーダンス値Ｚｖと、第１のコイルのインダクタンス値Ｌと、コンデンサの静電容量値Ｃと、第１及び第２のスイッチングドライバのスイッチング周波数ｆｃとが、ａを０以外の任意の定数として、（数３）の関係を満たす。
（もっと読む）

【課題】モジュール化された画像形成装置における装置間の差動通信部の電圧レベルを検出することで、通信エラーの要因判別を可能にし、更に、差動伝送特有のインピーダンスのアンバランスにおける電圧レベルを検出することを目的とする。
【解決手段】モジュール化されたユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、差動信号変換後の信号の電圧レベルを検出する電圧レベル検出手段１０６と、前記電圧レベル検出手段が検出した電圧レベルが所定の電圧レベルかを判断することで、異常検知を行う信号線異常検知手段１０２を備えたことを特徴とする画像形成装置。 （もっと読む）

【課題】インピーダンスの調整精度が低下する可能性があった。
【解決手段】外付け抵抗が接続される第１、第２の外部端子と、前記第１の外部端子と第１の電源線間に接続される第１のスイッチ及び第１の制御信号に応じて出力インピーダンスが調整される第１のダミーバッファ部と、前記第２の外部端子と第２の電源線間に接続される第２のスイッチ及び第２の制御信号に応じて出力インピーダンスが調整される第２のダミーバッファ部と、前記第１のスイッチを導通、前記第２のスイッチを非導通とし、前記第１の外部端子の電圧に応じ、前記第１のダミーバッファ部の出力インピーダンスを前記第１の制御信号で設定し、前記第１のスイッチを非導通、前記第２のスイッチを導通とし、前記第２の外部端子の電圧に応じ、前記第２のダミーバッファ部の出力インピーダンスを前記第２の制御信号で設定する制御部とを有するインピーダンス調整回路。 （もっと読む）

【課題】非同期的に制御されて電力消耗を削減でき、正確な時点に終端インピーダンスを提供できるオンダイ終端回路とそのトレーニング方法を提供する。
【解決手段】メモリ装置はメモリセルアレイを具備するメモリコア、これにに接続されたデータ入出力ピン、及びオンダイ終端回路を含み、オンダイ終端回路は、データ入出力ピンに終端インピーダンスを提供し、メモリ書き込みコマンドに基づいて生成される非同期制御信号に基づいて終端インピーダンスを入出力データピンに選択的に接続するスイッチング装置を具備する終端回路と、非同期制御信号の終端回路への信号経路を遅延させる非同期遅延部並びに非同期制御信号と基準信号の位相差を比較し、トレーニング結果として位相差を出力する位相検出器及び非同期制御信号の位相検出器への信号経路を遅延させる複製遅延部を具備する比較部を含むトレーニング回路とを含み得る。 （もっと読む）

【課題】通信速度の高速化に加えて、消費電力の低減や、あるいは伝送波形品質の向上が図れる出力ドライバ回路を提供する。
【解決手段】例えば、正極および負極出力ノード（ＴＸＰ，ＴＸＮ）を電圧で駆動する電圧信号生成回路ブロックＶＳＧ＿ＢＫと、データ入力信号ＤＩＮ＿Ｐ，ＤＩＮ＿Ｎの遷移を受けてパルス信号を生成するパルス信号生成回路ＰＧＥＮ１，ＰＧＥＮ２と、当該パルス信号のパルス幅の期間でＴＸＰ，ＴＸＮを電流で駆動する電流信号生成回路ブロックＩＳＧ＿ＢＫｐ１，ＩＳＧ＿ＢＫｎ１を備える。電流信号生成回路ブロックは、ＴＸＰ，ＴＸＮの寄生容量（Ｃｐ１，Ｃｐ２）を高速に充電すると共に、パルス幅に応じたプリエンファシスを行う。ＶＳＧ＿ＢＫは、ＴＸＰ，ＴＸＮにおける定常状態の電圧レベルを定めると共に、ＴＸＰ，ＴＸＮをインピーダンスＺ０で終端する。 （もっと読む）

【課題】第１の伝送路及び第２の伝送路間のＤｕｔｙ比の高精度化を実現できる終端抵抗調整回路、及び半導体集積回路を提供する。
【解決手段】本発明に係る終端抵抗調整回路７１は、差動入力信号の第１及び第２の伝送路２１、２２それぞれに挿入され、制御信号に応じて抵抗値が調整される終端抵抗郡１，２と、第１及び第２の伝送路２１、２２の内、少なくともいずれかの伝送路であって、終端抵抗郡１，２の後段に挿入され、終端抵抗郡１、２を介して接続する伝送路の電位の調整を行う可変抵抗郡３と、可変抵抗郡３の後段、若しくは、当該可変抵抗郡３が配設されていない場合には終端抵抗郡１，２の後段に挿入され、第１及び第２の伝送路２１、２２の電位差を比較する比較器４と、比較結果に基づいて可変抵抗郡３の抵抗値を制御することによって伝送路の電位を調整する伝送路電位調整部５と、を備える。 （もっと読む）

【課題】終端抵抗のオンオフの切り替え時に外部端子にインピーダンスの急激な変化が生じることを低減する。
【解決手段】外部端子（図２のＤＱに相当）と、外部端子に接続され、出力信号を外部端子に出力可能とする出力回路（図２の２１に相当）と、外部端子に終端抵抗をオンオフ可能に接続する終端回路（図２の２２に相当）と、終端抵抗がオフ状態又はオン状態のいずれか一方の状態から他方の状態に変化するまでの時間を、データ出力時に出力信号が一方の論理レベルから他方の論理レベルへ変化するまでの時間以上となるように制御する第１のスルーレート制御回路（図２の２３ａに相当）と、を備える。 （もっと読む）