説明

Fターム[5J056GG09]の内容

論理回路 (30,215) | 制御対象、制御態様 (2,427) | 出力電圧を制御するもの (1,446) | 段階的に制御するもの (1,382) | あるノードの電位を利用するもの (888)

Fターム[5J056GG09]に分類される特許

161 - 180 / 888


【課題】スリープ状態の論理回路ブロックにおける寄生容量を用いることにより、電源共振雑音などの電源ノイズを大幅に低減する。
【解決手段】電源ノイズ測定回路9によって電源電圧VDDをモニタし、電源電圧VDDが任意の基準電圧以上となると、制御信号CONを出力し、スイッチコントローラ8は、仮想基準電位VSSAに蓄積された電荷を放出し、その後、任意の期間が経過すると、仮想基準電位VSSAに電荷を蓄積するようにスイッチ部6を制御することによって、基準電位VSS、および電源電圧VDDの電位を下降/上昇させ、電源電圧VDDの電源共振雑音をキャンセルする。 (もっと読む)


【課題】スタンバイ時における半導体装置の消費電力を低減する。
【解決手段】電源線VDDTL,VSSTL間に接続された回路ブロック10Aと、電源線VDDTL,VSSL間又は電源線VDDL,VSSTL間に接続された回路ブロック10Aの出力信号を受ける論理回路10B−1と、電源線VDDL,VSSL間に接続された論理回路10B−1の出力信号を受ける回路ブロック20と、を備える。電源線VDDTL,VSSTL間には、アクティブ状態においては第1の電圧、スタンバイ状態においては第1の電圧よりも低い第2の電圧が供給され、電源線VDDL,VSSL間には、アクティブ状態及びスタンバイ状態のいずれにおいても第1の電圧が供給される。これにより、サブシュレッショルド電流低減を維持しつつ、クリティカルパスの高速化を実現することが可能となる。 (もっと読む)


【課題】 負荷が大きい信号線に起因する消費電力を低減して半導体集積回路の低消費電力化を実現する。
【解決手段】 負荷が大きい信号線GL21を負論理のパルス信号である入力信号S21に応じて駆動する駆動回路DC21は、pMOSトランジスタTD21、TD22を有する。pMOSトランジスタTD21は、ソースおよびドレインがそれぞれ信号線GL21および接地線VSSに接続され、ゲートが入力信号S21を受ける。pMOSトランジスタTD22は、ソースおよびドレインがそれぞれ電源線VDDおよび信号線GL21に接続され、ゲートが入力信号S21の反転信号を受ける。 (もっと読む)


【課題】変換する電位差が大きくても、小規模な回路で、高速に、低電圧から高電圧へ信号レベルを変換することのできるレベルシフト回路を提供する。
【解決手段】低電圧電源電圧VDDLで動作する低電圧部100からは、入力信号Sinと同相の同相信号Sおよび逆相の逆相信号SNが出力され、能動バイアス制御部1は、入力された逆相信号SNの信号レベルに応じて、出力するバイアス信号VMの電位を、高電圧電源電圧VDDHに近い電位、または接地電位GNDに近い電位に、能動的に制御し、出力部2は、高電圧電源線VDDHと反転出力端VQとの間の導通が同相信号Sおよびバイアス信号VMにより制御され、接地電位電源線GNDと反転出力端VQとの間の導通が同相信号Sにより制御され、反転出力端VQの信号の極性がインバータINV1により反転される。 (もっと読む)


【課題】ノイズなどの不要成分の影響を極力抑制して信頼性良く断線検出できるようにする。
【解決手段】電源Vc−グランド間には、負荷M、MOSトランジスタM1、抵抗R1が直列接続されている。第1電圧検出回路3は抵抗R1の端子電圧を検出する。制御回路2は、第1電圧検出回路3により検出された抵抗R1の検出電圧について閾値電圧ref1と比較した検出結果に基づいて断線を検出する。 (もっと読む)


【課題】半導体素子の製造ばらつきや動作環境による特性変動の影響を低減し、安定した動作を可能にする半導体回路、及びコンピュータシステムを提供することにある。
【解決手段】降圧回路100は、制御電圧Vrefが供給されるNMOSトランジスタ101が電流源として駆動するカレントミラー回路20が、制御電圧Vrefに応じて出力電圧を変化させるNMOSトランジスタ102を駆動し、更に、補償回路30は、NMOSトランジスタ101と102の特性変動によって生じる降圧電位VDDIの変動を低減する。 (もっと読む)


【課題】フリーホイールダイオードを用いることなく、より低い電圧のアンダーシュートでも低減できる送信ドライバ回路を提供する。
【解決手段】PチャネルMOSFET22のドレインをグランドに接続して、NチャネルMOSFET21,PチャネルMOSFET22のソースをそれぞれ信号線3H,3Lに接続する。第1データ電圧設定部41は、信号出力部がハイレベル信号を出力すると、ゲート21G,22G間の電位差を(2・R1・Iref)にする電圧信号を設定し、第2データ電圧設定部42は、信号出力部がロウレベル信号を出力すると、ゲート21G,22G間の電位差をゼロにする電圧信号を設定する。これらの作用により、伝送線路3を構成する信号線3H,3L間の電圧を変化させて差動信号を伝送する。 (もっと読む)


【課題】内部波形や出力波形の振幅を保ちつつ、入力された信号の振幅よりも大きな振幅の信号を出力できるレベルシフト回路を得る。
【解決手段】第1および第2の入力信号(セット信号VSおよびリセット信号VR)が供給される第1の入力回路(MOSトランジスタ11,12)と、第1および第2の入力信号が供給される第2の入力回路(MOSトランジスタ13,14)と、第1の入力信号に同期した第3の入力信号(反転セット信号VSb)が一方に供給され、他方が第2の入力回路の出力端子に接続された第1の容量素子22と、第2の入力回路の出力端子と電源PVSSとの間に挿入配置された第2の容量素子23と、第1および第2の入力回路の出力電圧に基づいて、前記第1から第3の入力信号の振幅よりも大きな振幅の出力信号VOutを生成する出力回路(MOSトランジスタ16,17)とを備える。 (もっと読む)


【課題】出力電圧の立ち上がるタイミングのばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路1は、互いに直列に接続されたインバータ回路10およびインバータ回路20を備えている。インバータ回路20は、3つのトランジスタTr21,Tr22,Tr23を有している。そのうちの2つのトランジスタTr21,Tr22は、デュアルゲート型のトランジスタである。これらトランジスタTr21,Tr22のバックゲートの電圧を調整することにより、トランジスタTr21,Tr22の閾値電圧を調整することができる。 (もっと読む)


【課題】消費電流を低減することができ、信号伝達に必要な電源電圧を低減することができ、電源電圧が揺れても正確に信号を伝達することができるレベルシフト回路を得る。
【解決手段】本発明のレベルシフト回路は、インバータ回路INV2、レベルシフト素子MOS1、第1の抵抗R1及びカレントミラー回路CM1を備える。インバータ回路INV2は、入力信号を反転して出力する。レベルシフト素子MOS1は、入力信号を反転した信号をゲート信号として動作する。第1の抵抗R1の一端は、インバータ回路の出力に接続されている。カレントミラー回路CM1は、第1の抵抗R1を介してインバータ回路INV2の出力から入力した電流に対応する電流をレベルシフト素子MOS1のソースから接地点に流す。 (もっと読む)


【課題】入力信号のHレベルまたはLレベルを正しく検知できる半導体装置を提供する。
【解決手段】半導体装置100は、閾値調整信号に基づいて論理閾値電位を調整可能な入力バッファ(入力CMOS回路11)と、入力バッファの入力と出力とが結線されたレプリカ(レプリカ12)と、予め設定された基準電位(ノードNdHの電位)を発生する基準電位発生回路(基準電位発生回路13)と、レプリカ(レプリカ12)の出力電位(ノードNdRの電位)と基準電位(ノードNdHの電位)とを比較し、閾値調整信号(閾値調整信号CTRL)を入力バッファ(入力CMOS回路11)とレプリカ(レプリカ12)とに出力する比較回路(比較回路14)と、を備える。 (もっと読む)


【課題】電圧調整回路を提供するための改善された技法を提供する。
【解決手段】供給電圧ノードを出力電圧ノードに接続するプルアップp型閾値デバイスであって、制御信号に依存してオフに切り替えられるように構成されるプルアップp型閾値デバイスを備える電圧調整回路が提供される。プルダウンスタックは、出力電圧ノードを基準電圧ノードに接続し、プルダウンスタックは、直列で接続されるプルダウンp型閾値デバイスおよびプルダウンn型閾値デバイスを備える。インバータは、出力電圧ノードから入力を受け取るように構成され、カットオフ信号を生成するように構成され、プルダウンn型閾値デバイスは、制御信号に依存してオンに切り替えられるように構成され、プルダウンp型閾値デバイスは、カットオフ信号に依存してオフに切り替えられるように構成される。 (もっと読む)


【課題】プルアップ駆動部とプルダウン駆動部が同時に駆動される期間を相殺して、常に一定の内部電圧を維持することができる内部電圧発生器を提供すること。
【解決手段】本発明の内部電圧発生器は、基準電圧を用いて内部電圧のレベルを検出する検出部210と、該検出部の出力信号に応じて、前記内部電圧を出力する内部電圧端を放電駆動する第1の駆動部220と、該第1の駆動部に流れる放電電流を感知する電流感知部230と、該電流感知部の出力信号に応じて、前記内部電圧端を充電駆動する第2の駆動部240とを備える。 (もっと読む)


【課題】短絡時にFETの破壊を防ぐこと。
【解決手段】本発明の駆動回路(14)はFET(MP1、MP2、MN1、MN2、MP3、MN3、MP4)を具備する。FET(MN1)は、FET(MP1)に接続され、そのゲートに信号IN1が供給される。FET(MP1、MN1)の接点A1にはFET(MP2)のゲートが接続されている。FET(MN2)は、FET(MP2)に接続され、そのゲートに信号IN2が供給される。FET(MP2、MN2)の接点B1にはFET(MP1)のゲートが接続されている。FET(MP3)は、ノードOUTに接続され、そのゲートが接点(B1)に接続されている。FET(MN3)は、ノードOUTに接続され、そのゲートに信号IN3が供給される。FET(MP4)は、そのソースが接点A1に接続され、そのドレインがノードOUTに接続され、そのゲートが接点B1に接続されている。 (もっと読む)


【課題】電源スイッチがオフからオンの状態に遷移するときの突入電流を防ぐことにより電源スイッチオンに起因する電源ノイズの発生を防止する半導体装置及び電源スイッチ回路を提供する。
【解決手段】電源スイッチ回路が、ソースが第1の電源にドレインが前記機能回路に接続された電源スイッチトランジスタと、電源スイッチトランジスタのオンオフを制御する制御信号を入力とし、電源スイッチトランジスタのドレインと、ソースと、ゲートとにそれぞれ接続され制御信号に基づいて電源スイッチトランジスタをオフからオンの状態にスイッチさせるとき、電源スイッチトランジスタのソースドレイン間電圧が小さくなるほど電源スイッチトランジスタのソースゲート間電圧が大きくなるように電源スイッチトランジスタのゲート電圧を制御する電源スイッチトランジスタ制御回路と、を備える。 (もっと読む)


【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層を含むトランジスタと、酸化物半導体以外の半導体材料を用いて構成された論理回路と、を有し、前記トランジスタのソース電極またはドレイン電極の一方と、前記論理回路の少なくとも一の入力とは電気的に接続され、前記トランジスタを介して、前記論理回路に少なくとも一の入力信号が供給される半導体装置である。ここで、トランジスタのオフ電流は1×10−13A以下であるのが望ましい。 (もっと読む)


【課題】 消費電力を抑制することができるバッファ回路を提供すること。
【解決手段】 検波回路11が、入力信号IDのレベルに応じた入力レベル判定信号SWを制御回路9へ供給し、入力信号IDの振幅が比較的小さい場合には、制御回路9が、低レベル入力用回路6を選択して、トータルゲインを十分に上げ、入力信号IDの振幅が比較的大きい場合には、制御回路9が、高レベル入力用回路5を選択して、無用な消費電流の増大を抑制する。 (もっと読む)


【課題】回路面積の削減しつつ、消費電流やピーク電流の増大を抑制することが可能な半導体記憶装置を提供する。
【解決手段】昇圧回路は、第1ないし第4の整流素子と、第1ないし第4のMOSトランジスタと、第1ないし第4のキャパシタと、スイッチ回路と、を備える。スイッチ回路は、第1のMOSトランジスタの他端と第3の整流素子の一端との間の第1の接続点、および、第2のMOSトランジスタの他端と第4の整流素子の一端との間の第2の接続点に接続された低レベル端子と、第3のMOSトランジスタの他端、および、第4のMOSトランジスタの他端に接続された高レベル端子と、を有し、低レベル端子の電圧または高レベル端子の電圧を切り換えて、出力端子に出力するスイッチ回路と、を含む。 (もっと読む)


【課題】電源電圧の定格範囲のうち最大値で駆動される場合にも特性の劣化を抑制することができるレベルシフト回路を提供する。
【解決手段】レベルシフト回路2Aは、第1入力端子11、第2入力端子12、第3入力端子13、第1出力端子21、第2出力端子22、第1PMOSトランジスタ31、第2PMOSトランジスタ32、第1NMOSトランジスタ41、第2NMOSトランジスタ42、第1バッファ回路51A、第2バッファ回路52Aおよび第1インバータ回路60を備える。第1バッファ回路51Aは、PMOSトランジスタQP11およびNMOSトランジスタQN11からなる前段のインバータ回路と、PMOSトランジスタQP12およびNMOSトランジスタQN12からなる後段のインバータ回路とが、縦列接続されて構成され、更にPMOSトランジスタQP13を備える。 (もっと読む)


【課題】 低電力モードを有するLSIにおいて、低電力モードで電力が低減されていない場合にも、LSIを搭載する機器が性能劣化等に至るのを防止することが可能なLSIを提供する。
【解決手段】 動作モードを指示し、そのモードの通りに動作しているかを検出する回路であって、低電力モード時の電流を擬似的に測定し、低電力モードに移行したにもかかわらず実際には電流が低減されていない場合に警告信号を発する。 (もっと読む)


161 - 180 / 888