【課題】入力電圧範囲の大きな半導体スイッチ装置を提供する。
【解決手段】外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、第１端子および第２端子の間にソースおよびドレインが接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、制御電圧および入力電圧に応じて第１基準電圧を電圧シフトさせた駆動電圧をメインスイッチのゲートに供給する制御部と、を備えるスイッチ装置を提供する。 （もっと読む）

【課題】容易に低振幅信号を高振幅信号に変換可能なレベルシフト回路を提供すること。
【解決手段】本発明にかかるレベルシフト回路は、電源端子Ｅ１と出力ノード３、４間にそれぞれ接続され低振幅の入力信号を制御端子にそれぞれ受けるＮＭＯトランジスタＭ１、Ｍ２と、電源端子Ｅ２と出力ノード３、４間にそれぞれ接続されたＰＭＯＳトランジスタＭ３、Ｍ４と、ＰＭＯＳトランジスタＭ３のゲートと出力ノード４との間に接続され、ゲートが出力ノード３に接続されたＰＭＯＳトランジスタＭ５と、ＰＭＯＳトランジスタＭ４のゲートと出力ノード３との間に接続され、ゲートが出力ノード４に接続されたＰＭＯＳトランジスタＭ６と、ＰＭＯＳトランジスタＭ３をオフする方向にそのゲート電圧を変化させる作用を有する負荷素子１１と、ＰＭＯＳトランジスタＭ４をオフする方向にそのゲート電圧を変化させる作用を有する負荷素子１２と、を備える。 （もっと読む）

【課題】電源電圧が低電圧化したときの動作不良の発生を抑制することのできるレベルシフト回路を提供する。
【解決手段】レベルシフト回路１は、第１の高電位電圧ＶＬを信号レベルとする入力信号Ｓｉに応じて相補的にスイッチング制御されるＮチャネルＭＯＳトランジスタＴＮ１，ＴＮ２を有するレベル変換部１０を備える。レベルシフト回路１は、第１の高電位電圧ＶＬの低下を検出したことを示す検出信号ＤＳを生成する検出部２０と、検出信号ＤＳに応じて、トランジスタＴＮ１，ＴＮ２の閾値電圧が低くなるようにトランジスタＴＮ１，ＴＮ２のボディバイアスＶｂｂを制御する制御部３０とを備える。 （もっと読む）

【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】立ち上がり時間と立ち下がり時間の差を解消しつつ、動作に伴う貫通電流の発生が防止されたレベルシフト回路を提供する。
【解決手段】互いに同じ回路構成を有するレベルシフト回路ＬＶ１，ＬＶ２と、レベルシフト回路ＬＶ１，ＬＶ２に相補の入力信号をそれぞれ供給する入力回路と、レベルシフト回路ＬＶ１，ＬＶ２から出力される相補の出力信号を同相に変換した後に短絡する出力回路とを備える。本発明によれば、同じ回路構成を有する２つのレベルシフト回路ＬＶ１，ＬＶ２を用いるとともに、これらレベルシフト回路ＬＶ１，ＬＶ２から出力される相補の出力信号を同相に変換した後に短絡していることから、レベルシフト回路ＬＶ１，ＬＶ２の動作速度差による貫通電流の発生がほとんど生じない。 （もっと読む）

【課題】信号入力端子のプルアップ機能を有したまま、信号入力端子に入力する信号電圧が高電位電源端子の電圧を超えるときがあっても、上記したような問題が生じないようにした信号入力回路を提供する。
【解決手段】エンハンスメント型ＮＭＯＳトランジスタＭＮ１のバックゲートを低電位電源端子２に接続し、ドレインとゲートを高電位電源端子１に接続し、ソースを信号入力端子３に接続する。エンハンスメント型ＮＭＯＳトランジスタＭＮ１のオン抵抗を、信号入力端子３に接続される前段回路のドライバの“Ｌ”レベル電圧出力時の出力インピーダンスよりも高い値に設定する。 （もっと読む）

【課題】外乱ノイズが侵入した場合でも、通信線の信号レベルの変動をより確実に防止できる通信ドライバ回路を提供する。
【解決手段】通信ドライバ部１１は、信号バス１７にノイズが印加されると、信号レベル変化阻止回路１４が、出力段がオープンコレクタタイプで構成される反転増幅回路１３の出力信号がローレベル側に変化することを阻止するように動作する。 （もっと読む）

【課題】端子切替時の応答特性を改善した半導体スイッチを提供する。
【解決手段】電源回路部は、正の電源電位よりも高い第１の電位と、負の第２の電位と、を生成する。駆動回路部は、前記電源回路部に接続され、端子切替信号に応じて前記第１の電位をハイレベルとし前記第２の電位をローレベルとする制御信号を出力する。スイッチ部は、制御信号を入力して端子間の接続を切り替える。前記駆動回路部は、第１と、第２のレベルシフタと、第１の回路と、を有する。前記第２のレベルシフタは、前記第１のレベルシフタの出力電位に応じて互いに排他的にオンする第２のハイサイドスイッチと第２のローサイドスイッチとを有し、前記制御信号を出力する。前記第１の回路は、前記端子切替信号に応じて、前記制御信号の電位の変化よりも前に前記第２のローサイドスイッチに前記電源電位を供給し、または前記ハイサイドスイッチに前記接地電位を供給する。 （もっと読む）

【課題】製造プロセス条件の変動に関わらず短い電源立ち上げ時間を確保することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第１の電源線と第２の電源線との間に並列に配置された複数の電源スイッチと、複数の電源スイッチを設定時間間隔で順次導通させる駆動回路と、第２の電源線と第３の電源線との間に配置される内部回路と、第２の電源線と第３の電源線との間の電圧が上昇して所定値に到達すると検知信号をアサートする昇圧検知回路と、検知信号のアサート時において導通状態にある複数の電源スイッチの数に応じて設定時間間隔を変化させる制御回路とを含む。 （もっと読む）

【課題】低電源電圧状態で、ビットラインプリチャージ電圧又はセルプレート電圧を安定的に駆動し、待機電流ＩＤＤ２Ｐ及び動作電流を最小化すること。
【解決手段】電源電圧のハーフレベルの基準電圧を利用し、異なるレベルのバイアス信号を生成するバイアス信号生成手段と、出力端の電圧レベルに応答してプルダウン駆動信号を生成する駆動信号生成手段と、駆動信号に応答して出力端を駆動する電圧駆動手段と、出力端の電圧レベルに応じてプルアップ駆動信号／プルダウン駆動信号を生成する駆動信号生成手段と、前記プルアップ駆動信号／プルダウン駆動信号に応答して前記出力端をプルアップ駆動／プルダウン駆動するプルアップＰＭＯＳトランジスタ／プルダウンＮＭＯＳトランジスタと、第１多重化手段と、第２多重化手段とを備える半導体メモリ素子の電圧発生装置。 （もっと読む）

【課題】向上された信頼性を有するレベル変換器、それを含むシステムオンチップ、及びそれを含むマルチメディア装置が提供される。
【解決手段】本発明のレベル変換器は、入力ノードを通じて受信される第１電圧ドメインの入力クロックに応じて第２電圧ドメインの出力クロックを発生する第１及び第２電圧変換回路を含み、第１及び第２電圧変換回路は同一の構造を有し、入力ノード及び出力ノードの間に並列に連結される。 （もっと読む）

【課題】レベルシフト回路及びその方法の提供。
【解決手段】本発明のレベルシフト回路及びその方法は、レベルシフト回路のラッチ装置と電圧源の間に限流回路を接続して、前記ラッチ装置の駆動電流が設定値を超えないように制限する。これにより、レベルシフト回路を変換する時の消耗電流を減らし、通路の短いトランジスタを使用したラッチ装置を実現し、レベルシフト回路面積を縮小する。前記設定値は調節可能とし、レベルシフト回路の出力駆動能力を調整することにより、前記レベルシフト回路の変換速度を加速させることができる。 （もっと読む）

【課題】 入力信号の電圧振幅の最大値と同電圧を供給する電源電圧の入力を必要とせず、異なる電圧振幅の入力信号が入力された場合でも動作可能であり、貫通電流による消費電力の増大を低減できるレベルシフト回路及び通信回路を提供する。
【解決手段】 出力信号の電圧振幅の最大値と同電圧を供給する第１電圧源と内部出力ノードＮ１の間に設けられた負荷抵抗回路Ｒ１と、入力信号の入力電圧を受け付け、制御ノードＮ２の電圧値を入力信号の電圧振幅の最大値に対応する制御電圧値に保持する電圧記憶回路１１と、内部出力ノードＮ１と入力信号の入力ノードＮ３の間に設けられ、制御ノードＮ２の電圧と入力信号の電圧の電圧差に応じてＯＮ状態とＯＦＦ状態が切り替わるように構成され、入力信号の電圧値が電圧振幅の最大値の場合にＯＦＦ状態に、入力信号の電圧値が電圧振幅の最小値の場合にＯＮ状態になる第１スイッチング回路ＭＮ１と、を備える。 （もっと読む）

【課題】回路構成の複雑化、消費電流の増加、特性低下を防止することができ、レイアウト面積の削減を図れるレベル変換回路および表示装置、並びに電子機器を提供する。
【解決手段】バイアス部１２は、第５のＮＭＯＳトランジスタＮＴ１５と、抵抗素子Ｒ１１を含む降圧部１６と、電圧源１５に接続された電流源Ｉ１１と、を含み、第５のＮＭＯＳトランジスタＮＴ１５のソースが第１電圧源１４に接続され、ドレインが抵抗素子Ｒ１１の一端に接続され、抵抗素子Ｒ１１の他端が電流源Ｉ１１に接続され、第５のＮＭＯＳトランジスタＮＴ１５のゲートが抵抗素子Ｒ１１の他端側に接続され、第１電圧から第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のしきい電圧分高く、または第１電圧より高くこのしきい値電圧より低いバイアス電圧を抵抗素子の一端側に生成し、レベル変換部１１の第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のゲートに供給する。 （もっと読む）

【課題】 ブートストラップ機能を有する電子回路に関し、出力電圧の降下を防止して、論理否定型電子回路の誤作動を阻止し、また、長い作動時間を確保する。
【解決手段】 負荷トランジスタ、駆動トランジスタ部、充電用トランジスタ並びにブートストラップ容量を具備し、入力電圧の位相を出力部から反転せしめて出力する論理否定型電子回路について、入力される電圧の位相を反転させて出力するインバータ回路をさらに設け、このインバータ回路の入力節点を前記出力部に、出力節点を前記充電用トランジスタのゲートにそれぞれ接続する。 （もっと読む）

【課題】 ブートストラップ機能を有する電子回路に関し、出力電圧の降下を防止して、論理否定型電子回路の誤作動を阻止し、また、長い作動時間を確保する。
【解決手段】 負荷トランジスタ、駆動トランジスタ部、充電用トランジスタ並びにブートストラップ容量を具備し、入力電圧の位相を出力部から反転せしめて出力する論理否定型電子回路について、前記充電用トランジスタのソース−ドレイン間の電圧が電源の電圧Ｖｄｄと同値の電圧であるときに、これらソース−ドレイン間を流れる電流が１×１０^−９Ａ以下となる範囲の電圧をこの充電用トランジスタのゲートに印加する定電圧印加手段を接続する。 （もっと読む）

【課題】基準電圧生成回路に電源電圧が投入されてから安定平衡状態に達するまでの時間を短縮する回路を提供することを課題とする。
【解決手段】スタートアップ回路から基準電圧生成回路に入力される初期電圧を、基準電圧生成回路の安定平衡状態における内部電圧に近い電圧とすればよい。また、このような電圧を電源が遮断された状態でも保持しておくことができ、且つ起動時に出力することのできるスタートアップ回路とすればよい。 （もっと読む）

【課題】複数の基準電位を要する半導体装置、及び半導体装置の駆動において、より消費電力を軽減する。
【解決手段】電源線に直列に接続された複数の抵抗素子により、電源線に供給された電位を抵抗分割し、電源線と電気的に接続するスイッチトランジスタを介して所望の分割された電位を出力する電位分割回路を有する半導体装置であり、スイッチトランジスタのドレイン端子は出力側の回路に設けられたトランジスタのゲート端子（又は容量素子の一方の端子）と電気的に接続しノードを構成する。 （もっと読む）

【課題】 電源ノイズを緩和しながら、内部回路が動作を開始するまでの時間を短縮する。
【解決手段】 内部回路は、基板電圧が供給されるトランジスタを含み、内部電源電圧を受けて動作する。電源スイッチは、内部回路を動作させるための電源オン信号の活性化中に外部電源線を内部電源線に接続する。基板電圧制御回路は、電源オン信号の活性化により上昇する内部電源電圧が目標電圧を超えたときに、基板電圧を第１電圧から第２電圧に変更する。第１電圧を基板電圧として受けているトランジスタのソース・ドレイン間電流は、第２電圧を基板電圧として受けているトランジスタのソース・ドレイン間電流より少ない。このため、電源スイッチがオンした後、内部電源電圧が低い期間にトランジスタのソース・ドレイン間電流を少なくでき、内部回路を流れる貫通電流を少なくできる。 （もっと読む）

【課題】バイアス調整回路やプリドライバ回路が不要で、しかも出力波形の波形歪みを低減することが可能なドライバアンプ回路および通信システムを提供する。
【解決手段】スイッチングトランジスタＭ１１〜Ｍ１４を駆動するゲート電圧を均一にするため、スイッチングトランジスタＭ１１〜Ｍ１４を電源およびＧＮＤ側に配置し、さらに、スイッチングトランジスタＭ１１〜Ｍ１４の駆動振幅を安定させるために、各スイッチングトランジスタＭ１１のドレインと出力ノードＮＤ１１、ＮＤ１２間にそれぞれ第１から第４の抵抗素子Ｒ１１〜Ｒ１４を接続している。 （もっと読む）