【課題】通信時に発生するノイズを抑制しつつ、高速な通信を可能とする情報処理装置を提供する。
【解決手段】情報処理装置１には、２本１組の信号線７ａ，７ｂで構成される信号線対７と信号線対７に対して入力された２進数の複数ビットのデータに応じた電圧レベルに設定するためのドライバ２と、信号線対７の他端側に接続され、信号線対７の電圧レベルに応じて２進数の複数ビットのデータに変換するためのレシーバ３とが設けられる。ドライバ２は、信号線対７に電圧を印加するための定電圧源４と、２進数の複数ビットのデータに応じて信号線対の入出力インピーダンスを調整するスイッチＳＷ６ａ，６ｂと、２進数の複数ビットのデータに応じて信号線対のそれぞれの信号線に流す電流の向きを切り替えるスイッチＳＷ９ａ，ＳＷ９ｂ，ＳＷ１０ａ，ＳＷ１０ｂとを含む。 （もっと読む）

【課題】半導体を用いた半導体装置として、論理回路がある。論理回路にはダイナミック論理回路とスタティック論理回路とがあり、トランジスタ等を用いて構成される。ダイナミック論理回路は情報を一定期間保持することができる。そのため、ダイナミック論理回路は、スタティック論理回路と比較して、トランジスタからのリーク電流が問題となる。
【解決手段】論理回路は、オフ電流が小さい第１のトランジスタと、ゲートが電気的に接続された第２のトランジスタと、を有し、第２のトランジスタのゲートのノードには第１のトランジスタを介して電荷が供給される。ノードに対して、第１及び第２の容量を介して電荷を供給する。電荷の状態に応じて、第２のトランジスタのオン、オフが制御される。第１のトランジスタは、チャネル形成領域に酸化物半導体を有する。 （もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる信号処理回路の提供する。
【解決手段】入力された信号の位相を反転させて出力する論理素子を２つ（第１の位相反転素子及び第２の位相反転素子）と、第１の選択トランジスタと、第２の選択トランジスタと、を有する記憶素子であって、酸化物半導体層にチャネルが形成されるトランジスタと容量素子との組を２つ（第１のトランジスタと第１の容量素子との組、及び第２のトランジスタと第２の容量素子との組）有する。そして、信号処理回路が有する記憶装置に上記記憶素子を用いる。例えば、信号処理回路が有するレジスタ、キャッシュメモリ等の記憶装置に上記記憶素子を用いる。 （もっと読む）

【課題】トランジスタが仮にディプレッション型である場合でも、安定して動作することができる半導体装置を提供する。
【解決手段】開示する発明の一態様の半導体装置は、第１の電位を第１の配線に供給する機能を有する第１のトランジスタと、第２の電位を第１の配線に供給する機能を有する第２のトランジスタと、第１のトランジスタのゲートに第１のトランジスタがオンをオンにするための第３の電位を供給した後、第３の電位の供給を止める機能を有する第３のトランジスタと、第２の電位を第１のトランジスタのゲートに供給する機能を有する第４のトランジスタと、第１の信号にオフセットを施した第２の信号を生成する機能を有する第１の回路と、を有し、第４のトランジスタのゲートには、第２の信号が入力され、第２の信号の最小値は、第２の電位未満の値である。 （もっと読む）

【課題】回路を構成するトランジスタ数を少なくし、且つレベルシフタを配置することな
くシフトレジスタとして正確に動作を行う半導体回路の提供することを課題とする。
【解決手段】第１端子が高電位電源に接続されたｐチャネル型トランジスタと、第１端子
が低電位電源に接続されたｎチャネル型トランジスタと、を含む回路群と、インバータ回
路と、をｍ段（ｍは任意の正の整数であり、ｍ≧３）有し、第２ｎ−１段目（ｎは任意の
整数であり、ｍ≧２ｎ≧２）の回路群の前記ｎチャネル型トランジスタのゲートにはクロ
ック信号が入力され、第２ｎ段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の回路群の前
記ｎチャネル型トランジスタのゲートには反転クロック信号が入力される。 （もっと読む）

【課題】処理実行中に電源をオフしてもデータが保持され、且つ従来よりも占有面積が小さいＤフリップフロップ回路を有する半導体装置を提供する。
【解決手段】入力端子が、第１のトランスミッションゲートの第１の端子に電気的に接続され、第１のトランスミッションゲートの第２の端子が、第１のインバータの第１の端子及び機能回路の第２の端子に電気的に接続され、第１のインバータの第２の端子及び機能回路の第１の端子が、第２のトランスミッションゲートの第１の端子に電気的に接続され、第２のトランスミッションゲートの第２の端子が第２のインバータの第１の端子及びクロックドインバータの第２の端子に電気的に接続され、第２のインバータの第２の端子及びクロックドインバータの第１の端子は出力端子に電気的に接続されており、機能回路にはオフ電流が小さいトランジスタと容量素子との間にデータ保持部を有する半導体装置とする。 （もっと読む）

【課題】 本実施形態は、出力ドライバのドライブ能力のキャリブレーション精度を向上することが可能な半導体装置を提供する。
【解決手段】 第１、第２のプルアップドライバユニットPUDUa、PUDUbは、プルアップドライバを調整する。プルダウンドライバユニットPDDUbは、プルダウンドライバを調整する。キャリブレーション回路CBCは、プルアップドライバのキャリブレーション時、基準電圧Ｖ_ＲＥＦと、基準抵抗RZQに基づく第１のプルアップドライバの出力電圧を比較して第１、第２のプルアップドライバユニットのドライブ能力を決定し、プルダウンドライバのキャリブレーション時、基準電圧と、第２のプルアップドライバとプルダウンドライバの接続ノードの電圧を比較してプルダウンドライバのドライブ能力を決定する単一の比較器COMPを有している。 （もっと読む）

【課題】電源電圧の停止及び復帰を行う構成において、外部回路より半導体記憶装置を制御するための信号数を削減する。
【解決手段】酸化物半導体を半導体層に有するトランジスタを有する記憶回路と、記憶回路に保持されたデータを読み出すための電荷を蓄積する容量素子と、容量素子への電荷の蓄積を制御するための電荷蓄積回路と、データの読み出し状態を制御するデータ検出回路と、電源電圧が供給された直後の期間において、電源電圧の信号と電源電圧を遅延させた信号とにより、電荷蓄積回路による容量素子への電荷の蓄積をさせるための信号を生成するタイミング制御回路と、容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する構成とする。 （もっと読む）

【課題】複雑な制御を必要とせず、集積回路のトランジスタの閾値電圧バラツキに応じて所望の動作速度に適した電源電圧を提供することができる。
【解決手段】被安定電圧が入力される入力端子１と、安定化された電圧が出力される出力端子２と、入力端子１および出力端子２と電位差を有する一定電圧に設定される共通端子３と、正入力端子および負入力端子を有する差動増幅器４と、差動増幅器４の出力に基づいて入力端子１から出力端子２に流れる電流を制御する電流制御素子５と、出力端子２と共通端子３との間の電位差を分圧し、差動増幅器４の正入力端子に帰還させる分圧回路６と、出力端子２から電力を供給されるが出力端子２の電圧に依存せず、共通端子３の電圧を基準とする当該集積回路のトランジスタの閾値電圧に比例した電圧を差動増幅器４の負入力端子に出力する閾値参照電圧源７とを備える。 （もっと読む）

【課題】更なる消費電力低減および速度向上が可能なレベルシフト回路を提供する。
【解決手段】レベルシフト回路２Ａは、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１および第２ＮＭＯＳトランジスタ４２を備える他、第３ＮＭＯＳトランジスタ４３および第４ＮＭＯＳトランジスタ４４をも備える。第１ＰＭＯＳトランジスタ３１および第２ＰＭＯＳトランジスタ３２それぞれのソース端子は、第１基準電位Vddlより高い第２基準電位Vddhに接続される。第３ＮＭＯＳトランジスタ４３および第４ＮＭＯＳトランジスタ４４それぞれのドレイン端子も第２基準電位Vddhに接続される。 （もっと読む）

【課題】出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現することである。
【解決手段】駆動回路３０は、負荷を駆動するプッシュ側のＭＯＳＦＥＴ３２及びプル側のＭＯＳＦＥＴ３３と、アノード、カソードがＭＯＳＦＥＴ３２のゲート、ソースに接続されたツェナーダイオード３８と、アノード、カソードがＭＯＳＦＥＴ３３のソース、ゲートに接続されたツェナーダイオード３９と、昇圧回路３１の出力端とＭＯＳＦＥＴ３２のゲートとに接続された抵抗３６と、昇圧回路３１の出力端とＭＯＳＦＥＴ３３のゲートとに接続された抵抗３７と、抵抗３６、抵抗３７に並列に接続されたスピードアップコンデンサ４２，４３と、を備える。ＭＯＳＦＥＴ３２，３３のソースが高圧側、グランドに接続され、ＭＯＳＦＥＴ３２，３３のドレインが互いに接続される。 （もっと読む）

【課題】実行するプログラムの種類又は発生する異常の種類などの、動作開始後の状況に合わせて外部端子の状態をプログラマブルに設定する。
【解決手段】プログラム処理回路によるデータ処理状態、プログラム処理回路が実行するプログラム若しくはデータ処理の種類、あるいはデータ処理による異常の種別毎に、異常発生時の入出力端子の端子状態を制御する制御データを予め不揮発性記憶部（１４０）に保存する。プログラム実行前若しくはプログラムの実行時に逐次に不揮発性記憶部に制御データを特定する検索キーを設定し、異常が発生した場合は、当該検索キーに基づいて参照された制御データに従って、入出力端子の状態をプルアップ、プルダウン、ハイインピーダンス又は前値保持の状態に設定する。 （もっと読む）

【課題】スタンバイ時のリーク電流と回路面積の増大を抑制する。
【解決手段】第１電源に接続する第１の回路１１の入力対に出力が夫々接続された第２及び第３の回路１２、１３と、前記第１の回路の入力、又は、前記第１の回路の内部ノードに接続された第４の回路１４と、を含み、前記第２の回路及び前記第３の回路は、第２電源と第３電源間に接続され、スタンバイ時にパワーゲーティングされる回路を有し、前記第２の回路は、前記第２及び第３電源電位を振幅範囲とする信号を入力し、前記第２の回路の出力は前記第３の回路の入力に接続され、前記第１の回路の出力信号の振幅範囲は、前記第１電源電位と、前記第２又は第３電源電位とされ、前記第４の回路は、パワーゲーティング時に前記第１の回路の前記入力対、又は前記内部ノードの論理値を保持し、スタンバイ時にも前記第１の回路の出力信号の論理を前記入力信号に関連した論理に維持する。 （もっと読む）

【課題】 耐圧の低いMOSFETを保護するためにゲート接地として動作する、MOSFETのゲート電圧を生成するための外部電源を不要にする。
【解決手段】 第１電源電圧から一定の大きさの第１電流を生成する定電流生成部と、第１薄膜NMOSFETと第２薄膜NMOSFETから構成され、第１電流に比例した大きさの第２電流を出力する第１カレントミラー回路部と、第２薄膜NMOSFETを保護するためにゲート接地として用いる第３薄膜NMOSFET及び第１厚膜PMOSFETと、第１電源への電流の逆流を防ぐための第１ダイオードと、第３薄膜NMOSFETのゲート−ソース間電圧がマイナスになることを防ぐための第２ダイオードとからなる保護回路部と、第２電流に比例した大きさの第３電流を出力する第２カレントミラー回路部と、第３電流により第１定電圧を生成する第１ツェナーダイオード部とを備える。 （もっと読む）

【課題】消費電力を抑えることの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】入力端子ＩＮ１から印加される電圧に応じてオンオフするトランジスタＴ３を介して、入力電圧Ｖｉｎ２がトランジスタＴ２のゲートに入力される。そのため、入力電圧Ｖｉｎ１，Ｖｉｎ２がともにハイとなったときだけ、トランジスタＴ１，Ｔ２の双方のゲートにオン電圧が印加される。 （もっと読む）

【課題】プルアップ電流を増加することなく、オープンドレイン接続の信号ラインのスルーレートを向上させる。
【解決手段】オープンドレイン若しくはオープンコレクターの出力端子を駆動する出力回路と、前記出力回路を制御する制御回路と、を含み、前記制御回路は、前記出力回路が前記出力端子にローレベルを出力しない期間において、前記出力端子がローレベルからハイレベルに遷移する場合に前記出力回路が前記出力端子にハイレベルを出力する制御を行うことを特徴とする。 （もっと読む）

【課題】スイッチング回路のデッドタイム制御における電力効率を向上させる。
【解決手段】スイッチング制御部２は、パルス信号Ａがロウレベルの時に、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち上がったのを検出してから、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち上がるように、スイッチング部Ｗを制御し、パルス信号Ａがハイレベルの時に、Ｎチャンネル電界効果トランジスタＭ４のドレイン電位Ｇ２が立ち下がったのを検出してから、Ｐチャンネル電界効果トランジスタＭ３のドレイン電位Ｇ１が立ち下がるように、スイッチング部Ｗを制御する。 （もっと読む）

【課題】レベル変換時の信号の立ち上がりを速くすることのできるレベル変換バススイッチを提供する。
【解決手段】実施形態のレベル変換バススイッチは、低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に、低電圧レベルの制御信号により導通が制御されるＭＯＳトランジスタ型のスイッチ１が接続され、高電圧レベル信号線と高電圧電源線ＶｃｃＢとの間に、プルアップ抵抗２が接続される。このレベル変換バススイッチでは、加速回路３が、高電圧レベル信号の立ち上がりをプルアップ抵抗２による立ち上がりよりも速くし、加速期間制御回路４が、加速回路３の作動期間を制御する。 （もっと読む）

【課題】半導体集積回路の出力バッファ回路において電流の流れ込みを防止し、動作を高速化し、回路規模を削減する。
【解決手段】出力バッファ回路１１は、常時オンの電源ＶＤＤ、オン／オフ制御される電源ＶＤＤ１、電源ＶＤＤ１の電位を反転した反転信号ＩＮＶＯＵＴを出力するインバータ回路４１、トランジスタＰ１Ａ１，ＰＰ２，ＰＰ３、トランジスタＰ１Ａ１を制御するドライブ回路５１を備える。トランジスタＰ１Ａ１は、入出力端子Ｅ１Ａに接続されたドレイン、電源ＶＤＤ１に接続されたソース、電源ＶＤＤに接続されたバックゲート、ドライブ回路５１に接続されたゲートを有する。トランジスタＰＰ２，ＰＰ３のバックゲート及びトランジスタＰＰ２のソースは電源ＶＤＤに接続され、トランジスタＰＰ２のゲート及びトランジスタＰＰ３のソースは電源ＶＤＤ１に接続され、トランジスタＰＰ３のゲートには反転信号ＩＮＶＯＵＴが入力される。 （もっと読む）

【課題】消費電力を抑えることの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】５Ｔｒ１Ｃで構成されるインバータ回路１において、トランジスタＴ２のゲートと高電圧線Ｌ３との間に接続されたトランジスタＴ４，Ｔ５と、トランジスタＴ２のゲートと低電圧線Ｌ１との間に接続されたトランジスタＴ３とのオンオフ動作により、全期間に渡ってトランジスタＴ１，Ｔ２が同時にオンしないようになっている。 （もっと読む）