半導体記憶装置
【課題】電源電圧の停止及び復帰を行う構成において、外部回路より半導体記憶装置を制御するための信号数を削減する。
【解決手段】酸化物半導体を半導体層に有するトランジスタを有する記憶回路と、記憶回路に保持されたデータを読み出すための電荷を蓄積する容量素子と、容量素子への電荷の蓄積を制御するための電荷蓄積回路と、データの読み出し状態を制御するデータ検出回路と、電源電圧が供給された直後の期間において、電源電圧の信号と電源電圧を遅延させた信号とにより、電荷蓄積回路による容量素子への電荷の蓄積をさせるための信号を生成するタイミング制御回路と、容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する構成とする。
【解決手段】酸化物半導体を半導体層に有するトランジスタを有する記憶回路と、記憶回路に保持されたデータを読み出すための電荷を蓄積する容量素子と、容量素子への電荷の蓄積を制御するための電荷蓄積回路と、データの読み出し状態を制御するデータ検出回路と、電源電圧が供給された直後の期間において、電源電圧の信号と電源電圧を遅延させた信号とにより、電荷蓄積回路による容量素子への電荷の蓄積をさせるための信号を生成するタイミング制御回路と、容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する構成とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体記憶装置に関する。特に本発明は、電源を切っても記憶している論理状態が消えない信号処理装置の半導体記憶装置に関する。
【背景技術】
【０００２】
中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの信号処理装置は、その用途によって多種多様な構成を有している。信号処理装置は、一般的に、データやプログラムを記憶するためのメインメモリの他に、レジスタ、キャッシュメモリなど、各種の記憶装置が設けられている。レジスタは、演算処理やプログラムの実行状態の保持などのために一時的にデータ信号を保持する役割を担っている。また、キャッシュメモリは、演算装置とメインメモリの間に介在し、メインメモリへのアクセスを減らして演算処理を高速化させることを目的として設けられている。
【０００３】
信号処理装置においてレジスタやキャッシュメモリ等の記憶装置は、メインメモリよりも高速でデータ信号の書き込みを行う必要がある。よって、通常は、レジスタまたはキャッシュメモリとしてフリップフロップまたはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が用いられる。つまり、これらのレジスタ、キャッシュメモリ等には、電源電圧の供給が途絶えるとデータ信号を消失してしまう揮発性の記憶装置が用いられている。
【０００４】
消費電力を抑えるため、データ信号の入出力が行われない期間において信号処理装置への電源電圧の供給を一時的に停止するという方法が提案されている（例えば、特許文献１参照）。特許文献１の方法では、揮発性の記憶装置の周辺に不揮発性の記憶装置を配置し、上記データ信号をその不揮発性の記憶装置に一時的に記憶させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１２４２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の構成では、信号処理装置において電源電圧の供給を停止する間、揮発性の記憶装置の周辺に配置した不揮発性の記憶装置へ揮発性の記憶装置のデータを移して記憶させることができる。
【０００７】
しかしながら揮発性の記憶装置と不揮発性の記憶装置とを分割して動作させるため、電源電圧の供給を停止する前及び電源電圧の供給を復帰した後での、不揮発性の記憶装置へのデータの書き込み及び不揮発性の記憶装置からのデータの読み出しをするための、別の制御信号の入力が必要になる。したがって不揮発性の記憶装置へのデータの書き込み、及び不揮発性の記憶装置からのデータの読み出しをするための制御信号の生成及び当該信号を供給するための配線が必要となる。
【０００８】
上述の課題に鑑み、本発明の一態様は、電源電圧の停止及び復帰を行う構成において、外部回路より半導体記憶装置を制御するための信号数を削減することのできる半導体記憶装置を提供することを課題の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、不揮発性の半導体記憶装置とする際、揮発性の記憶装置と不揮発性の記憶装置を分離することなく構成する。具体的に半導体記憶装置には、酸化物半導体を半導体層に有するトランジスタを有する記憶回路と、記憶回路に保持されたデータを読み出すための電荷を蓄積する容量素子と、容量素子への電荷の蓄積を制御するための電荷蓄積回路と、データの読み出し状態を制御するデータ検出回路と、電源電圧が供給された直後の期間において、電源電圧の信号と電源電圧の信号を遅延させた信号とにより、電荷蓄積回路による容量素子への電荷の蓄積を制御するための信号を生成するタイミング制御回路と、容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する構成とするものである。そしてデータとクロック信号により電源電圧の停止及び復帰があっても内部にデータを記憶し、再度動作が可能な半導体記憶装置とするものである。
【００１０】
本発明の一態様は、第１端子がデータ入力線に電気的に接続され、ゲートがクロック信号線に電気的に接続され、酸化物半導体を半導体層に有する第１のトランジスタと、一方の電極が前記第１のトランジスタの第２端子に電気的に接続された第１の容量素子と、ゲートが前記第１のトランジスタの第２端子及び前記第１の容量素子の一方の電極に電気的に接続された第２のトランジスタとを、有する記憶回路と、前記記憶回路に保持されたデータを読み出すための電荷を蓄積する第２の容量素子と、電源電位線に電気的に接続され、前記第２の容量素子への電荷の蓄積を制御するための電荷蓄積回路と、前記第２の容量素子の一方の電極と前記第２のトランジスタの第１端子との導通状態または非導通状態を制御するデータ検出回路と、前記クロック信号線にクロック信号が供給される第１の期間において、前記クロック信号のトグル動作に応じて前記電荷蓄積回路と前記データ検出回路とが交互に導通状態となるような制御をし、且つ前記電源電位線に電源電圧が供給された直後の第２の期間において、前記電源電圧の信号と前記電源電圧による信号を遅延させた信号とにより、前記電荷蓄積回路による前記第２の容量素子への電荷の蓄積を制御するための信号を生成する、タイミング制御回路と、前記第２の容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する半導体記憶装置である。
【００１１】
本発明の一態様は、第１端子がデータ入力線に電気的に接続され、ゲートがクロック信号線に電気的に接続され、酸化物半導体を半導体層に有する第１のトランジスタと、一方の電極が前記第１のトランジスタの第２端子に電気的に接続された第１の容量素子と、ゲートが前記第１のトランジスタの第２端子及び前記第１の容量素子の一方の電極に電気的に接続された第２のトランジスタとを、有する記憶回路と、前記記憶回路に保持されたデータを読み出すための電荷を蓄積する第２の容量素子と、第１端子が電源電位線に電気的に接続され、第２端子が前記第２の容量素子の一方の電極に電気的に接続された第３のトランジスタを有する電荷蓄積回路と、第１端子が前記第２の容量素子の一方の電極に電気的に接続され、第２端子が前記第２のトランジスタの第１端子に電気的に接続された第４のトランジスタを有するデータ検出回路と、前記クロック信号線にクロック信号が供給される第１の期間において前記クロック信号のトグル動作に応じて前記第３のトランジスタと前記第４のトランジスタとが交互に導通状態となるような制御をし、且つ前記電源電位線に電源電圧が供給された直後の第２の期間において、前記電源電圧の信号と前記電源電圧による信号を遅延させた信号とにより、前記第３のトランジスタを導通状態とするための信号を生成する、タイミング制御回路と、前記第２の容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する半導体記憶装置である。
【００１２】
本発明の一態様において、前記第２のトランジスタはシリコンを半導体層に有する半導体記憶装置が好ましい。
【００１３】
本発明の一態様において、前記第１のトランジスタと前記第２のトランジスタとが積層して設けられている半導体記憶装置が好ましい。
【００１４】
本発明の一態様において、前記データ検出回路は、前記第２のトランジスタの導通状態に基づいた前記第２の容量素子に蓄積された前記電荷の放出の有無により、前記第２の容量素子の一方の電極の電位を前記データが反転した反転データ信号に変換する回路である半導体記憶装置が好ましい。
【００１５】
本発明の一態様において、前記電源電圧の信号を遅延させた回路は、遅延回路とバッファ回路とで構成される半導体記憶装置が好ましい。
【００１６】
本発明の一態様において、前記タイミング制御回路は、前記電源電圧の信号と前記電源電圧を遅延させた信号とが入力される前記否定論理積回路と、前記否定論理積回路の出力信号と前記クロック信号とが入力される論理和回路で構成される半導体記憶装置が好ましい。
【発明の効果】
【００１７】
本発明の一態様により、電源電圧の停止及び復帰を行う構成において、クロック信号によりデータの記憶及び出力を可能とすることができる。また電源電圧が停止した際のデータの保持を別の制御信号を外部回路より供給することなく可能とすることで、半導体記憶装置を制御するための信号数を削減することができる。
【図面の簡単な説明】
【００１８】
【図１】半導体記憶装置の回路図。
【図２】半導体記憶装置を説明するための回路図。
【図３】半導体記憶装置のタイミングチャート図。
【図４】半導体記憶装置の動作を説明する図。
【図５】半導体記憶装置の動作を説明する図。
【図６】半導体記憶装置の動作を説明する図。
【図７】半導体記憶装置の構成を示す図。
【図８】信号処理装置のブロック図。
【図９】半導体記憶装置を用いたＣＰＵのブロック図。
【図１０】半導体記憶装置の作製工程を示す図。
【図１１】半導体記憶装置の作製工程を示す図。
【図１２】半導体記憶装置の作製工程を示す図。
【図１３】半導体記憶装置の構成を示す断面図。
【図１４】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【図１５】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【図１６】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明の構成は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００２０】
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、または領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
【００２１】
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。
【００２２】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００２３】
（実施の形態１）
信号処理装置は半導体記憶装置を有する。信号処理装置は、単数または複数設けられる半導体記憶装置によって１ビットまたは複数ビットのデータ信号を記憶することができる。本実施の形態では、信号処理装置における半導体記憶装置の構成について説明する。
【００２４】
なお、ＣＰＵ、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等が、信号処理装置の範疇に含まれる。
【００２５】
図１（Ａ）に半導体記憶装置のブロック図の一例を示す。図１（Ａ）に示す本実施の形態の半導体記憶装置１００は、クロック信号ＣＬＫのトグル動作により、入力されるデータＤの保持及び出力が可能な回路である。本実施の形態の構成では、クロック信号がＨレベル（高電源電位ＶＤＤのレベル）のタイミングでデータＤを取り込み、クロック信号がＬレベル（低電源電位ＶＳＳのレベル）のタイミングで取り込んだデータＤを出力信号Ｑとして出力する。加えて本実施の形態の構成では、データを保持しているタイミングで高電源電位ＶＤＤと低電源電位ＶＳＳ（ＧＮＤ）による電源電圧が停止しても、半導体記憶装置の内部では取り込んだデータＤの保持が可能であり、再度電源電圧が復帰した場合に保持していたデータＤの出力から動作を再開可能とするものである。
【００２６】
なお本明細書における信号または電源電圧の停止とは、信号または電源電圧を供給する配線に供給する、信号または電源電圧の供給を行わないことをいう。また本明細書における信号または電源電圧の復帰とは、信号または電源電圧を供給する配線に供給する、信号または電源電圧の供給を停止していた状態から再度供給を再開することをいう。また本明細書における信号の固定とは、例えば所定の周波数によって発振される交流信号を、高電源電位ＶＤＤまたは低電源電位ＶＳＳの固定電位の直流信号にすることをいう。
【００２７】
次いで具体的な半導体記憶装置１００の回路構成について図１（Ｂ）に示す。図１（Ｂ）に示す半導体記憶装置１００は、第１の容量素子１１３を有する記憶回路１０１、第２の容量素子１０２、電荷蓄積回路１０３（プリチャージ回路ともいう）、データ検出回路１０４、タイミング制御回路１０５及びインバータ回路１０６を有する。
【００２８】
また図１（Ｂ）では半導体記憶装置１００に入出力される信号を示している。図１（Ｂ）では、高電源電位ＶＤＤを供給する第１の電源電位線ＶＤＤ、低電源電位ＶＳＳを供給する第２の電源電位線ＶＳＳ、データＤを供給するデータ入力線Ｄ、クロック信号ＣＬＫを供給するクロック信号線ＣＬＫ、出力信号Ｑを出力する出力信号線Ｑが設けられている。また図１（Ｂ）では、高電源電位ＶＤＤの供給が復帰する際に当該高電源電位ＶＤＤが供給されることによる電位の上昇を遅延させた信号ＶＤＤ＿ｄｅｌａｙを供給する遅延高電源電位線ＶＤＤ＿ｄｅｌａｙが設けられている。
【００２９】
図１（Ｂ）に示す記憶回路１０１は、第１のトランジスタ１１１、第２のトランジスタ１１２及び第１の容量素子１１３と、を有する。第１のトランジスタ１１１のソース及びドレインの一方の電極（第１端子）は、データ信号線Ｄに接続されている。第１のトランジスタ１１１のソース及びドレインの他方の電極（第２端子）は、第２のトランジスタ１１２のゲート及び第１の容量素子１１３の一方の電極に接続されている。第１のトランジスタ１１１のゲートは、クロック信号線ＣＬＫに接続されている。第１の容量素子１１３の他方の電極は第２の電源電位線ＶＳＳに接続されている。なお第１のトランジスタ１１１、第２のトランジスタ１１２及び第１の容量素子１１３が接続されたノードは、以下の説明において「記憶ノードＤ＿ＨＯＬＤ」と呼ぶ。
【００３０】
第１のトランジスタ１１１はゲートに供給されるクロック信号ＣＬＫのトグル動作に応じてデータＤを記憶ノードＤ＿ＨＯＬＤに取り込む。例えば第１のトランジスタ１１１がｎチャネル型のトランジスタであれば、クロック信号ＣＬＫがＨレベルのとき、第１のトランジスタ１１１が導通状態となりデータＤが記憶ノードＤ＿ＨＯＬＤに取り込まれる。またクロック信号ＣＬＫがＬレベルのとき、第１のトランジスタ１１１が非導通状態となり、記憶ノードＤ＿ＨＯＬＤにおいて直前に取り込まれたデータＤが保持される状態となる。
【００３１】
図１（Ｂ）に示す第１のトランジスタ１１１は、酸化物半導体層にチャネルが形成されるトランジスタである。なお図面において、第１のトランジスタ１１１は酸化物半導体層にチャネルが形成されるトランジスタであることを示すために、ＯＳの符号を付している。
【００３２】
酸化物半導体としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【００３３】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【００３４】
また、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００３５】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、更に好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００３６】
酸化物半導体層内の水素を徹底的に排除することで高純度化された酸化物半導体層にチャネルが形成されるトランジスタは、そのオフ電流密度を１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下、更に好ましくは１ｚＡ／μｍ以下にすることができる。よって、このオフ電流が、結晶性を有するシリコンを用いたトランジスタのオフ電流に比べて著しく低い。その結果、第１のトランジスタ１１１が非導通状態である時、記憶ノードＤ＿ＨＯＬＤの電位、即ち第２のトランジスタ１１２のゲートの電位を長期間にわたり保持することができる。
【００３７】
なお本明細書で説明するオフ電流とは、トランジスタが非導通状態のときに、ソースとドレインの間に流れる電流をいう。ｎチャネル型のトランジスタ（例えば、閾値電圧が０乃至２Ｖ程度）では、ゲートとソースとの間に印加される電圧が負の電圧の場合に、ソースとドレインとの間を流れる電流のことをいう。
【００３８】
なお、上記において、酸化物半導体材料の代わりに酸化物半導体材料と同等のオフ電流特性が実現できる材料を用いても良い。例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用することができる。また、トランジスタの代わりにＭＥＭＳスイッチ等を用いて配線間の接続を切り離すことにより、記憶ノードＤ＿ＨＯＬＤの電荷の長期間の保持を実現する構成としてもよい。
【００３９】
図１（Ｂ）に示す第２のトランジスタ１１２は、スイッチとして機能する素子である。図１（Ｂ）では、一導電型（例えば、ｎチャネル型）のトランジスタを用いて構成された例を示す。ここでいうスイッチとは、スイッチの一方の端子がトランジスタのソース及びドレインの一方に対応し、スイッチの他方の端子がトランジスタのソース及びドレインの他方に対応する。またスイッチの導通状態または非導通状態は、トランジスタのゲートに保持されるデータＤに基づく電位によって選択される。ｎチャネル型のトランジスタである第２のトランジスタ１１２がスイッチとして機能する場合、Ｈレベルによって導通状態（ＯＮ状態）、Ｌレベルによって非導通状態（ＯＦＦ状態）が選択される。
【００４０】
図１（Ｂ）において、第２のトランジスタ１１２は、酸化物半導体以外の半導体でなる層または基板にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。
【００４１】
なお、第１の容量素子１１３は、第２のトランジスタ１１２のゲートと第１のトランジスタ１１１のソース及びドレインの一方の電極とで形成される容量等を利用することによって、省略することも可能である。
【００４２】
次いで図１（Ｂ）に示す第２の容量素子１０２は、一方の電極に予め蓄積した電荷をデータＤに応じて放電の有無を選択し、放電の有無によって変化した電荷に応じた電位をインバータ回路１０６を介して出力信号Ｑとして出力するものである。したがって第２の容量素子は、電荷が蓄積された第１の状態と、記憶回路１０１の記憶ノードＤ＿ＨＯＬＤに保持されたデータＤに応じて電荷の放電が選択された状態である第２の状態と、をとることができる。なお第２の容量素子１０２の一方の電極のノードは、以下の説明において「蓄積ノードＮ＿ＰＲＥ」と呼ぶ。
【００４３】
図１（Ｂ）に示す電荷蓄積回路１０３は、第２の容量素子１０２の蓄積ノードＮ＿ＰＲＥに電荷を蓄積することで第１の状態とするための回路である。電荷蓄積回路１０３は、ｎチャネル型のトランジスタである第３のトランジスタ１１４を有する。第３のトランジスタ１１４の第１端子は、高電源電位ＶＤＤを供給する第１の電源電位線ＶＤＤに接続されている。第３のトランジスタ１１４の第２端子は、第２の容量素子の一方の電極に接続されている。第３のトランジスタ１１４のゲートは、タイミング制御回路１０５に接続されており、タイミング制御回路１０５からの信号に応じて導通状態または非導通状態が制御される。
【００４４】
図１（Ｂ）に示すデータ検出回路１０４は、第２の容量素子１０２の蓄積ノードＮ＿ＰＲＥと記憶回路１０１における第２のトランジスタ１１２の第１端子との導通状態または非導通状態を制御する回路である。データ検出回路１０４は、ｐチャネル型のトランジスタである第４のトランジスタ１１５を有する。第４のトランジスタ１１５の第１端子は、第２の容量素子１０２の一方の電極に接続されている。第４のトランジスタ１１５の第２端子は、第２のトランジスタ１１２の第１端子に接続されている。第４のトランジスタ１１５のゲートは、タイミング制御回路１０５に接続されており、タイミング制御回路１０５からの信号に応じて導通状態または非導通状態が制御される。
【００４５】
図１（Ｂ）に示すタイミング制御回路１０５は、クロック信号ＣＬＫがクロック信号線ＣＬＫに供給される期間（第１の期間ともいう）において、クロック信号ＣＬＫのトグル動作に応じて電荷蓄積回路１０３とデータ検出回路１０４とが交互に導通状態となるように制御する回路である。また図１（Ｂ）に示すタイミング制御回路１０５は、第１の電源電位線ＶＤＤに高電源電位ＶＤＤが供給された直後の期間（第２の期間ともいう）において、高電源電位ＶＤＤによる信号と当該高電源電位ＶＤＤによる信号を遅延させた信号ＶＤＤ＿ｄｅｌａｙとにより生成されるタイミング信号により、電荷蓄積回路１０３による第２の容量素子の蓄積ノードＮ＿ＰＲＥへの電荷の蓄積を制御する信号を生成する回路である。
【００４６】
なお前述の電荷蓄積回路１０３における第３のトランジスタ１１４、及びデータ検出回路１０４における第４のトランジスタ１１５の導電型は交互に導通するように動作させるために設定するものである。また第３のトランジスタ１１４をｎチャネル型のトランジスタとするのは、高電源電位ＶＤＤによる信号と当該高電源電位ＶＤＤによる信号を遅延させた信号ＶＤＤ＿ｄｅｌａｙとで生成されるタイミング信号によって、導通状態となるよう制御するためである。
【００４７】
なお、高電源電位ＶＤＤによる信号を遅延させるための回路について、図２に一例を示す。図２に示す回路は、遅延回路部２０１及びバッファ回路部２０２を有する。遅延回路部２０１としては、抵抗素子２０３及び容量素子２０４を利用したＲＣ遅延回路で構成すればよい。またバッファ回路部２０２としては、高電源電位ＶＤＤが供給される配線側にｎチャネル型トランジスタ２０５を設け、低電源電位ＶＳＳが供給される配線側にｐチャネル型トランジスタ２０６を設ける構成とすればよい。こうして遅延回路部２０１での信号の遅延を、バッファ回路部２０２への入力のＬレベルからＨレベルへの切り替わりのタイミングに変換することができる。
【００４８】
ここで図１（Ｂ）では、タイミング制御回路１０５の具体的な回路構成の例を示す。図１（Ｂ）でタイミング制御回路１０５は、ＮＡＮＤ回路１１６（否定論理積回路）、ＯＲ回路１１７（論理和回路）を有する。ＮＡＮＤ回路１１６には、高電源電位ＶＤＤによる信号と当該高電源電位ＶＤＤによる信号を遅延させた信号ＶＤＤ＿ｄｅｌａｙとが入力され、ＮＡＮＤ回路出力信号ＮＡＮＤ＿ＯＵＴを出力する。またＯＲ回路１１７には、ＮＡＮＤ回路出力信号ＮＡＮＤ＿ＯＵＴとクロック信号ＣＬＫとが入力され、ＯＲ回路出力信号ＯＲ＿ＯＵＴを出力する。
【００４９】
図１（Ｂ）に示すインバータ回路１０６は、第２の容量素子１０２の蓄積ノードＮ＿ＰＲＥの信号を反転した信号にして出力信号Ｑとして出力するための回路である。インバータ回路１０６は、例えば、ｐチャネル型トランジスタとｎチャネル型トランジスタとを組み合わせた回路構成を用いればよい。
【００５０】
次いで、データＤの保持及び出力を繰り返す動作時において、電源電圧の供給を停止し、再び電源電圧の供給を復帰する場合の、本実施の形態の構成である半導体記憶装置１００の動作について説明する。図３には図１（Ｂ）に示す半導体記憶装置のタイミングチャート図を示し、当該タイミングチャート図を参照して説明する。図３のタイミングチャート図において、ＶＤＤ、ＶＤＤ＿ｄｅｌａｙ、ＶＳＳ、ＮＡＮＤ＿ＯＵＴ、ＯＲ＿ＯＵＴ、Ｄ＿ＨＯＬＤ、Ｎ＿ＰＲＥ及びＱは、図１（Ｂ）で説明した入出力信号及びノードの電位に対応する。また図３に示すタイミングチャート図では、半導体記憶装置１００が取り得る複数の状態について説明するため、図４乃至図６を用いて期間ｔ１乃至期間ｔ６の複数の期間を示している。
【００５１】
なお図３乃至図６での説明において、データＤはデータ毎にＤ１乃至ＤＮ（Ｎは自然数）と番号を付して示している。これは半導体記憶装置１００内に取り込まれたデータＤがどのタイミングで出力されるかを説明するために示すものである。またデータＤ１乃至ＤＮが反転した信号があらわれる蓄積ノードＮ＿ＰＲＥの信号は、反転データＤ１＿Ｂ乃至ＤＮ＿Ｂとして示している。なお反転データＤ１＿Ｂ乃至ＤＮ＿Ｂが反転した信号は、データＤ１乃至ＤＮとなる。
【００５２】
なお、以下に示す図３の動作の説明では、各トランジスタの導電型及び論理回路を、図１（Ｂ）に示した構成として説明する。なお以下に示す動作の説明はこれに限定されず、各トランジスタの導通状態が図３と同じようになれば、適宜各トランジスタの導電性、論理回路の組み合わせ及び各制御信号の電位を設定することができる。また各信号は、Ｈレベル（高電源電位ＶＤＤ）及びＬレベル（低電源電位ＶＳＳ）で表すことができる。
【００５３】
まずデータＤの保持及び出力を繰り返す動作を行う、図３中の第１の動作期間Ｔ＿ＯＮ１の動作について説明する。第１の動作期間Ｔ＿ＯＮ１では、データＤ１をデータ入力線Ｄから記憶ノードＤ＿ＨＯＬＤに取り込む、クロック信号ＣＬＫのトグル動作によってクロック信号ＣＬＫがＨレベルとなる期間（図３中、期間ｔ１）と、期間ｔ１で記憶ノードＤ＿ＨＯＬＤに取り込まれたデータＤ１を保持し、且つ当該データＤ１を出力信号Ｑとして出力信号線より出力する期間（図３中、期間ｔ２）に分けることができる。
【００５４】
第１の動作期間Ｔ＿ＯＮ１の期間ｔ１での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図４（Ａ）に示す。
【００５５】
期間ｔ１ではクロック信号ＣＬＫはＨレベルであり、記憶回路１０１の第１のトランジスタ１１１が導通状態となる。そのためデータ入力線ＤからデータＤ１が記憶ノードＤ＿ＨＯＬＤに供給される。このとき第２のトランジスタ１１２の導通状態はデータＤ１の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００５６】
また期間ｔ１では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＨレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＬレベルとなり、ＯＲ＿ＯＵＴはＨレベルとなる。ＯＲ＿ＯＵＴがＨレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が非導通状態となる。その結果、蓄積ノードＮ＿ＰＲＥの電位が電荷蓄積回路１０３による電荷蓄積に伴いＨレベルに上昇する。そしてインバータ回路１０６を介して出力される出力信号はＬレベルとなる。
【００５７】
第１の動作期間Ｔ＿ＯＮ１の期間ｔ２での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図４（Ｂ）に示す。
【００５８】
期間ｔ２ではクロック信号ＣＬＫはＬレベルであり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのためデータ入力線ＤがデータＤ２であっても、記憶ノードＤ＿ＨＯＬＤには前の期間に書き込まれたデータＤ１が保持される。このとき第２のトランジスタ１１２の導通状態はデータＤ１の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００５９】
また期間ｔ２では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＨレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＬレベルとなり、ＯＲ＿ＯＵＴはＬレベルとなる。ＯＲ＿ＯＵＴがＬレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が非導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が導通状態となる。その結果、期間ｔ１でＨレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が、第２のトランジスタ１１２の導通状態に応じて変動することとなる。具体的にはデータＤ１がＨレベルであれば第２のトランジスタ１１２が導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が下降し、データＤ１が反転したＬレベルとなる。またデータＤ１がＬレベルであれば第２のトランジスタ１１２が非導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が保持され、データＤ１が反転したＨレベルとなる。すなわち蓄積ノードＮ＿ＰＲＥは、データＤ１が反転した反転データＤ１＿Ｂとなる。そしてインバータ回路１０６を介して出力される出力信号は、反転データＤ１＿Ｂを反転したＤ１となる。
【００６０】
次いで電源電圧を停止する際の動作及び電源電圧停止時のデータＤの保持を行う、図３中の電源電圧停止期間Ｔ＿ＯＦＦの動作について説明する。電源停止期間Ｔ＿ＯＦＦでは、データＤ及びクロック信号ＣＬＫをＬレベルにして記憶ノードＤ＿ＨＯＬＤに保持されたデータＤ４を記憶する期間（図３中、期間ｔ３）と、期間ｔ３で記憶ノードＤ＿ＨＯＬＤに記憶されたデータＤ４を保持したままで電源電圧を停止し、入出力信号を不定状態にした期間（図３中、期間ｔ４）に分けることができる。
【００６１】
なお図３乃至図６での説明において、ハッチングを付した’Ｘ’の期間は入出力信号及び電源電圧の停止期間における、ＨレベルまたはＬレベルの電源電位に基づく信号の供給は行わない不定状態の期間である。
【００６２】
電源電圧停止期間Ｔ＿ＯＦＦの期間ｔ３での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図５（Ａ）に示す。
【００６３】
期間ｔ３ではクロック信号ＣＬＫ及びデータＤはＬレベルであり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのためデータ入力線ＤがＬレベルであっても、記憶ノードＤ＿ＨＯＬＤには前の期間に書き込まれたデータＤ４が保持される。このとき第２のトランジスタ１１２の導通状態はデータＤ４の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００６４】
また期間ｔ３では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＨレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＬレベルとなり、ＯＲ＿ＯＵＴはＬレベルとなる。ＯＲ＿ＯＵＴがＬレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が非導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が導通状態となる。その結果、直前の期間でＨレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が、第２のトランジスタ１１２の導通状態に応じて変動することとなる。具体的にはデータＤ４がＨレベルであれば第２のトランジスタ１１２が導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が下降し、データＤ４が反転したＬレベルとなる。またデータＤ４がＬレベルであれば第２のトランジスタ１１２が非導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が保持され、データＤ４が反転したＨレベルとなる。すなわち蓄積ノードＮ＿ＰＲＥは、データＤ４が反転した反転データＤ４＿Ｂとなる。そしてインバータ回路１０６を介して出力される出力信号は、反転データＤ４＿Ｂを反転したデータＤ４となる。
【００６５】
電源電圧停止期間Ｔ＿ＯＦＦの期間ｔ４での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図５（Ｂ）に示す。
【００６６】
期間ｔ４ではクロック信号ＣＬＫはＬレベル、データＤは不定状態であり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのため、記憶ノードＤ＿ＨＯＬＤには前の期間に書き込まれたデータＤ４が保持し続ける。このとき第２のトランジスタ１１２の導通状態はデータＤ４の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００６７】
また期間ｔ４では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙが不定状態である。したがってＮＡＮＤ回路１１６及びＯＲ回路１１７の出力が不定状態となる。そのため、ＮＡＮＤ＿ＯＵＴ及びＯＲ＿ＯＵＴは不定状態となる。ＯＲ＿ＯＵＴが不定状態になると、電荷蓄積回路１０３における第３のトランジスタ１１４及びデータ検出回路１０４における第４のトランジスタ１１５の導通状態が不定状態となる。そのため、蓄積ノードＮ＿ＰＲＥの電位も不定状態となり、そしてインバータ回路１０６を介して出力される出力信号も、不定状態となる。
【００６８】
次いで電源電圧を復帰し、電源電圧停止時に保持したデータＤを読み出す、図３中の第２の動作期間Ｔ＿ＯＮ２の動作について説明する。第２の動作期間Ｔ＿ＯＮ２では、クロック信号ＣＬＫをＬレベル、第１の電源電位線ＶＤＤをＨレベル及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙをＬレベルにして蓄積ノードＮ＿ＰＲＥの電位をＨレベルにする期間（図３中、期間ｔ５）と、電源電圧停止時に記憶ノードＤ＿ＨＯＬＤに保持されたデータＤ４を出力信号Ｑとして出力信号線より出力する期間（図３中、期間ｔ６）に分けることができる。
【００６９】
第２の動作期間Ｔ＿ＯＮ２の期間ｔ５での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図６（Ａ）に示す。
【００７０】
期間ｔ５ではクロック信号ＣＬＫ及びデータＤはＬレベルであり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのためデータ入力線ＤがＬレベルであっても、記憶ノードＤ＿ＨＯＬＤには電源電圧停止時の直前に書き込まれたデータＤ４が保持されている。このとき第２のトランジスタ１１２の導通状態はデータＤ４の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００７１】
また期間ｔ５では第１の電源電位線ＶＤＤがＨレベル、及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＬレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＨレベルとなり、ＯＲ＿ＯＵＴはＨレベルとなる。ＯＲ＿ＯＵＴがＨレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が非導通状態となる。その結果、蓄積ノードＮ＿ＰＲＥの電位が電荷蓄積回路１０３による電荷蓄積に伴いＨレベルに上昇する。そしてインバータ回路１０６を介して出力される出力信号はＬレベルとなる。
【００７２】
第２の動作期間Ｔ＿ＯＮ２の期間ｔ６での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図６（Ｂ）に示す。
【００７３】
期間ｔ６ではクロック信号ＣＬＫはＬレベルであり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのためデータ入力線ＤがデータＤ５であっても、記憶ノードＤ＿ＨＯＬＤには電源電圧停止時の直前に書き込まれたデータＤ４が保持されている。このとき第２のトランジスタ１１２の導通状態はデータＤ４の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００７４】
また期間ｔ６では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＨレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＬレベルとなり、ＯＲ＿ＯＵＴはＬレベルとなる。ＯＲ＿ＯＵＴがＬレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が非導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が導通状態となる。その結果、期間ｔ５でＨレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が、第２のトランジスタ１１２の導通状態に応じて変動することとなる。具体的にはデータＤ４がＨレベルであれば第２のトランジスタ１１２が導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が下降し、データＤ４が反転したＬレベルとなる。またデータＤ４がＬレベルであれば第２のトランジスタ１１２が非導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が保持され、データＤ４が反転したＨレベルとなる。すなわち蓄積ノードＮ＿ＰＲＥは、データＤ４が反転した反転データＤ４＿Ｂとなる。そしてインバータ回路１０６を介して出力される出力信号は、反転データＤ４＿Ｂを反転したデータＤ４となる。
【００７５】
以上が、半導体記憶装置１００の動作の説明である。
【００７６】
本発明の一形態である半導体記憶装置では、揮発性の記憶装置と不揮発性の記憶装置とを分割して動作することなく、電源電圧の供給を停止する前及び電源電圧の供給を復帰した後での、データの保持及び読み出しをすることができる。またデータの書き込み及びデータの読み出しのための制御信号を必要とすることなく前述のデータの保持及び読み出しができ、半導体記憶装置を制御するための信号数を削減することができる。
【００７７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【００７８】
（実施の形態２）
本実施の形態では、実施の形態１で示した半導体記憶装置１００を複数用いる構成について説明する。
【００７９】
図７に、本実施の形態における半導体記憶装置の構成を一例として示す。図７に示す半導体記憶装置は、高電源電位ＶＤＤ及び低電源電位ＶＳＳに接続されたインバータ回路４０１と、半導体記憶装置４０２を複数有する半導体記憶装置群４０３と、遅延高電源電位生成回路４０４とを有している。
【００８０】
各半導体記憶装置４０２には、実施の形態１に記載されている構成を有する半導体記憶装置１００を用いることができる。
【００８１】
半導体記憶装置群４０３が有する各半導体記憶装置４０２には、インバータ回路４０１を介して、高電源電位ＶＤＤと低電源電位ＶＳＳとを選択信号ＳｉｇＡにより切り替えて印加する。
【００８２】
また半導体記憶装置群４０３が有する各半導体記憶装置４０２には、図２で示した信号ＶＤＤ＿ｄｅｌａｙを生成するための遅延高電源電位生成回路４０４にそれぞれ接続されている。
【００８３】
更に、半導体記憶装置群４０３が有する各半導体記憶装置４０２には、信号ＩＮの電位と、低電源電位ＶＳＳが与えられている。
【００８４】
以上のような構成により、複数の半導体記憶装置１００に高電源電位ＶＤＤ及び当該高電源電位ＶＤＤが遅延した信号である信号ＶＤＤ＿ｄｅｌａｙを供給することができる。
【００８５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００８６】
（実施の形態３）
本実施の形態では、実施の形態１で示した半導体記憶装置を用いた信号処理装置の構成について説明する。
【００８７】
図８に、本発明の一態様に係る信号処理装置の一例を示す。信号処理装置は、一または複数の演算装置と、一または複数の半導体記憶装置とを少なくとも有する。具体的に、図８に示す信号処理装置１５０は、演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５、制御装置１５６、電源制御回路１５７を有する。
【００８８】
演算装置１５１、演算装置１５２は、単純な論理演算を行う論理回路をはじめ、加算器、乗算器、更には各種演算装置などを含む。そして、半導体記憶装置１５３は、演算装置１５１における演算処理の際に、データ信号を一時的に保持するレジスタとして機能する。半導体記憶装置１５４は、演算装置１５２における演算処理の際に、データ信号を一時的に保持するレジスタとして機能する。
【００８９】
また、半導体記憶装置１５５はメインメモリとして用いることができ、制御装置１５６が実行するプログラムをデータ信号として記憶する、或いは演算装置１５１、演算装置１５２からのデータ信号を記憶することができる。
【００９０】
制御装置１５６は、信号処理装置１５０が有する演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５の動作を統括的に制御する回路である。なお、図８では、制御装置１５６が信号処理装置１５０の一部である構成を示しているが、制御装置１５６は信号処理装置１５０の外部に設けられていても良い。
【００９１】
実施の形態１で示した半導体記憶装置を半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５に用いることで、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５への電源電圧の供給を停止しても、制御する信号数を増加させることなく、データ信号を保持することができる。よって、信号処理装置１５０全体への電源電圧の供給を停止し、消費電力を抑えることができる。或いは、半導体記憶装置１５３、半導体記憶装置１５４、または半導体記憶装置１５５のいずれか一つまたは複数への電源電圧の供給を停止し、信号処理装置１５０の消費電力を抑えることができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。
【００９２】
また、半導体記憶装置への電源電圧の供給が停止されるのに合わせて、当該半導体記憶装置とデータ信号のやり取りを行う演算装置または制御回路への、電源電圧の供給を停止するようにしても良い。例えば、演算装置１５１と半導体記憶装置１５３において、動作が行われない場合、演算装置１５１及び半導体記憶装置１５３への電源電圧の供給を停止するようにしても良い。
【００９３】
また、電源制御回路１５７は、信号処理装置１５０が有する演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５、制御装置１５６へ供給する電源電圧の大きさを制御する。そして、電源電圧の供給を停止する場合、電源電圧の供給の停止は、電源制御回路１５７で行われる構成でも良いし、演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５、制御装置１５６のそれぞれで行われる構成でも良い。
【００９４】
なお、メインメモリである半導体記憶装置１５５と、演算装置１５１、演算装置１５２、制御装置１５６の間に、キャッシュメモリとして機能する半導体記憶装置を設けても良い。キャッシュメモリを設けることで、メインメモリへのアクセスを減らして演算処理などの信号処理を高速化させることができる。キャッシュメモリとして機能する半導体記憶装置にも、上述した半導体記憶装置を用いることで、制御する信号数を増加させることなく、信号処理装置１５０の消費電力を抑えることができる。
【００９５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００９６】
（実施の形態４）
本実施の形態では、本発明の一態様に係る信号処理装置の一つである、ＣＰＵの構成について説明する。
【００９７】
図９に、本実施の形態のＣＰＵの構成を示す。図９に示すＣＰＵは、基板９９００上に、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５、Ｒｅｇｉｓｔｅｒ９９０６、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｂｕｓ・Ｉ／Ｆ９９０８、書き換え可能なＲＯＭ９９０９、ＲＯＭ・Ｉ／Ｆ９９２０と、を主に有している。なお、ＡＬＵはＡｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔであり、Ｂｕｓ・Ｉ／Ｆはバスインターフェースであり、ＲＯＭ・Ｉ／ＦはＲＯＭインターフェースである。ＲＯＭ９９０９及びＲＯＭ・Ｉ／Ｆ９９２０は、別チップに設けても良い。勿論、図９に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【００９８】
Ｂｕｓ・Ｉ／Ｆ９９０８を介してＣＰＵに入力された命令は、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３に入力され、デコードされた後、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５に入力される。
【００９９】
ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２は、ＡＬＵ９９０１の動作を制御するための信号を生成する。また、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、Ｒｅｇｉｓｔｅｒ９９０６のアドレスを生成し、ＣＰＵの状態に応じてＲｅｇｉｓｔｅｒ９９０６の読み出しや書き込みを行なう。
【０１００】
またＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７の動作のタイミングを制御する信号を生成する。例えばＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に入力する。
【０１０１】
本実施の形態のＣＰＵでは、Ｒｅｇｉｓｔｅｒ９９０６に、上記実施の形態で示した構成を有する半導体記憶装置が設けられている。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、ＡＬＵ９９０１からの指示に従い、Ｒｅｇｉｓｔｅｒ９９０６が有する半導体記憶装置において、制御する信号数を増加させることなく、電源電圧の供給を停止することができる。
【０１０２】
この様にして、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータ信号を保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵを停止することができ、それにより消費電力を低減することができる。
【０１０３】
本実施の形態では、ＣＰＵを例に挙げて説明したが、本発明の信号処理装置はＣＰＵに限定されず、マイクロプロセッサ、画像処理回路、ＤＳＰ、ＦＰＧＡ等のＬＳＩにも応用可能である。
【０１０４】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【０１０５】
（実施の形態５）
図１（Ｂ）に示した記憶回路１０１において、チャネルがシリコンに形成される場合における第２のトランジスタ１１２と、チャネルが酸化物半導体層に形成される第１のトランジスタ１１１と、第１の容量素子１１３とを例に挙げて、半導体記憶装置１００の作製方法について説明する。
【０１０６】
図１０（Ａ）に示すように、基板７００上に絶縁膜７０１と、単結晶の半導体基板から分離された半導体膜７０２とを形成する。
【０１０７】
基板７００として使用することができる素材に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。
【０１０８】
また、本実施の形態では、半導体膜７０２が単結晶のシリコンである場合を例に挙げて、以下、第２のトランジスタ１１２の作製方法について説明する。なお、具体的な単結晶の半導体膜７０２の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板であるボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、ボンド基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形成することができる。
【０１０９】
半導体膜７０２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与する不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、パターニングする前の半導体膜に対して行っても良いし、パターニング後に形成された半導体膜７０２に対して行っても良い。また、閾値電圧を制御するための不純物元素の添加を、ボンド基板に対して行っても良い。若しくは、不純物元素の添加を、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整するために、パターニング前の半導体膜に対して、またはパターニングにより形成された半導体膜７０２に対しても行っても良い。
【０１１０】
なお、本実施の形態では、単結晶の半導体膜を用いる例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶、非晶質の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い。
【０１１１】
次に、図１０（Ｂ）に示すように、半導体膜７０２上にゲート絶縁膜７０３を形成した後、ゲート絶縁膜７０３上にマスク７０５を形成し、導電性を付与する不純物元素を半導体膜７０２の一部に添加することで、不純物領域７０４を形成する。
【０１１２】
ゲート絶縁膜７０３は、高密度プラズマ処理、熱処理などを行うことにより半導体膜７０２の表面を酸化または窒化することで形成することができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体膜に接するように形成できる。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜７０２の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。更に亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化珪素膜を形成してゲート絶縁膜を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜を形成することができる。
【０１１３】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜７０３と半導体膜７０２との界面準位密度を極めて低くすることができる。また高密度プラズマ処理により半導体膜７０２を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることができる。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１１４】
また、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む膜を、単層で、または積層させることで、ゲート絶縁膜７０３を形成しても良い。
【０１１５】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【０１１６】
ゲート絶縁膜７０３の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて、酸化珪素を含む単層の絶縁膜を、ゲート絶縁膜７０３として用いる。
【０１１７】
次いで、マスク７０５を除去した後、図１０（Ｃ）に示すように、ゲート絶縁膜７０３の一部を除去して、不純物領域７０４と重畳する領域にエッチング等により開口部７０６を形成した後、ゲート電極７０７及び導電膜７０８を形成する。
【０１１８】
ゲート電極７０７及び導電膜７０８は、開口部７０６を覆うように導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、形成することができる。導電膜７０８は、開口部７０６において不純物領域７０４と接している。上記導電膜の形成にはＣＶＤ法、スパッタリング法、蒸着法、スピンコート法等を用いることができる。また、導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１１９】
なお、本実施の形態ではゲート電極７０７及び導電膜７０８を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。ゲート電極７０７及び導電膜７０８は積層された複数の導電膜で形成されていても良い。
【０１２０】
２つの導電膜の組み合わせとして、１層目に窒化タンタルまたはタンタルを、２層目にタングステンを用いることができる。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とニッケルシリサイド、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とタングステンシリサイド等も用いることができる。
【０１２１】
３つの導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１２２】
また、ゲート電極７０７及び導電膜７０８に酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
【０１２３】
なお、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極７０７及び導電膜７０８を形成しても良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１２４】
また、ゲート電極７０７及び導電膜７０８は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素若しくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄若しくは弗化窒素などのフッ素系ガスまたは酸素を適宜用いることができる。
【０１２５】
スパッタ法を用いて酸化物半導体層７１６を作製する場合には、成膜処理室内に存在する水、水素を極力低減しておく。具体的には、成膜前に成膜処理室内を加熱する、成膜処理室内に導入されるガス中の水及び／又は水素濃度を低減する、及び成膜処理室から排気されるガスの逆流を防止するなどを行うことが好適である。
【０１２６】
次に、図１０（Ｄ）に示すように、ゲート電極７０７及び導電膜７０８をマスクとして一導電性を付与する不純物元素を半導体膜７０２に添加することで、ゲート電極７０７と重なるチャネル形成領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９と、不純物領域７０４の一部に更に不純物元素が添加された不純物領域７１１とが、半導体膜７０２に形成される。
【０１２７】
本実施の形態では、半導体膜７０２にｐ型を付与する不純物元素（例えばボロン）を添加する場合を例に挙げる。
【０１２８】
次いで、図１１（Ａ）に示すように、ゲート絶縁膜７０３、ゲート電極７０７、導電膜７０８を覆うように、絶縁膜７１２、絶縁膜７１３を形成する。具体的に、絶縁膜７１２、絶縁膜７１３は、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アルミニウムなどの無機の絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁膜７１３に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁膜７１２、絶縁膜７１３に、上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する寄生容量を更に低減することが可能である。
【０１２９】
本実施の形態では、絶縁膜７１２として酸化窒化珪素、絶縁膜７１３として窒化酸化珪素を用いる場合を例に挙げる。また、本実施の形態では、ゲート電極７０７及び導電膜７０８上に絶縁膜７１２、絶縁膜７１３を形成している場合を例示しているが、本発明はゲート電極７０７及び導電膜７０８上に絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶縁膜を積層するように形成していても良い。
【０１３０】
次いで、図１１（Ｂ）に示すように、絶縁膜７１２及び絶縁膜７１３にＣＭＰ（化学的機械研磨）処理やエッチング処理を行うことにより、ゲート電極７０７及び導電膜７０８の表面を露出させる。なお、後に形成される第１のトランジスタ１１１の特性を向上させるために、絶縁膜７１２、絶縁膜７１３の表面は可能な限り平坦にしておくことが好ましい。
【０１３１】
以上の工程により、第２のトランジスタ１１２を形成することができる。
【０１３２】
次いで、第１のトランジスタ１１１の作製方法について説明する。まず、図１１（Ｃ）に示すように、絶縁膜７１２または絶縁膜７１３上に酸化物半導体層７１６を形成する。
【０１３３】
酸化物半導体層７１６は、絶縁膜７１２及び絶縁膜７１３上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【０１３４】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁膜７１２及び絶縁膜７１３の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１３５】
酸化物半導体膜には、上述したような、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、一元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。
【０１３６】
なお酸化物半導体膜として特にＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体を用いる場合、トランジスタの移動度を高くすることができる。またＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体を用いる場合、トランジスタのしきい値電圧を安定して制御することが可能である。なおＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
【０１３７】
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、各金属の組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２であるターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【０１３８】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１３９】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０１４０】
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述した吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
【０１４１】
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
【０１４２】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜７１２及び絶縁膜７１３までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われるゲート絶縁膜７２１の成膜前に、導電膜７１９、導電膜７２０まで形成した基板７００にも同様に行ってもよい。
【０１４３】
なお、酸化物半導体層７１６を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１４４】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１４５】
ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、クエン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ＩＴＯ−０７Ｎ（関東化学社製）を用いる。
【０１４６】
酸化物半導体層７１６を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１４７】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層７１６及び絶縁膜７１２及び絶縁膜７１３の表面に付着しているレジスト残渣などを除去することが好ましい。
【０１４８】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体層７１６に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体層７１６に加熱処理を施す。
【０１４９】
酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体層７１６中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０１５０】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
【０１５１】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１５２】
加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１５３】
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れる。したがって、酸化物半導体層中の水素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下、更に好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。
【０１５４】
以上の工程により、酸化物半導体層７１６中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、バンドギャップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつでも行うことができる。
【０１５５】
なお、酸化物半導体層は非晶質であっても良いが、結晶性を有していても良い。結晶性を有する酸化物半導体層としては、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＡＡＣ−ＯＳとも呼ぶ）であっても、トランジスタの信頼性を高めるという効果を得ることができるので、好ましい。
【０１５６】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【０１５７】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【０１５８】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【０１５９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【０１６０】
したがって、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、安定した電気的特性を有するトランジスタを作製することができる。
【０１６１】
ＣＡＡＣ−ＯＳは、スパッタ法によっても作製することができる。スパッタ法によってＣＡＡＣ−ＯＳ膜の堆積初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例えば、１５０ｍｍ〜２００ｍｍ程度）、基板加熱温度を１００℃〜５００℃、好適には２００℃〜４００℃、更に好適には２５０℃〜３００℃にすると好ましい。
【０１６２】
また、ＣＡＡＣ−ＯＳをスパッタ法を用いて成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴン及び酸素の混合ガス雰囲気中でスパッタ法を行う場合には、酸素ガス比を３０％以上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素の補充によって、ＣＡＡＣ−ＯＳの結晶化が促進されるからである。
【０１６３】
また、スパッタ法を用いてＣＡＡＣ−ＯＳを成膜する場合には、ＣＡＡＣ−ＯＳが成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣ−ＯＳの結晶化が促進されるからである。
【０１６４】
また、ＣＡＡＣ−ＯＳに対して、窒素雰囲気中又は真空中において熱処理を行った後には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好ましい。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によって復元することができるからである。
【０１６５】
また、ＣＡＡＣ−ＯＳが成膜される膜表面（被成膜面）は平坦であることが好ましい。ＣＡＡＣ−ＯＳは、当該被成膜面に概略垂直となるｃ軸を有するため、当該被成膜面に存在する凹凸は、ＣＡＡＣ−ＯＳにおける結晶粒界の発生を誘発することになるからである。よって、ＣＡＡＣ−ＯＳが成膜される前に当該被成膜表面に対して化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、０．５ｎｍ以下であることが好ましく、０．３ｎｍ以下であることがより好ましい。
【０１６６】
ここで、ＣＡＡＣ−ＯＳについて図１４乃至図１６を用いて詳細に説明する。なお、特に断りがない限り、図１４乃至図１６は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１４において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【０１６７】
図１４（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。Ｉｎが１個に対して、近接の酸素原子のみ示した構造を、ここではサブユニットと呼ぶ。図１４（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１４（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図１４（Ａ）に示すサブユニットは電荷が０である。
【０１６８】
図１４（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１４（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１４（Ｂ）に示す構造をとりうる。図１４（Ｂ）に示すサブユニットは電荷が０である。
【０１６９】
図１４（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、による構造を示す。図１４（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１４（Ｃ）に示すサブユニットは電荷が０である。
【０１７０】
図１４（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１４（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１４（Ｄ）に示すサブユニットは電荷が＋１となる。
【０１７１】
図１４（Ｅ）に、２個のＺｎを含むサブユニットを示す。図１４（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１４（Ｅ）に示すサブユニットは電荷が−１となる。
【０１７２】
ここでは、サブユニットのいくつかの集合体を１グループと呼び、複数のグループの集合体を１ユニットと呼ぶ。
【０１７３】
ここで、これらのサブユニット同士が結合する規則について説明する。６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種のサブユニット同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【０１７４】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合して１グループを構成する。
【０１７５】
図１５（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。図１５（Ｂ）に、３つのグループで構成されるユニットを示す。なお、図１５（Ｃ）は、図１５（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１７６】
図１５（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎ原子の上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１５（Ａ）において、Ｉｎ原子の上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１５（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎ原子と、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ原子とを示している。
【０１７７】
図１５（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎ原子が、４配位のＯが１個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に３個の４配位のＯがあるＺｎ原子と結合し、そのＺｎ原子の下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に１個の４配位のＯがあるＺｎ２個からなるサブユニットと結合し、このサブユニットの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎ原子と結合している構成である。このグループを複数結合してユニットを構成する。
【０１７８】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含むサブユニットは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１４（Ｅ）に示すように、２個のＺｎを含むサブユニットが挙げられる。例えば、Ｓｎを含むサブユニットが１個に対し、２個のＺｎを含むサブユニットが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１７９】
具体的には、図１５（Ｂ）に示したユニットが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【０１８０】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物などを用いた場合も同様である。
【０１８１】
例えば、図１６（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。
【０１８２】
図１６（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子が、４配位のＯが１個上半分にあるＺｎ原子と結合し、そのＺｎ原子の下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａ原子と結合し、そのＧａ原子の下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子と結合している構成である。このグループを複数結合してユニットを構成する。
【０１８３】
図１６（Ｂ）に３つのグループで構成されるユニットを示す。なお、図１６（Ｃ）は、図１６（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１８４】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含むサブユニットは、電荷が０となる。そのため、これらのサブユニットの組み合わせであればグループの合計の電荷は常に０となる。
【０１８５】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、図１６（Ａ）に示したグループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なるグループを組み合わせたユニットも取りうる。
【０１８６】
次いで、図１２（Ａ）に示すように、ゲート電極７０７と接し、なおかつ酸化物半導体層７１６とも接する導電膜７１９と、導電膜７０８と接し、なおかつ酸化物半導体層７１６とも接する導電膜７２０とを形成する。導電膜７１９及び導電膜７２０は、ソース電極またはドレイン電極として機能する。
【０１８７】
具体的に、導電膜７１９及び導電膜７２０は、ゲート電極７０７及び導電膜７０８を覆うようにスパッタ法や真空蒸着法で導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、形成することができる。
【０１８８】
導電膜７１９及び導電膜７２０となる導電膜は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側若しくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。
【０１８９】
また、導電膜７１９及び導電膜７２０となる導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、Ｍｏ、は、酸化膜との密着性が高い。よって、下層にＣｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜、上層にＣｕで構成される導電膜を積層し、上記積層された導電膜を導電膜７１９及び導電膜７２０に用いることで、酸化膜である絶縁膜と、導電膜７１９及び導電膜７２０との密着性を高めることができる。
【０１９０】
また、導電膜７１９及び導電膜７２０となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０１９１】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０１９２】
なお、導電膜のエッチングの際に、酸化物半導体層７１６がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化物半導体層７１６の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
【０１９３】
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができる。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
【０１９４】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことで更に形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１９５】
また、酸化物半導体層７１６と、ソース電極またはドレイン電極として機能する導電膜７１９及び導電膜７２０との間に、ソース領域及びドレイン領域として機能する酸化物導電膜を設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。
【０１９６】
例えば、酸化物導電膜を形成する場合、酸化物導電膜を形成するためのパターニングと、導電膜７１９及び導電膜７２０を形成するためのパターニングとを一括で行うようにしても良い。
【０１９７】
ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、酸化物半導体層７１６と導電膜７１９及び導電膜７２０の間の抵抗を下げることができるので、トランジスタの高速動作を実現させることができる。また、ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、トランジスタの耐圧を高めることができる。
【０１９８】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行うようにしても良い。このプラズマ処理によって露出している酸化物半導体層の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１９９】
なお、プラズマ処理を行った後、図１２（Ｂ）に示すように、導電膜７１９及び導電膜７２０と、酸化物半導体層７１６とを覆うように、ゲート絶縁膜７２１を形成する。そして、ゲート絶縁膜７２１上において、酸化物半導体層７１６と重なる位置にゲート電極７２２を形成し、導電膜７１９と重なる位置に導電膜７２３を形成する。
【０２００】
ゲート絶縁膜７２１は、ゲート絶縁膜７０３と同様の材料、同様の積層構造を用いて形成することが可能である。なお、ゲート絶縁膜７２１は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。ゲート絶縁膜７２１に水素が含まれると、その水素が酸化物半導体層７１６へ侵入し、または水素が酸化物半導体層７１６中の酸素を引き抜き、酸化物半導体層７１６が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、ゲート絶縁膜７２１はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記ゲート絶縁膜７２１には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体層７１６に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１９及び導電膜７２０及び酸化物半導体層７１６と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体層７１６内、ゲート絶縁膜７２１内、或いは、酸化物半導体層７１６と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体層７１６に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体層７１６に接するのを防ぐことができる。
【０２０１】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、ゲート絶縁膜７２１を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０２０２】
なお、ゲート絶縁膜７２１を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７１９及び導電膜７２０を形成する前に、水分または水素を低減させるための酸化物半導体層に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含むゲート絶縁膜７２１が設けられた後に、加熱処理が施されることによって、酸化物半導体層７１６に対して行った先の加熱処理により、酸化物半導体層７１６に酸素欠損が発生していたとしても、ゲート絶縁膜７２１から酸化物半導体層７１６に酸素が供与される。そして、酸化物半導体層７１６に酸素が供与されることで、酸化物半導体層７１６において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。酸化物半導体層７１６には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体層７１６をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、ゲート絶縁膜７２１の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層７１６をｉ型に近づけることができる。
【０２０３】
また、酸素雰囲気下で酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層７１６中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２０４】
或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体層７１６に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体層７１６に添加すれば良い。
【０２０５】
また、ゲート電極７２２及び導電膜７２３は、ゲート絶縁膜７２１上に導電膜を形成した後、該導電膜をパターニングすることで形成することができる。ゲート電極７２２及び導電膜７２３は、ゲート電極７０７、或いは導電膜７１９及び導電膜７２０と同様の材料を用いて形成することが可能である。
【０２０６】
ゲート電極７２２及び導電膜７２３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７２２及び導電膜７２３を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２０７】
以上の工程により、第１のトランジスタ１１１が形成される。
【０２０８】
なお、ゲート絶縁膜７２１を間に挟んで導電膜７１９と導電膜７２３とが重なる部分が、第１の容量素子１１３に相当する。
【０２０９】
また、第１のトランジスタ１１１はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を複数有する、デュアルゲート構造またはマルチゲート構造のトランジスタも形成することができる。
【０２１０】
なお、酸化物半導体層７１６に接する絶縁膜（本実施の形態においては、ゲート絶縁膜７２１が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。
【０２１１】
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０２１２】
例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
【０２１３】
また、酸化物半導体層７１６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０２１４】
例えば、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２１５】
また、酸化物半導体層７１６に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２１６】
また、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２１７】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接することにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をｉ型化またはｉ型に限りなく近くすることができる。
【０２１８】
絶縁膜中の過剰な酸素が酸化物半導体層に供給されることで酸素欠陥が低減された酸化物半導体層は、水素濃度が十分に低減されて高純度化され、且つ十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層とすることができる。そのため、キャリア濃度が極めて小さい酸化物半導体層とすることができ、オフ電流が著しく低いトランジスタとすることができる。このようなオフ電流が著しく低いトランジスタを、上記実施の形態の第１のトランジスタに適用することで、非導通状態とした際に、ほぼ絶縁体とみなすことができる。従って第１のトランジスタに用いることで、記憶ノードＤ＿ＨＯＬＤに保持された電位の低下を極めて小さいレベルに抑制できる。その結果、電源電圧の供給が停止した場合でも、記憶ノードＤ＿ＨＯＬＤの電位の変動を小さくでき、記憶されたデータの消失を防ぐことができる不揮発性記憶装置とすることができる。
【０２１９】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層７１６に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体層７１６に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体層７１６を挟む構成とすることで、上記効果をより高めることができる。
【０２２０】
また、酸化物半導体層７１６の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０２２１】
また、酸化物半導体層７１６に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層７１６の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体層７１６の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層７１６の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。
【０２２２】
次に、図１２（Ｃ）に示すように、ゲート絶縁膜７２１、導電膜７２３、ゲート電極７２２を覆うように、絶縁膜７２４を形成する。絶縁膜７２４は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。なお、絶縁膜７２４には、誘電率の低い材料や、誘電率の低い構造（多孔性の構造など）を用いることが望ましい。絶縁膜７２４の誘電率を低くすることにより、配線や電極などの間に生じる寄生容量を低減し、動作の高速化を図ることができるためである。なお、本実施の形態では、絶縁膜７２４を単層構造としているが、本発明の一態様はこれに限定されず、２層以上の積層構造としても良い。
【０２２３】
次に、ゲート絶縁膜７２１、絶縁膜７２４に開口部７２５を形成し、導電膜７２０の一部を露出させる。その後、絶縁膜７２４上に、上記開口部７２５において導電膜７２０と接する配線７２６を形成する。
【０２２４】
配線７２６は、ＰＶＤ法や、ＣＶＤ法を用いて導電膜を形成した後、当該導電膜をパターニングすることによって形成される。また、導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
【０２２５】
より具体的には、例えば、絶縁膜７２４の開口を含む領域にＰＶＤ法によりチタン膜を薄く（５ｎｍ程度）形成した後に、開口部７２５に埋め込むようにアルミニウム膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは導電膜７２０）との接触抵抗を低減させる機能を有する。また、アルミニウム膜のヒロックを防止することができる。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
【０２２６】
絶縁膜７２４に形成する開口部７２５は、導電膜７０８と重畳する領域に形成することが望ましい。このような領域に開口部７２５を形成することで、コンタクト領域に起因する素子面積の増大を抑制することができる。
【０２２７】
ここで、導電膜７０８を用いずに、不純物領域７０４と導電膜７２０との接続と、導電膜７２０と配線７２６との接続とを重畳させる場合について説明する。この場合、不純物領域７０４上に形成された絶縁膜７１２、絶縁膜７１３に開口部（下部の開口部と呼ぶ）を形成し、下部の開口部を覆うように導電膜７２０を形成した後、ゲート絶縁膜７２１及び絶縁膜７２４において、下部の開口部と重畳する領域に開口部（上部の開口部と呼ぶ）を形成し、配線７２６を形成することになる。下部の開口部と重畳する領域に上部の開口部を形成する際に、エッチングにより下部の開口部に形成された導電膜７２０が断線してしまうおそれがある。これを避けるために、下部の開口部と上部の開口部が重畳しないように形成することにより、素子面積が増大するという問題がおこる。
【０２２８】
本実施の形態に示すように、導電膜７０８を用いることにより、導電膜７２０を断線させずに上部の開口部を形成することが可能となる。これにより、下部の開口部と上部の開口部を重畳させて設けることができるため、開口部に起因する素子面積の増大を抑制することができる。つまり、半導体装置の集積度を高めることができる。
【０２２９】
次に、配線７２６を覆うように絶縁膜７２７を形成する。上述した一連の工程により、半導体記憶装置を作製することができる。
【０２３０】
なお、上記作製方法では、ソース電極及びドレイン電極として機能する導電膜７１９及び導電膜７２０が、酸化物半導体層７１６の後に形成されている。よって、図１２（Ｂ）に示すように、上記作製方法によって得られる第１のトランジスタ１１１は、導電膜７１９及び導電膜７２０が、酸化物半導体層７１６の上に形成されている。しかし、第１のトランジスタ１１１は、ソース電極及びドレイン電極として機能する導電膜が、酸化物半導体層７１６の下、すなわち、酸化物半導体層７１６と絶縁膜７１２及び絶縁膜７１３の間に設けられていても良い。
【０２３１】
図１３に、ソース電極及びドレイン電極として機能する導電膜７１９及び導電膜７２０が、酸化物半導体層７１６と絶縁膜７１２及び絶縁膜７１３の間に設けられている場合の、第１のトランジスタ１１１の断面図を示す。図１３に示す第１のトランジスタ１１１は、絶縁膜７１３を形成した後に導電膜７１９及び導電膜７２０の形成を行い、次いで酸化物半導体層７１６の形成を行うことで、得ることができる。
【０２３２】
ところで、不揮発性の半導体記憶装置に用いるトランジスタとして磁気トンネル接合素子（ＭＴＪ素子）が知られている。ＭＴＪ素子は、絶縁膜を介して上下に配置している膜中のスピンの向きが平行であれば低抵抗状態、反平行であれば高抵抗状態となることで情報を記憶する素子である。したがって、本実施の形態で示す酸化物半導体を用いた半導体記憶装置とは原理が全く異なっている。表１はＭＴＪ素子と、本実施の形態に係る半導体記憶装置との対比を示す。
【０２３３】
【表１】
【０２３４】
ＭＴＪ素子は磁性材料を使用するためキュリー温度以上にすると磁性が失われてしまうという欠点がある。また、ＭＴＪ素子は電流駆動であるため、シリコンのバイポーラデバイスと相性が良いが、バイポーラデバイスは集積化に不向きである。そして、ＭＴＪ素子は書き込み電流が微少とはいえメモリの大容量化によって消費電力が増大してしまうといった問題がある。
【０２３５】
原理的にＭＴＪ素子は磁界耐性に弱く強磁界にさらされるとスピンの向きが狂いやすい。また、ＭＴＪ素子に用いる磁性体のナノスケール化によって生じる磁化揺らぎを制御する必要がある。
【０２３６】
さらに、ＭＴＪ素子は希土類元素を使用するため、金属汚染を嫌うシリコン半導体のプロセスに組み入れるには相当の注意を要する。ＭＴＪ素子はビット当たりの材料コストから見ても高価であると考えられる。
【０２３７】
一方、本実施の形態で示す酸化物半導体を用いた半導体記憶装置は、チャネルを形成する半導体材料が金属酸化物であること以外は、素子構造や動作原理がシリコンＭＯＳＦＥＴと同様である。また、酸化物半導体を用いた半導体記憶装置は磁界の影響を受けず、ソフトエラーも生じ得ないといった特質を有する。このことからシリコン集積回路と非常に整合性が良いといえる。
【０２３８】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２３９】
１００ 半導体記憶装置
１０１ 記憶回路
１０２ 第２の容量素子
１０３ 電荷蓄積回路
１０４ データ検出回路
１０５ タイミング制御回路
１０６ インバータ回路
１１１ 第１のトランジスタ
１１２ 第２のトランジスタ
１１３ 第１の容量素子
１１４ 第３のトランジスタ
１１５ 第４のトランジスタ
１１６ ＮＡＮＤ回路
１１７ ＯＲ回路
１５０ 信号処理装置
１５１ 演算装置
１５２ 演算装置
１５３ 半導体記憶装置
１５４ 半導体記憶装置
１５５ 半導体記憶装置
１５６ 制御装置
１５７ 電源制御回路
２０１ 遅延回路部
２０２ バッファ回路部
２０３ 抵抗素子
２０４ 容量素子
２０５ ｎチャネル型トランジスタ
２０６ ｐチャネル型トランジスタ
４０１ インバータ回路
４０２ 半導体記憶装置
４０３ 半導体記憶装置群
４０４ 遅延高電源電位生成回路
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ ゲート絶縁膜
７０４ 不純物領域
７０５ マスク
７０６ 開口部
７０７ ゲート電極
７０８ 導電膜
７０９ 不純物領域
７１０ チャネル形成領域
７１１ 不純物領域
７１２ 絶縁膜
７１３ 絶縁膜
７１６ 酸化物半導体層
７１９ 導電膜
７２０ 導電膜
７２１ ゲート絶縁膜
７２２ ゲート電極
７２３ 導電膜
７２４ 絶縁膜
７２５ 開口部
７２６ 配線
７２７ 絶縁膜
９９００ 基板
９９０１ ＡＬＵ
９９０２ ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ
９９０３ Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ
９９０４ Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ
９９０５ Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ
９９０６ Ｒｅｇｉｓｔｅｒ
９９０７ Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ
９９０８ Ｂｕｓ・Ｉ／Ｆ
９９０９ ＲＯＭ
９９２０ ＲＯＭ・Ｉ／Ｆ
【技術分野】
【０００１】
本発明は半導体記憶装置に関する。特に本発明は、電源を切っても記憶している論理状態が消えない信号処理装置の半導体記憶装置に関する。
【背景技術】
【０００２】
中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの信号処理装置は、その用途によって多種多様な構成を有している。信号処理装置は、一般的に、データやプログラムを記憶するためのメインメモリの他に、レジスタ、キャッシュメモリなど、各種の記憶装置が設けられている。レジスタは、演算処理やプログラムの実行状態の保持などのために一時的にデータ信号を保持する役割を担っている。また、キャッシュメモリは、演算装置とメインメモリの間に介在し、メインメモリへのアクセスを減らして演算処理を高速化させることを目的として設けられている。
【０００３】
信号処理装置においてレジスタやキャッシュメモリ等の記憶装置は、メインメモリよりも高速でデータ信号の書き込みを行う必要がある。よって、通常は、レジスタまたはキャッシュメモリとしてフリップフロップまたはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等が用いられる。つまり、これらのレジスタ、キャッシュメモリ等には、電源電圧の供給が途絶えるとデータ信号を消失してしまう揮発性の記憶装置が用いられている。
【０００４】
消費電力を抑えるため、データ信号の入出力が行われない期間において信号処理装置への電源電圧の供給を一時的に停止するという方法が提案されている（例えば、特許文献１参照）。特許文献１の方法では、揮発性の記憶装置の周辺に不揮発性の記憶装置を配置し、上記データ信号をその不揮発性の記憶装置に一時的に記憶させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１２４２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の構成では、信号処理装置において電源電圧の供給を停止する間、揮発性の記憶装置の周辺に配置した不揮発性の記憶装置へ揮発性の記憶装置のデータを移して記憶させることができる。
【０００７】
しかしながら揮発性の記憶装置と不揮発性の記憶装置とを分割して動作させるため、電源電圧の供給を停止する前及び電源電圧の供給を復帰した後での、不揮発性の記憶装置へのデータの書き込み及び不揮発性の記憶装置からのデータの読み出しをするための、別の制御信号の入力が必要になる。したがって不揮発性の記憶装置へのデータの書き込み、及び不揮発性の記憶装置からのデータの読み出しをするための制御信号の生成及び当該信号を供給するための配線が必要となる。
【０００８】
上述の課題に鑑み、本発明の一態様は、電源電圧の停止及び復帰を行う構成において、外部回路より半導体記憶装置を制御するための信号数を削減することのできる半導体記憶装置を提供することを課題の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、不揮発性の半導体記憶装置とする際、揮発性の記憶装置と不揮発性の記憶装置を分離することなく構成する。具体的に半導体記憶装置には、酸化物半導体を半導体層に有するトランジスタを有する記憶回路と、記憶回路に保持されたデータを読み出すための電荷を蓄積する容量素子と、容量素子への電荷の蓄積を制御するための電荷蓄積回路と、データの読み出し状態を制御するデータ検出回路と、電源電圧が供給された直後の期間において、電源電圧の信号と電源電圧の信号を遅延させた信号とにより、電荷蓄積回路による容量素子への電荷の蓄積を制御するための信号を生成するタイミング制御回路と、容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する構成とするものである。そしてデータとクロック信号により電源電圧の停止及び復帰があっても内部にデータを記憶し、再度動作が可能な半導体記憶装置とするものである。
【００１０】
本発明の一態様は、第１端子がデータ入力線に電気的に接続され、ゲートがクロック信号線に電気的に接続され、酸化物半導体を半導体層に有する第１のトランジスタと、一方の電極が前記第１のトランジスタの第２端子に電気的に接続された第１の容量素子と、ゲートが前記第１のトランジスタの第２端子及び前記第１の容量素子の一方の電極に電気的に接続された第２のトランジスタとを、有する記憶回路と、前記記憶回路に保持されたデータを読み出すための電荷を蓄積する第２の容量素子と、電源電位線に電気的に接続され、前記第２の容量素子への電荷の蓄積を制御するための電荷蓄積回路と、前記第２の容量素子の一方の電極と前記第２のトランジスタの第１端子との導通状態または非導通状態を制御するデータ検出回路と、前記クロック信号線にクロック信号が供給される第１の期間において、前記クロック信号のトグル動作に応じて前記電荷蓄積回路と前記データ検出回路とが交互に導通状態となるような制御をし、且つ前記電源電位線に電源電圧が供給された直後の第２の期間において、前記電源電圧の信号と前記電源電圧による信号を遅延させた信号とにより、前記電荷蓄積回路による前記第２の容量素子への電荷の蓄積を制御するための信号を生成する、タイミング制御回路と、前記第２の容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する半導体記憶装置である。
【００１１】
本発明の一態様は、第１端子がデータ入力線に電気的に接続され、ゲートがクロック信号線に電気的に接続され、酸化物半導体を半導体層に有する第１のトランジスタと、一方の電極が前記第１のトランジスタの第２端子に電気的に接続された第１の容量素子と、ゲートが前記第１のトランジスタの第２端子及び前記第１の容量素子の一方の電極に電気的に接続された第２のトランジスタとを、有する記憶回路と、前記記憶回路に保持されたデータを読み出すための電荷を蓄積する第２の容量素子と、第１端子が電源電位線に電気的に接続され、第２端子が前記第２の容量素子の一方の電極に電気的に接続された第３のトランジスタを有する電荷蓄積回路と、第１端子が前記第２の容量素子の一方の電極に電気的に接続され、第２端子が前記第２のトランジスタの第１端子に電気的に接続された第４のトランジスタを有するデータ検出回路と、前記クロック信号線にクロック信号が供給される第１の期間において前記クロック信号のトグル動作に応じて前記第３のトランジスタと前記第４のトランジスタとが交互に導通状態となるような制御をし、且つ前記電源電位線に電源電圧が供給された直後の第２の期間において、前記電源電圧の信号と前記電源電圧による信号を遅延させた信号とにより、前記第３のトランジスタを導通状態とするための信号を生成する、タイミング制御回路と、前記第２の容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する半導体記憶装置である。
【００１２】
本発明の一態様において、前記第２のトランジスタはシリコンを半導体層に有する半導体記憶装置が好ましい。
【００１３】
本発明の一態様において、前記第１のトランジスタと前記第２のトランジスタとが積層して設けられている半導体記憶装置が好ましい。
【００１４】
本発明の一態様において、前記データ検出回路は、前記第２のトランジスタの導通状態に基づいた前記第２の容量素子に蓄積された前記電荷の放出の有無により、前記第２の容量素子の一方の電極の電位を前記データが反転した反転データ信号に変換する回路である半導体記憶装置が好ましい。
【００１５】
本発明の一態様において、前記電源電圧の信号を遅延させた回路は、遅延回路とバッファ回路とで構成される半導体記憶装置が好ましい。
【００１６】
本発明の一態様において、前記タイミング制御回路は、前記電源電圧の信号と前記電源電圧を遅延させた信号とが入力される前記否定論理積回路と、前記否定論理積回路の出力信号と前記クロック信号とが入力される論理和回路で構成される半導体記憶装置が好ましい。
【発明の効果】
【００１７】
本発明の一態様により、電源電圧の停止及び復帰を行う構成において、クロック信号によりデータの記憶及び出力を可能とすることができる。また電源電圧が停止した際のデータの保持を別の制御信号を外部回路より供給することなく可能とすることで、半導体記憶装置を制御するための信号数を削減することができる。
【図面の簡単な説明】
【００１８】
【図１】半導体記憶装置の回路図。
【図２】半導体記憶装置を説明するための回路図。
【図３】半導体記憶装置のタイミングチャート図。
【図４】半導体記憶装置の動作を説明する図。
【図５】半導体記憶装置の動作を説明する図。
【図６】半導体記憶装置の動作を説明する図。
【図７】半導体記憶装置の構成を示す図。
【図８】信号処理装置のブロック図。
【図９】半導体記憶装置を用いたＣＰＵのブロック図。
【図１０】半導体記憶装置の作製工程を示す図。
【図１１】半導体記憶装置の作製工程を示す図。
【図１２】半導体記憶装置の作製工程を示す図。
【図１３】半導体記憶装置の構成を示す断面図。
【図１４】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【図１５】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【図１６】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明の構成は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００２０】
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、または領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
【００２１】
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。
【００２２】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００２３】
（実施の形態１）
信号処理装置は半導体記憶装置を有する。信号処理装置は、単数または複数設けられる半導体記憶装置によって１ビットまたは複数ビットのデータ信号を記憶することができる。本実施の形態では、信号処理装置における半導体記憶装置の構成について説明する。
【００２４】
なお、ＣＰＵ、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等が、信号処理装置の範疇に含まれる。
【００２５】
図１（Ａ）に半導体記憶装置のブロック図の一例を示す。図１（Ａ）に示す本実施の形態の半導体記憶装置１００は、クロック信号ＣＬＫのトグル動作により、入力されるデータＤの保持及び出力が可能な回路である。本実施の形態の構成では、クロック信号がＨレベル（高電源電位ＶＤＤのレベル）のタイミングでデータＤを取り込み、クロック信号がＬレベル（低電源電位ＶＳＳのレベル）のタイミングで取り込んだデータＤを出力信号Ｑとして出力する。加えて本実施の形態の構成では、データを保持しているタイミングで高電源電位ＶＤＤと低電源電位ＶＳＳ（ＧＮＤ）による電源電圧が停止しても、半導体記憶装置の内部では取り込んだデータＤの保持が可能であり、再度電源電圧が復帰した場合に保持していたデータＤの出力から動作を再開可能とするものである。
【００２６】
なお本明細書における信号または電源電圧の停止とは、信号または電源電圧を供給する配線に供給する、信号または電源電圧の供給を行わないことをいう。また本明細書における信号または電源電圧の復帰とは、信号または電源電圧を供給する配線に供給する、信号または電源電圧の供給を停止していた状態から再度供給を再開することをいう。また本明細書における信号の固定とは、例えば所定の周波数によって発振される交流信号を、高電源電位ＶＤＤまたは低電源電位ＶＳＳの固定電位の直流信号にすることをいう。
【００２７】
次いで具体的な半導体記憶装置１００の回路構成について図１（Ｂ）に示す。図１（Ｂ）に示す半導体記憶装置１００は、第１の容量素子１１３を有する記憶回路１０１、第２の容量素子１０２、電荷蓄積回路１０３（プリチャージ回路ともいう）、データ検出回路１０４、タイミング制御回路１０５及びインバータ回路１０６を有する。
【００２８】
また図１（Ｂ）では半導体記憶装置１００に入出力される信号を示している。図１（Ｂ）では、高電源電位ＶＤＤを供給する第１の電源電位線ＶＤＤ、低電源電位ＶＳＳを供給する第２の電源電位線ＶＳＳ、データＤを供給するデータ入力線Ｄ、クロック信号ＣＬＫを供給するクロック信号線ＣＬＫ、出力信号Ｑを出力する出力信号線Ｑが設けられている。また図１（Ｂ）では、高電源電位ＶＤＤの供給が復帰する際に当該高電源電位ＶＤＤが供給されることによる電位の上昇を遅延させた信号ＶＤＤ＿ｄｅｌａｙを供給する遅延高電源電位線ＶＤＤ＿ｄｅｌａｙが設けられている。
【００２９】
図１（Ｂ）に示す記憶回路１０１は、第１のトランジスタ１１１、第２のトランジスタ１１２及び第１の容量素子１１３と、を有する。第１のトランジスタ１１１のソース及びドレインの一方の電極（第１端子）は、データ信号線Ｄに接続されている。第１のトランジスタ１１１のソース及びドレインの他方の電極（第２端子）は、第２のトランジスタ１１２のゲート及び第１の容量素子１１３の一方の電極に接続されている。第１のトランジスタ１１１のゲートは、クロック信号線ＣＬＫに接続されている。第１の容量素子１１３の他方の電極は第２の電源電位線ＶＳＳに接続されている。なお第１のトランジスタ１１１、第２のトランジスタ１１２及び第１の容量素子１１３が接続されたノードは、以下の説明において「記憶ノードＤ＿ＨＯＬＤ」と呼ぶ。
【００３０】
第１のトランジスタ１１１はゲートに供給されるクロック信号ＣＬＫのトグル動作に応じてデータＤを記憶ノードＤ＿ＨＯＬＤに取り込む。例えば第１のトランジスタ１１１がｎチャネル型のトランジスタであれば、クロック信号ＣＬＫがＨレベルのとき、第１のトランジスタ１１１が導通状態となりデータＤが記憶ノードＤ＿ＨＯＬＤに取り込まれる。またクロック信号ＣＬＫがＬレベルのとき、第１のトランジスタ１１１が非導通状態となり、記憶ノードＤ＿ＨＯＬＤにおいて直前に取り込まれたデータＤが保持される状態となる。
【００３１】
図１（Ｂ）に示す第１のトランジスタ１１１は、酸化物半導体層にチャネルが形成されるトランジスタである。なお図面において、第１のトランジスタ１１１は酸化物半導体層にチャネルが形成されるトランジスタであることを示すために、ＯＳの符号を付している。
【００３２】
酸化物半導体としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【００３３】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【００３４】
また、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００３５】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、更に好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００３６】
酸化物半導体層内の水素を徹底的に排除することで高純度化された酸化物半導体層にチャネルが形成されるトランジスタは、そのオフ電流密度を１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下、更に好ましくは１ｚＡ／μｍ以下にすることができる。よって、このオフ電流が、結晶性を有するシリコンを用いたトランジスタのオフ電流に比べて著しく低い。その結果、第１のトランジスタ１１１が非導通状態である時、記憶ノードＤ＿ＨＯＬＤの電位、即ち第２のトランジスタ１１２のゲートの電位を長期間にわたり保持することができる。
【００３７】
なお本明細書で説明するオフ電流とは、トランジスタが非導通状態のときに、ソースとドレインの間に流れる電流をいう。ｎチャネル型のトランジスタ（例えば、閾値電圧が０乃至２Ｖ程度）では、ゲートとソースとの間に印加される電圧が負の電圧の場合に、ソースとドレインとの間を流れる電流のことをいう。
【００３８】
なお、上記において、酸化物半導体材料の代わりに酸化物半導体材料と同等のオフ電流特性が実現できる材料を用いても良い。例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用することができる。また、トランジスタの代わりにＭＥＭＳスイッチ等を用いて配線間の接続を切り離すことにより、記憶ノードＤ＿ＨＯＬＤの電荷の長期間の保持を実現する構成としてもよい。
【００３９】
図１（Ｂ）に示す第２のトランジスタ１１２は、スイッチとして機能する素子である。図１（Ｂ）では、一導電型（例えば、ｎチャネル型）のトランジスタを用いて構成された例を示す。ここでいうスイッチとは、スイッチの一方の端子がトランジスタのソース及びドレインの一方に対応し、スイッチの他方の端子がトランジスタのソース及びドレインの他方に対応する。またスイッチの導通状態または非導通状態は、トランジスタのゲートに保持されるデータＤに基づく電位によって選択される。ｎチャネル型のトランジスタである第２のトランジスタ１１２がスイッチとして機能する場合、Ｈレベルによって導通状態（ＯＮ状態）、Ｌレベルによって非導通状態（ＯＦＦ状態）が選択される。
【００４０】
図１（Ｂ）において、第２のトランジスタ１１２は、酸化物半導体以外の半導体でなる層または基板にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。
【００４１】
なお、第１の容量素子１１３は、第２のトランジスタ１１２のゲートと第１のトランジスタ１１１のソース及びドレインの一方の電極とで形成される容量等を利用することによって、省略することも可能である。
【００４２】
次いで図１（Ｂ）に示す第２の容量素子１０２は、一方の電極に予め蓄積した電荷をデータＤに応じて放電の有無を選択し、放電の有無によって変化した電荷に応じた電位をインバータ回路１０６を介して出力信号Ｑとして出力するものである。したがって第２の容量素子は、電荷が蓄積された第１の状態と、記憶回路１０１の記憶ノードＤ＿ＨＯＬＤに保持されたデータＤに応じて電荷の放電が選択された状態である第２の状態と、をとることができる。なお第２の容量素子１０２の一方の電極のノードは、以下の説明において「蓄積ノードＮ＿ＰＲＥ」と呼ぶ。
【００４３】
図１（Ｂ）に示す電荷蓄積回路１０３は、第２の容量素子１０２の蓄積ノードＮ＿ＰＲＥに電荷を蓄積することで第１の状態とするための回路である。電荷蓄積回路１０３は、ｎチャネル型のトランジスタである第３のトランジスタ１１４を有する。第３のトランジスタ１１４の第１端子は、高電源電位ＶＤＤを供給する第１の電源電位線ＶＤＤに接続されている。第３のトランジスタ１１４の第２端子は、第２の容量素子の一方の電極に接続されている。第３のトランジスタ１１４のゲートは、タイミング制御回路１０５に接続されており、タイミング制御回路１０５からの信号に応じて導通状態または非導通状態が制御される。
【００４４】
図１（Ｂ）に示すデータ検出回路１０４は、第２の容量素子１０２の蓄積ノードＮ＿ＰＲＥと記憶回路１０１における第２のトランジスタ１１２の第１端子との導通状態または非導通状態を制御する回路である。データ検出回路１０４は、ｐチャネル型のトランジスタである第４のトランジスタ１１５を有する。第４のトランジスタ１１５の第１端子は、第２の容量素子１０２の一方の電極に接続されている。第４のトランジスタ１１５の第２端子は、第２のトランジスタ１１２の第１端子に接続されている。第４のトランジスタ１１５のゲートは、タイミング制御回路１０５に接続されており、タイミング制御回路１０５からの信号に応じて導通状態または非導通状態が制御される。
【００４５】
図１（Ｂ）に示すタイミング制御回路１０５は、クロック信号ＣＬＫがクロック信号線ＣＬＫに供給される期間（第１の期間ともいう）において、クロック信号ＣＬＫのトグル動作に応じて電荷蓄積回路１０３とデータ検出回路１０４とが交互に導通状態となるように制御する回路である。また図１（Ｂ）に示すタイミング制御回路１０５は、第１の電源電位線ＶＤＤに高電源電位ＶＤＤが供給された直後の期間（第２の期間ともいう）において、高電源電位ＶＤＤによる信号と当該高電源電位ＶＤＤによる信号を遅延させた信号ＶＤＤ＿ｄｅｌａｙとにより生成されるタイミング信号により、電荷蓄積回路１０３による第２の容量素子の蓄積ノードＮ＿ＰＲＥへの電荷の蓄積を制御する信号を生成する回路である。
【００４６】
なお前述の電荷蓄積回路１０３における第３のトランジスタ１１４、及びデータ検出回路１０４における第４のトランジスタ１１５の導電型は交互に導通するように動作させるために設定するものである。また第３のトランジスタ１１４をｎチャネル型のトランジスタとするのは、高電源電位ＶＤＤによる信号と当該高電源電位ＶＤＤによる信号を遅延させた信号ＶＤＤ＿ｄｅｌａｙとで生成されるタイミング信号によって、導通状態となるよう制御するためである。
【００４７】
なお、高電源電位ＶＤＤによる信号を遅延させるための回路について、図２に一例を示す。図２に示す回路は、遅延回路部２０１及びバッファ回路部２０２を有する。遅延回路部２０１としては、抵抗素子２０３及び容量素子２０４を利用したＲＣ遅延回路で構成すればよい。またバッファ回路部２０２としては、高電源電位ＶＤＤが供給される配線側にｎチャネル型トランジスタ２０５を設け、低電源電位ＶＳＳが供給される配線側にｐチャネル型トランジスタ２０６を設ける構成とすればよい。こうして遅延回路部２０１での信号の遅延を、バッファ回路部２０２への入力のＬレベルからＨレベルへの切り替わりのタイミングに変換することができる。
【００４８】
ここで図１（Ｂ）では、タイミング制御回路１０５の具体的な回路構成の例を示す。図１（Ｂ）でタイミング制御回路１０５は、ＮＡＮＤ回路１１６（否定論理積回路）、ＯＲ回路１１７（論理和回路）を有する。ＮＡＮＤ回路１１６には、高電源電位ＶＤＤによる信号と当該高電源電位ＶＤＤによる信号を遅延させた信号ＶＤＤ＿ｄｅｌａｙとが入力され、ＮＡＮＤ回路出力信号ＮＡＮＤ＿ＯＵＴを出力する。またＯＲ回路１１７には、ＮＡＮＤ回路出力信号ＮＡＮＤ＿ＯＵＴとクロック信号ＣＬＫとが入力され、ＯＲ回路出力信号ＯＲ＿ＯＵＴを出力する。
【００４９】
図１（Ｂ）に示すインバータ回路１０６は、第２の容量素子１０２の蓄積ノードＮ＿ＰＲＥの信号を反転した信号にして出力信号Ｑとして出力するための回路である。インバータ回路１０６は、例えば、ｐチャネル型トランジスタとｎチャネル型トランジスタとを組み合わせた回路構成を用いればよい。
【００５０】
次いで、データＤの保持及び出力を繰り返す動作時において、電源電圧の供給を停止し、再び電源電圧の供給を復帰する場合の、本実施の形態の構成である半導体記憶装置１００の動作について説明する。図３には図１（Ｂ）に示す半導体記憶装置のタイミングチャート図を示し、当該タイミングチャート図を参照して説明する。図３のタイミングチャート図において、ＶＤＤ、ＶＤＤ＿ｄｅｌａｙ、ＶＳＳ、ＮＡＮＤ＿ＯＵＴ、ＯＲ＿ＯＵＴ、Ｄ＿ＨＯＬＤ、Ｎ＿ＰＲＥ及びＱは、図１（Ｂ）で説明した入出力信号及びノードの電位に対応する。また図３に示すタイミングチャート図では、半導体記憶装置１００が取り得る複数の状態について説明するため、図４乃至図６を用いて期間ｔ１乃至期間ｔ６の複数の期間を示している。
【００５１】
なお図３乃至図６での説明において、データＤはデータ毎にＤ１乃至ＤＮ（Ｎは自然数）と番号を付して示している。これは半導体記憶装置１００内に取り込まれたデータＤがどのタイミングで出力されるかを説明するために示すものである。またデータＤ１乃至ＤＮが反転した信号があらわれる蓄積ノードＮ＿ＰＲＥの信号は、反転データＤ１＿Ｂ乃至ＤＮ＿Ｂとして示している。なお反転データＤ１＿Ｂ乃至ＤＮ＿Ｂが反転した信号は、データＤ１乃至ＤＮとなる。
【００５２】
なお、以下に示す図３の動作の説明では、各トランジスタの導電型及び論理回路を、図１（Ｂ）に示した構成として説明する。なお以下に示す動作の説明はこれに限定されず、各トランジスタの導通状態が図３と同じようになれば、適宜各トランジスタの導電性、論理回路の組み合わせ及び各制御信号の電位を設定することができる。また各信号は、Ｈレベル（高電源電位ＶＤＤ）及びＬレベル（低電源電位ＶＳＳ）で表すことができる。
【００５３】
まずデータＤの保持及び出力を繰り返す動作を行う、図３中の第１の動作期間Ｔ＿ＯＮ１の動作について説明する。第１の動作期間Ｔ＿ＯＮ１では、データＤ１をデータ入力線Ｄから記憶ノードＤ＿ＨＯＬＤに取り込む、クロック信号ＣＬＫのトグル動作によってクロック信号ＣＬＫがＨレベルとなる期間（図３中、期間ｔ１）と、期間ｔ１で記憶ノードＤ＿ＨＯＬＤに取り込まれたデータＤ１を保持し、且つ当該データＤ１を出力信号Ｑとして出力信号線より出力する期間（図３中、期間ｔ２）に分けることができる。
【００５４】
第１の動作期間Ｔ＿ＯＮ１の期間ｔ１での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図４（Ａ）に示す。
【００５５】
期間ｔ１ではクロック信号ＣＬＫはＨレベルであり、記憶回路１０１の第１のトランジスタ１１１が導通状態となる。そのためデータ入力線ＤからデータＤ１が記憶ノードＤ＿ＨＯＬＤに供給される。このとき第２のトランジスタ１１２の導通状態はデータＤ１の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００５６】
また期間ｔ１では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＨレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＬレベルとなり、ＯＲ＿ＯＵＴはＨレベルとなる。ＯＲ＿ＯＵＴがＨレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が非導通状態となる。その結果、蓄積ノードＮ＿ＰＲＥの電位が電荷蓄積回路１０３による電荷蓄積に伴いＨレベルに上昇する。そしてインバータ回路１０６を介して出力される出力信号はＬレベルとなる。
【００５７】
第１の動作期間Ｔ＿ＯＮ１の期間ｔ２での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図４（Ｂ）に示す。
【００５８】
期間ｔ２ではクロック信号ＣＬＫはＬレベルであり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのためデータ入力線ＤがデータＤ２であっても、記憶ノードＤ＿ＨＯＬＤには前の期間に書き込まれたデータＤ１が保持される。このとき第２のトランジスタ１１２の導通状態はデータＤ１の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００５９】
また期間ｔ２では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＨレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＬレベルとなり、ＯＲ＿ＯＵＴはＬレベルとなる。ＯＲ＿ＯＵＴがＬレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が非導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が導通状態となる。その結果、期間ｔ１でＨレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が、第２のトランジスタ１１２の導通状態に応じて変動することとなる。具体的にはデータＤ１がＨレベルであれば第２のトランジスタ１１２が導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が下降し、データＤ１が反転したＬレベルとなる。またデータＤ１がＬレベルであれば第２のトランジスタ１１２が非導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が保持され、データＤ１が反転したＨレベルとなる。すなわち蓄積ノードＮ＿ＰＲＥは、データＤ１が反転した反転データＤ１＿Ｂとなる。そしてインバータ回路１０６を介して出力される出力信号は、反転データＤ１＿Ｂを反転したＤ１となる。
【００６０】
次いで電源電圧を停止する際の動作及び電源電圧停止時のデータＤの保持を行う、図３中の電源電圧停止期間Ｔ＿ＯＦＦの動作について説明する。電源停止期間Ｔ＿ＯＦＦでは、データＤ及びクロック信号ＣＬＫをＬレベルにして記憶ノードＤ＿ＨＯＬＤに保持されたデータＤ４を記憶する期間（図３中、期間ｔ３）と、期間ｔ３で記憶ノードＤ＿ＨＯＬＤに記憶されたデータＤ４を保持したままで電源電圧を停止し、入出力信号を不定状態にした期間（図３中、期間ｔ４）に分けることができる。
【００６１】
なお図３乃至図６での説明において、ハッチングを付した’Ｘ’の期間は入出力信号及び電源電圧の停止期間における、ＨレベルまたはＬレベルの電源電位に基づく信号の供給は行わない不定状態の期間である。
【００６２】
電源電圧停止期間Ｔ＿ＯＦＦの期間ｔ３での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図５（Ａ）に示す。
【００６３】
期間ｔ３ではクロック信号ＣＬＫ及びデータＤはＬレベルであり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのためデータ入力線ＤがＬレベルであっても、記憶ノードＤ＿ＨＯＬＤには前の期間に書き込まれたデータＤ４が保持される。このとき第２のトランジスタ１１２の導通状態はデータＤ４の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００６４】
また期間ｔ３では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＨレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＬレベルとなり、ＯＲ＿ＯＵＴはＬレベルとなる。ＯＲ＿ＯＵＴがＬレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が非導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が導通状態となる。その結果、直前の期間でＨレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が、第２のトランジスタ１１２の導通状態に応じて変動することとなる。具体的にはデータＤ４がＨレベルであれば第２のトランジスタ１１２が導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が下降し、データＤ４が反転したＬレベルとなる。またデータＤ４がＬレベルであれば第２のトランジスタ１１２が非導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が保持され、データＤ４が反転したＨレベルとなる。すなわち蓄積ノードＮ＿ＰＲＥは、データＤ４が反転した反転データＤ４＿Ｂとなる。そしてインバータ回路１０６を介して出力される出力信号は、反転データＤ４＿Ｂを反転したデータＤ４となる。
【００６５】
電源電圧停止期間Ｔ＿ＯＦＦの期間ｔ４での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図５（Ｂ）に示す。
【００６６】
期間ｔ４ではクロック信号ＣＬＫはＬレベル、データＤは不定状態であり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのため、記憶ノードＤ＿ＨＯＬＤには前の期間に書き込まれたデータＤ４が保持し続ける。このとき第２のトランジスタ１１２の導通状態はデータＤ４の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００６７】
また期間ｔ４では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙが不定状態である。したがってＮＡＮＤ回路１１６及びＯＲ回路１１７の出力が不定状態となる。そのため、ＮＡＮＤ＿ＯＵＴ及びＯＲ＿ＯＵＴは不定状態となる。ＯＲ＿ＯＵＴが不定状態になると、電荷蓄積回路１０３における第３のトランジスタ１１４及びデータ検出回路１０４における第４のトランジスタ１１５の導通状態が不定状態となる。そのため、蓄積ノードＮ＿ＰＲＥの電位も不定状態となり、そしてインバータ回路１０６を介して出力される出力信号も、不定状態となる。
【００６８】
次いで電源電圧を復帰し、電源電圧停止時に保持したデータＤを読み出す、図３中の第２の動作期間Ｔ＿ＯＮ２の動作について説明する。第２の動作期間Ｔ＿ＯＮ２では、クロック信号ＣＬＫをＬレベル、第１の電源電位線ＶＤＤをＨレベル及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙをＬレベルにして蓄積ノードＮ＿ＰＲＥの電位をＨレベルにする期間（図３中、期間ｔ５）と、電源電圧停止時に記憶ノードＤ＿ＨＯＬＤに保持されたデータＤ４を出力信号Ｑとして出力信号線より出力する期間（図３中、期間ｔ６）に分けることができる。
【００６９】
第２の動作期間Ｔ＿ＯＮ２の期間ｔ５での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図６（Ａ）に示す。
【００７０】
期間ｔ５ではクロック信号ＣＬＫ及びデータＤはＬレベルであり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのためデータ入力線ＤがＬレベルであっても、記憶ノードＤ＿ＨＯＬＤには電源電圧停止時の直前に書き込まれたデータＤ４が保持されている。このとき第２のトランジスタ１１２の導通状態はデータＤ４の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００７１】
また期間ｔ５では第１の電源電位線ＶＤＤがＨレベル、及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＬレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＨレベルとなり、ＯＲ＿ＯＵＴはＨレベルとなる。ＯＲ＿ＯＵＴがＨレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が非導通状態となる。その結果、蓄積ノードＮ＿ＰＲＥの電位が電荷蓄積回路１０３による電荷蓄積に伴いＨレベルに上昇する。そしてインバータ回路１０６を介して出力される出力信号はＬレベルとなる。
【００７２】
第２の動作期間Ｔ＿ＯＮ２の期間ｔ６での半導体記憶装置１００が取り得るトランジスタの導通状態、及び電流の流れを点線矢印で可視化した図を図６（Ｂ）に示す。
【００７３】
期間ｔ６ではクロック信号ＣＬＫはＬレベルであり、記憶回路１０１の第１のトランジスタ１１１が非導通状態となる。そのためデータ入力線ＤがデータＤ５であっても、記憶ノードＤ＿ＨＯＬＤには電源電圧停止時の直前に書き込まれたデータＤ４が保持されている。このとき第２のトランジスタ１１２の導通状態はデータＤ４の論理状態によるものとなり、図中では「ＯＮ／ＯＦＦ」を示している。
【００７４】
また期間ｔ６では第１の電源電位線ＶＤＤ及び遅延電源電位線ＶＤＤ＿ｄｅｌａｙがＨレベルである。したがって、ＮＡＮＤ＿ＯＵＴはＬレベルとなり、ＯＲ＿ＯＵＴはＬレベルとなる。ＯＲ＿ＯＵＴがＬレベルになると、電荷蓄積回路１０３における第３のトランジスタ１１４が非導通状態となり、データ検出回路１０４における第４のトランジスタ１１５が導通状態となる。その結果、期間ｔ５でＨレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が、第２のトランジスタ１１２の導通状態に応じて変動することとなる。具体的にはデータＤ４がＨレベルであれば第２のトランジスタ１１２が導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が下降し、データＤ４が反転したＬレベルとなる。またデータＤ４がＬレベルであれば第２のトランジスタ１１２が非導通状態となり、Ｈレベルに上昇した蓄積ノードＮ＿ＰＲＥの電位が保持され、データＤ４が反転したＨレベルとなる。すなわち蓄積ノードＮ＿ＰＲＥは、データＤ４が反転した反転データＤ４＿Ｂとなる。そしてインバータ回路１０６を介して出力される出力信号は、反転データＤ４＿Ｂを反転したデータＤ４となる。
【００７５】
以上が、半導体記憶装置１００の動作の説明である。
【００７６】
本発明の一形態である半導体記憶装置では、揮発性の記憶装置と不揮発性の記憶装置とを分割して動作することなく、電源電圧の供給を停止する前及び電源電圧の供給を復帰した後での、データの保持及び読み出しをすることができる。またデータの書き込み及びデータの読み出しのための制御信号を必要とすることなく前述のデータの保持及び読み出しができ、半導体記憶装置を制御するための信号数を削減することができる。
【００７７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【００７８】
（実施の形態２）
本実施の形態では、実施の形態１で示した半導体記憶装置１００を複数用いる構成について説明する。
【００７９】
図７に、本実施の形態における半導体記憶装置の構成を一例として示す。図７に示す半導体記憶装置は、高電源電位ＶＤＤ及び低電源電位ＶＳＳに接続されたインバータ回路４０１と、半導体記憶装置４０２を複数有する半導体記憶装置群４０３と、遅延高電源電位生成回路４０４とを有している。
【００８０】
各半導体記憶装置４０２には、実施の形態１に記載されている構成を有する半導体記憶装置１００を用いることができる。
【００８１】
半導体記憶装置群４０３が有する各半導体記憶装置４０２には、インバータ回路４０１を介して、高電源電位ＶＤＤと低電源電位ＶＳＳとを選択信号ＳｉｇＡにより切り替えて印加する。
【００８２】
また半導体記憶装置群４０３が有する各半導体記憶装置４０２には、図２で示した信号ＶＤＤ＿ｄｅｌａｙを生成するための遅延高電源電位生成回路４０４にそれぞれ接続されている。
【００８３】
更に、半導体記憶装置群４０３が有する各半導体記憶装置４０２には、信号ＩＮの電位と、低電源電位ＶＳＳが与えられている。
【００８４】
以上のような構成により、複数の半導体記憶装置１００に高電源電位ＶＤＤ及び当該高電源電位ＶＤＤが遅延した信号である信号ＶＤＤ＿ｄｅｌａｙを供給することができる。
【００８５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００８６】
（実施の形態３）
本実施の形態では、実施の形態１で示した半導体記憶装置を用いた信号処理装置の構成について説明する。
【００８７】
図８に、本発明の一態様に係る信号処理装置の一例を示す。信号処理装置は、一または複数の演算装置と、一または複数の半導体記憶装置とを少なくとも有する。具体的に、図８に示す信号処理装置１５０は、演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５、制御装置１５６、電源制御回路１５７を有する。
【００８８】
演算装置１５１、演算装置１５２は、単純な論理演算を行う論理回路をはじめ、加算器、乗算器、更には各種演算装置などを含む。そして、半導体記憶装置１５３は、演算装置１５１における演算処理の際に、データ信号を一時的に保持するレジスタとして機能する。半導体記憶装置１５４は、演算装置１５２における演算処理の際に、データ信号を一時的に保持するレジスタとして機能する。
【００８９】
また、半導体記憶装置１５５はメインメモリとして用いることができ、制御装置１５６が実行するプログラムをデータ信号として記憶する、或いは演算装置１５１、演算装置１５２からのデータ信号を記憶することができる。
【００９０】
制御装置１５６は、信号処理装置１５０が有する演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５の動作を統括的に制御する回路である。なお、図８では、制御装置１５６が信号処理装置１５０の一部である構成を示しているが、制御装置１５６は信号処理装置１５０の外部に設けられていても良い。
【００９１】
実施の形態１で示した半導体記憶装置を半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５に用いることで、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５への電源電圧の供給を停止しても、制御する信号数を増加させることなく、データ信号を保持することができる。よって、信号処理装置１５０全体への電源電圧の供給を停止し、消費電力を抑えることができる。或いは、半導体記憶装置１５３、半導体記憶装置１５４、または半導体記憶装置１５５のいずれか一つまたは複数への電源電圧の供給を停止し、信号処理装置１５０の消費電力を抑えることができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。
【００９２】
また、半導体記憶装置への電源電圧の供給が停止されるのに合わせて、当該半導体記憶装置とデータ信号のやり取りを行う演算装置または制御回路への、電源電圧の供給を停止するようにしても良い。例えば、演算装置１５１と半導体記憶装置１５３において、動作が行われない場合、演算装置１５１及び半導体記憶装置１５３への電源電圧の供給を停止するようにしても良い。
【００９３】
また、電源制御回路１５７は、信号処理装置１５０が有する演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５、制御装置１５６へ供給する電源電圧の大きさを制御する。そして、電源電圧の供給を停止する場合、電源電圧の供給の停止は、電源制御回路１５７で行われる構成でも良いし、演算装置１５１、演算装置１５２、半導体記憶装置１５３、半導体記憶装置１５４、半導体記憶装置１５５、制御装置１５６のそれぞれで行われる構成でも良い。
【００９４】
なお、メインメモリである半導体記憶装置１５５と、演算装置１５１、演算装置１５２、制御装置１５６の間に、キャッシュメモリとして機能する半導体記憶装置を設けても良い。キャッシュメモリを設けることで、メインメモリへのアクセスを減らして演算処理などの信号処理を高速化させることができる。キャッシュメモリとして機能する半導体記憶装置にも、上述した半導体記憶装置を用いることで、制御する信号数を増加させることなく、信号処理装置１５０の消費電力を抑えることができる。
【００９５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００９６】
（実施の形態４）
本実施の形態では、本発明の一態様に係る信号処理装置の一つである、ＣＰＵの構成について説明する。
【００９７】
図９に、本実施の形態のＣＰＵの構成を示す。図９に示すＣＰＵは、基板９９００上に、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５、Ｒｅｇｉｓｔｅｒ９９０６、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｂｕｓ・Ｉ／Ｆ９９０８、書き換え可能なＲＯＭ９９０９、ＲＯＭ・Ｉ／Ｆ９９２０と、を主に有している。なお、ＡＬＵはＡｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔであり、Ｂｕｓ・Ｉ／Ｆはバスインターフェースであり、ＲＯＭ・Ｉ／ＦはＲＯＭインターフェースである。ＲＯＭ９９０９及びＲＯＭ・Ｉ／Ｆ９９２０は、別チップに設けても良い。勿論、図９に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【００９８】
Ｂｕｓ・Ｉ／Ｆ９９０８を介してＣＰＵに入力された命令は、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３に入力され、デコードされた後、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５に入力される。
【００９９】
ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２は、ＡＬＵ９９０１の動作を制御するための信号を生成する。また、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、Ｒｅｇｉｓｔｅｒ９９０６のアドレスを生成し、ＣＰＵの状態に応じてＲｅｇｉｓｔｅｒ９９０６の読み出しや書き込みを行なう。
【０１００】
またＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７の動作のタイミングを制御する信号を生成する。例えばＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に入力する。
【０１０１】
本実施の形態のＣＰＵでは、Ｒｅｇｉｓｔｅｒ９９０６に、上記実施の形態で示した構成を有する半導体記憶装置が設けられている。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、ＡＬＵ９９０１からの指示に従い、Ｒｅｇｉｓｔｅｒ９９０６が有する半導体記憶装置において、制御する信号数を増加させることなく、電源電圧の供給を停止することができる。
【０１０２】
この様にして、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータ信号を保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵを停止することができ、それにより消費電力を低減することができる。
【０１０３】
本実施の形態では、ＣＰＵを例に挙げて説明したが、本発明の信号処理装置はＣＰＵに限定されず、マイクロプロセッサ、画像処理回路、ＤＳＰ、ＦＰＧＡ等のＬＳＩにも応用可能である。
【０１０４】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【０１０５】
（実施の形態５）
図１（Ｂ）に示した記憶回路１０１において、チャネルがシリコンに形成される場合における第２のトランジスタ１１２と、チャネルが酸化物半導体層に形成される第１のトランジスタ１１１と、第１の容量素子１１３とを例に挙げて、半導体記憶装置１００の作製方法について説明する。
【０１０６】
図１０（Ａ）に示すように、基板７００上に絶縁膜７０１と、単結晶の半導体基板から分離された半導体膜７０２とを形成する。
【０１０７】
基板７００として使用することができる素材に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。
【０１０８】
また、本実施の形態では、半導体膜７０２が単結晶のシリコンである場合を例に挙げて、以下、第２のトランジスタ１１２の作製方法について説明する。なお、具体的な単結晶の半導体膜７０２の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板であるボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、ボンド基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、ボンド基板と基板７００とを重ね合わせた後、ボンド基板と基板７００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、半導体膜７０２を形成することができる。
【０１０９】
半導体膜７０２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型の導電性を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与する不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、パターニングする前の半導体膜に対して行っても良いし、パターニング後に形成された半導体膜７０２に対して行っても良い。また、閾値電圧を制御するための不純物元素の添加を、ボンド基板に対して行っても良い。若しくは、不純物元素の添加を、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整するために、パターニング前の半導体膜に対して、またはパターニングにより形成された半導体膜７０２に対しても行っても良い。
【０１１０】
なお、本実施の形態では、単結晶の半導体膜を用いる例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶、非晶質の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い。
【０１１１】
次に、図１０（Ｂ）に示すように、半導体膜７０２上にゲート絶縁膜７０３を形成した後、ゲート絶縁膜７０３上にマスク７０５を形成し、導電性を付与する不純物元素を半導体膜７０２の一部に添加することで、不純物領域７０４を形成する。
【０１１２】
ゲート絶縁膜７０３は、高密度プラズマ処理、熱処理などを行うことにより半導体膜７０２の表面を酸化または窒化することで形成することができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体膜に接するように形成できる。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体膜７０２の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。更に亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化珪素膜を形成してゲート絶縁膜を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜を形成することができる。
【０１１３】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜７０３と半導体膜７０２との界面準位密度を極めて低くすることができる。また高密度プラズマ処理により半導体膜７０２を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることができる。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１１４】
また、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む膜を、単層で、または積層させることで、ゲート絶縁膜７０３を形成しても良い。
【０１１５】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【０１１６】
ゲート絶縁膜７０３の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。本実施の形態では、プラズマＣＶＤ法を用いて、酸化珪素を含む単層の絶縁膜を、ゲート絶縁膜７０３として用いる。
【０１１７】
次いで、マスク７０５を除去した後、図１０（Ｃ）に示すように、ゲート絶縁膜７０３の一部を除去して、不純物領域７０４と重畳する領域にエッチング等により開口部７０６を形成した後、ゲート電極７０７及び導電膜７０８を形成する。
【０１１８】
ゲート電極７０７及び導電膜７０８は、開口部７０６を覆うように導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、形成することができる。導電膜７０８は、開口部７０６において不純物領域７０４と接している。上記導電膜の形成にはＣＶＤ法、スパッタリング法、蒸着法、スピンコート法等を用いることができる。また、導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１１９】
なお、本実施の形態ではゲート電極７０７及び導電膜７０８を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。ゲート電極７０７及び導電膜７０８は積層された複数の導電膜で形成されていても良い。
【０１２０】
２つの導電膜の組み合わせとして、１層目に窒化タンタルまたはタンタルを、２層目にタングステンを用いることができる。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とニッケルシリサイド、ｎ型の導電性を付与する不純物元素がドーピングされた珪素とタングステンシリサイド等も用いることができる。
【０１２１】
３つの導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１２２】
また、ゲート電極７０７及び導電膜７０８に酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
【０１２３】
なお、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極７０７及び導電膜７０８を形成しても良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１２４】
また、ゲート電極７０７及び導電膜７０８は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素若しくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄若しくは弗化窒素などのフッ素系ガスまたは酸素を適宜用いることができる。
【０１２５】
スパッタ法を用いて酸化物半導体層７１６を作製する場合には、成膜処理室内に存在する水、水素を極力低減しておく。具体的には、成膜前に成膜処理室内を加熱する、成膜処理室内に導入されるガス中の水及び／又は水素濃度を低減する、及び成膜処理室から排気されるガスの逆流を防止するなどを行うことが好適である。
【０１２６】
次に、図１０（Ｄ）に示すように、ゲート電極７０７及び導電膜７０８をマスクとして一導電性を付与する不純物元素を半導体膜７０２に添加することで、ゲート電極７０７と重なるチャネル形成領域７１０と、チャネル形成領域７１０を間に挟む一対の不純物領域７０９と、不純物領域７０４の一部に更に不純物元素が添加された不純物領域７１１とが、半導体膜７０２に形成される。
【０１２７】
本実施の形態では、半導体膜７０２にｐ型を付与する不純物元素（例えばボロン）を添加する場合を例に挙げる。
【０１２８】
次いで、図１１（Ａ）に示すように、ゲート絶縁膜７０３、ゲート電極７０７、導電膜７０８を覆うように、絶縁膜７１２、絶縁膜７１３を形成する。具体的に、絶縁膜７１２、絶縁膜７１３は、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、窒化酸化アルミニウムなどの無機の絶縁膜を用いることができる。特に、絶縁膜７１２、絶縁膜７１３に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁膜７１２、絶縁膜７１３に、上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁膜では、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する寄生容量を更に低減することが可能である。
【０１２９】
本実施の形態では、絶縁膜７１２として酸化窒化珪素、絶縁膜７１３として窒化酸化珪素を用いる場合を例に挙げる。また、本実施の形態では、ゲート電極７０７及び導電膜７０８上に絶縁膜７１２、絶縁膜７１３を形成している場合を例示しているが、本発明はゲート電極７０７及び導電膜７０８上に絶縁膜を１層だけ形成していても良いし、３層以上の複数の絶縁膜を積層するように形成していても良い。
【０１３０】
次いで、図１１（Ｂ）に示すように、絶縁膜７１２及び絶縁膜７１３にＣＭＰ（化学的機械研磨）処理やエッチング処理を行うことにより、ゲート電極７０７及び導電膜７０８の表面を露出させる。なお、後に形成される第１のトランジスタ１１１の特性を向上させるために、絶縁膜７１２、絶縁膜７１３の表面は可能な限り平坦にしておくことが好ましい。
【０１３１】
以上の工程により、第２のトランジスタ１１２を形成することができる。
【０１３２】
次いで、第１のトランジスタ１１１の作製方法について説明する。まず、図１１（Ｃ）に示すように、絶縁膜７１２または絶縁膜７１３上に酸化物半導体層７１６を形成する。
【０１３３】
酸化物半導体層７１６は、絶縁膜７１２及び絶縁膜７１３上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【０１３４】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁膜７１２及び絶縁膜７１３の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１３５】
酸化物半導体膜には、上述したような、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、一元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。
【０１３６】
なお酸化物半導体膜として特にＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体を用いる場合、トランジスタの移動度を高くすることができる。またＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体を用いる場合、トランジスタのしきい値電圧を安定して制御することが可能である。なおＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
【０１３７】
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、各金属の組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２であるターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【０１３８】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１３９】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０１４０】
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述した吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
【０１４１】
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
【０１４２】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜７１２及び絶縁膜７１３までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われるゲート絶縁膜７２１の成膜前に、導電膜７１９、導電膜７２０まで形成した基板７００にも同様に行ってもよい。
【０１４３】
なお、酸化物半導体層７１６を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１４４】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１４５】
ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、クエン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ＩＴＯ−０７Ｎ（関東化学社製）を用いる。
【０１４６】
酸化物半導体層７１６を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１４７】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層７１６及び絶縁膜７１２及び絶縁膜７１３の表面に付着しているレジスト残渣などを除去することが好ましい。
【０１４８】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体層７１６に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体層７１６に加熱処理を施す。
【０１４９】
酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体層７１６中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０１５０】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
【０１５１】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１５２】
加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１５３】
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れる。したがって、酸化物半導体層中の水素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下、更に好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とするとよい。
【０１５４】
以上の工程により、酸化物半導体層７１６中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、バンドギャップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつでも行うことができる。
【０１５５】
なお、酸化物半導体層は非晶質であっても良いが、結晶性を有していても良い。結晶性を有する酸化物半導体層としては、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＡＡＣ−ＯＳとも呼ぶ）であっても、トランジスタの信頼性を高めるという効果を得ることができるので、好ましい。
【０１５６】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【０１５７】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【０１５８】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【０１５９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【０１６０】
したがって、ＣＡＡＣ−ＯＳで構成された酸化物半導体膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、安定した電気的特性を有するトランジスタを作製することができる。
【０１６１】
ＣＡＡＣ−ＯＳは、スパッタ法によっても作製することができる。スパッタ法によってＣＡＡＣ−ＯＳ膜の堆積初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例えば、１５０ｍｍ〜２００ｍｍ程度）、基板加熱温度を１００℃〜５００℃、好適には２００℃〜４００℃、更に好適には２５０℃〜３００℃にすると好ましい。
【０１６２】
また、ＣＡＡＣ−ＯＳをスパッタ法を用いて成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴン及び酸素の混合ガス雰囲気中でスパッタ法を行う場合には、酸素ガス比を３０％以上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素の補充によって、ＣＡＡＣ−ＯＳの結晶化が促進されるからである。
【０１６３】
また、スパッタ法を用いてＣＡＡＣ−ＯＳを成膜する場合には、ＣＡＡＣ−ＯＳが成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣ−ＯＳの結晶化が促進されるからである。
【０１６４】
また、ＣＡＡＣ−ＯＳに対して、窒素雰囲気中又は真空中において熱処理を行った後には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好ましい。先の熱処理で生じる酸素欠損を後の熱処理における雰囲気中からの酸素供給によって復元することができるからである。
【０１６５】
また、ＣＡＡＣ−ＯＳが成膜される膜表面（被成膜面）は平坦であることが好ましい。ＣＡＡＣ−ＯＳは、当該被成膜面に概略垂直となるｃ軸を有するため、当該被成膜面に存在する凹凸は、ＣＡＡＣ−ＯＳにおける結晶粒界の発生を誘発することになるからである。よって、ＣＡＡＣ−ＯＳが成膜される前に当該被成膜表面に対して化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、０．５ｎｍ以下であることが好ましく、０．３ｎｍ以下であることがより好ましい。
【０１６６】
ここで、ＣＡＡＣ−ＯＳについて図１４乃至図１６を用いて詳細に説明する。なお、特に断りがない限り、図１４乃至図１６は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１４において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【０１６７】
図１４（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。Ｉｎが１個に対して、近接の酸素原子のみ示した構造を、ここではサブユニットと呼ぶ。図１４（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１４（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図１４（Ａ）に示すサブユニットは電荷が０である。
【０１６８】
図１４（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１４（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１４（Ｂ）に示す構造をとりうる。図１４（Ｂ）に示すサブユニットは電荷が０である。
【０１６９】
図１４（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、による構造を示す。図１４（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１４（Ｃ）に示すサブユニットは電荷が０である。
【０１７０】
図１４（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１４（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１４（Ｄ）に示すサブユニットは電荷が＋１となる。
【０１７１】
図１４（Ｅ）に、２個のＺｎを含むサブユニットを示す。図１４（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１４（Ｅ）に示すサブユニットは電荷が−１となる。
【０１７２】
ここでは、サブユニットのいくつかの集合体を１グループと呼び、複数のグループの集合体を１ユニットと呼ぶ。
【０１７３】
ここで、これらのサブユニット同士が結合する規則について説明する。６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種のサブユニット同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【０１７４】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合して１グループを構成する。
【０１７５】
図１５（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。図１５（Ｂ）に、３つのグループで構成されるユニットを示す。なお、図１５（Ｃ）は、図１５（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１７６】
図１５（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎ原子の上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１５（Ａ）において、Ｉｎ原子の上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１５（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎ原子と、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ原子とを示している。
【０１７７】
図１５（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎ原子が、４配位のＯが１個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に３個の４配位のＯがあるＺｎ原子と結合し、そのＺｎ原子の下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上半分に１個の４配位のＯがあるＺｎ２個からなるサブユニットと結合し、このサブユニットの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎ原子と結合している構成である。このグループを複数結合してユニットを構成する。
【０１７８】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含むサブユニットは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１４（Ｅ）に示すように、２個のＺｎを含むサブユニットが挙げられる。例えば、Ｓｎを含むサブユニットが１個に対し、２個のＺｎを含むサブユニットが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１７９】
具体的には、図１５（Ｂ）に示したユニットが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【０１８０】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物などを用いた場合も同様である。
【０１８１】
例えば、図１６（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。
【０１８２】
図１６（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子が、４配位のＯが１個上半分にあるＺｎ原子と結合し、そのＺｎ原子の下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａ原子と結合し、そのＧａ原子の下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎ原子と結合している構成である。このグループを複数結合してユニットを構成する。
【０１８３】
図１６（Ｂ）に３つのグループで構成されるユニットを示す。なお、図１６（Ｃ）は、図１６（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１８４】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含むサブユニットは、電荷が０となる。そのため、これらのサブユニットの組み合わせであればグループの合計の電荷は常に０となる。
【０１８５】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、図１６（Ａ）に示したグループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なるグループを組み合わせたユニットも取りうる。
【０１８６】
次いで、図１２（Ａ）に示すように、ゲート電極７０７と接し、なおかつ酸化物半導体層７１６とも接する導電膜７１９と、導電膜７０８と接し、なおかつ酸化物半導体層７１６とも接する導電膜７２０とを形成する。導電膜７１９及び導電膜７２０は、ソース電極またはドレイン電極として機能する。
【０１８７】
具体的に、導電膜７１９及び導電膜７２０は、ゲート電極７０７及び導電膜７０８を覆うようにスパッタ法や真空蒸着法で導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、形成することができる。
【０１８８】
導電膜７１９及び導電膜７２０となる導電膜は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側若しくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。
【０１８９】
また、導電膜７１９及び導電膜７２０となる導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、更にその上にチタン膜を成膜する３層構造などが挙げられる。また、Ｃｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、Ｍｏ、は、酸化膜との密着性が高い。よって、下層にＣｕ−Ｍｇ−Ａｌ合金、Ｍｏ−Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜、上層にＣｕで構成される導電膜を積層し、上記積層された導電膜を導電膜７１９及び導電膜７２０に用いることで、酸化膜である絶縁膜と、導電膜７１９及び導電膜７２０との密着性を高めることができる。
【０１９０】
また、導電膜７１９及び導電膜７２０となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０１９１】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０１９２】
なお、導電膜のエッチングの際に、酸化物半導体層７１６がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化物半導体層７１６の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
【０１９３】
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができる。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
【０１９４】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことで更に形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１９５】
また、酸化物半導体層７１６と、ソース電極またはドレイン電極として機能する導電膜７１９及び導電膜７２０との間に、ソース領域及びドレイン領域として機能する酸化物導電膜を設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを適用することができる。
【０１９６】
例えば、酸化物導電膜を形成する場合、酸化物導電膜を形成するためのパターニングと、導電膜７１９及び導電膜７２０を形成するためのパターニングとを一括で行うようにしても良い。
【０１９７】
ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、酸化物半導体層７１６と導電膜７１９及び導電膜７２０の間の抵抗を下げることができるので、トランジスタの高速動作を実現させることができる。また、ソース領域及びドレイン領域として機能する酸化物導電膜を設けることで、トランジスタの耐圧を高めることができる。
【０１９８】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行うようにしても良い。このプラズマ処理によって露出している酸化物半導体層の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１９９】
なお、プラズマ処理を行った後、図１２（Ｂ）に示すように、導電膜７１９及び導電膜７２０と、酸化物半導体層７１６とを覆うように、ゲート絶縁膜７２１を形成する。そして、ゲート絶縁膜７２１上において、酸化物半導体層７１６と重なる位置にゲート電極７２２を形成し、導電膜７１９と重なる位置に導電膜７２３を形成する。
【０２００】
ゲート絶縁膜７２１は、ゲート絶縁膜７０３と同様の材料、同様の積層構造を用いて形成することが可能である。なお、ゲート絶縁膜７２１は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。ゲート絶縁膜７２１に水素が含まれると、その水素が酸化物半導体層７１６へ侵入し、または水素が酸化物半導体層７１６中の酸素を引き抜き、酸化物半導体層７１６が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、ゲート絶縁膜７２１はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記ゲート絶縁膜７２１には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体層７１６に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１９及び導電膜７２０及び酸化物半導体層７１６と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体層７１６内、ゲート絶縁膜７２１内、或いは、酸化物半導体層７１６と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体層７１６に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体層７１６に接するのを防ぐことができる。
【０２０１】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、ゲート絶縁膜７２１を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０２０２】
なお、ゲート絶縁膜７２１を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７１９及び導電膜７２０を形成する前に、水分または水素を低減させるための酸化物半導体層に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含むゲート絶縁膜７２１が設けられた後に、加熱処理が施されることによって、酸化物半導体層７１６に対して行った先の加熱処理により、酸化物半導体層７１６に酸素欠損が発生していたとしても、ゲート絶縁膜７２１から酸化物半導体層７１６に酸素が供与される。そして、酸化物半導体層７１６に酸素が供与されることで、酸化物半導体層７１６において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。酸化物半導体層７１６には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体層７１６をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、ゲート絶縁膜７２１の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層７１６をｉ型に近づけることができる。
【０２０３】
また、酸素雰囲気下で酸化物半導体層７１６に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層７１６中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２０４】
或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体層７１６に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体層７１６に添加すれば良い。
【０２０５】
また、ゲート電極７２２及び導電膜７２３は、ゲート絶縁膜７２１上に導電膜を形成した後、該導電膜をパターニングすることで形成することができる。ゲート電極７２２及び導電膜７２３は、ゲート電極７０７、或いは導電膜７１９及び導電膜７２０と同様の材料を用いて形成することが可能である。
【０２０６】
ゲート電極７２２及び導電膜７２３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７２２及び導電膜７２３を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２０７】
以上の工程により、第１のトランジスタ１１１が形成される。
【０２０８】
なお、ゲート絶縁膜７２１を間に挟んで導電膜７１９と導電膜７２３とが重なる部分が、第１の容量素子１１３に相当する。
【０２０９】
また、第１のトランジスタ１１１はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を複数有する、デュアルゲート構造またはマルチゲート構造のトランジスタも形成することができる。
【０２１０】
なお、酸化物半導体層７１６に接する絶縁膜（本実施の形態においては、ゲート絶縁膜７２１が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。
【０２１１】
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０２１２】
例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
【０２１３】
また、酸化物半導体層７１６に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０２１４】
例えば、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２１５】
また、酸化物半導体層７１６に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２１６】
また、酸化物半導体層７１６に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２１７】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接することにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をｉ型化またはｉ型に限りなく近くすることができる。
【０２１８】
絶縁膜中の過剰な酸素が酸化物半導体層に供給されることで酸素欠陥が低減された酸化物半導体層は、水素濃度が十分に低減されて高純度化され、且つ十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層とすることができる。そのため、キャリア濃度が極めて小さい酸化物半導体層とすることができ、オフ電流が著しく低いトランジスタとすることができる。このようなオフ電流が著しく低いトランジスタを、上記実施の形態の第１のトランジスタに適用することで、非導通状態とした際に、ほぼ絶縁体とみなすことができる。従って第１のトランジスタに用いることで、記憶ノードＤ＿ＨＯＬＤに保持された電位の低下を極めて小さいレベルに抑制できる。その結果、電源電圧の供給が停止した場合でも、記憶ノードＤ＿ＨＯＬＤの電位の変動を小さくでき、記憶されたデータの消失を防ぐことができる不揮発性記憶装置とすることができる。
【０２１９】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層７１６に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体層７１６に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体層７１６を挟む構成とすることで、上記効果をより高めることができる。
【０２２０】
また、酸化物半導体層７１６の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０２２１】
また、酸化物半導体層７１６に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層７１６の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体層７１６の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層７１６の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。
【０２２２】
次に、図１２（Ｃ）に示すように、ゲート絶縁膜７２１、導電膜７２３、ゲート電極７２２を覆うように、絶縁膜７２４を形成する。絶縁膜７２４は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。なお、絶縁膜７２４には、誘電率の低い材料や、誘電率の低い構造（多孔性の構造など）を用いることが望ましい。絶縁膜７２４の誘電率を低くすることにより、配線や電極などの間に生じる寄生容量を低減し、動作の高速化を図ることができるためである。なお、本実施の形態では、絶縁膜７２４を単層構造としているが、本発明の一態様はこれに限定されず、２層以上の積層構造としても良い。
【０２２３】
次に、ゲート絶縁膜７２１、絶縁膜７２４に開口部７２５を形成し、導電膜７２０の一部を露出させる。その後、絶縁膜７２４上に、上記開口部７２５において導電膜７２０と接する配線７２６を形成する。
【０２２４】
配線７２６は、ＰＶＤ法や、ＣＶＤ法を用いて導電膜を形成した後、当該導電膜をパターニングすることによって形成される。また、導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
【０２２５】
より具体的には、例えば、絶縁膜７２４の開口を含む領域にＰＶＤ法によりチタン膜を薄く（５ｎｍ程度）形成した後に、開口部７２５に埋め込むようにアルミニウム膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは導電膜７２０）との接触抵抗を低減させる機能を有する。また、アルミニウム膜のヒロックを防止することができる。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
【０２２６】
絶縁膜７２４に形成する開口部７２５は、導電膜７０８と重畳する領域に形成することが望ましい。このような領域に開口部７２５を形成することで、コンタクト領域に起因する素子面積の増大を抑制することができる。
【０２２７】
ここで、導電膜７０８を用いずに、不純物領域７０４と導電膜７２０との接続と、導電膜７２０と配線７２６との接続とを重畳させる場合について説明する。この場合、不純物領域７０４上に形成された絶縁膜７１２、絶縁膜７１３に開口部（下部の開口部と呼ぶ）を形成し、下部の開口部を覆うように導電膜７２０を形成した後、ゲート絶縁膜７２１及び絶縁膜７２４において、下部の開口部と重畳する領域に開口部（上部の開口部と呼ぶ）を形成し、配線７２６を形成することになる。下部の開口部と重畳する領域に上部の開口部を形成する際に、エッチングにより下部の開口部に形成された導電膜７２０が断線してしまうおそれがある。これを避けるために、下部の開口部と上部の開口部が重畳しないように形成することにより、素子面積が増大するという問題がおこる。
【０２２８】
本実施の形態に示すように、導電膜７０８を用いることにより、導電膜７２０を断線させずに上部の開口部を形成することが可能となる。これにより、下部の開口部と上部の開口部を重畳させて設けることができるため、開口部に起因する素子面積の増大を抑制することができる。つまり、半導体装置の集積度を高めることができる。
【０２２９】
次に、配線７２６を覆うように絶縁膜７２７を形成する。上述した一連の工程により、半導体記憶装置を作製することができる。
【０２３０】
なお、上記作製方法では、ソース電極及びドレイン電極として機能する導電膜７１９及び導電膜７２０が、酸化物半導体層７１６の後に形成されている。よって、図１２（Ｂ）に示すように、上記作製方法によって得られる第１のトランジスタ１１１は、導電膜７１９及び導電膜７２０が、酸化物半導体層７１６の上に形成されている。しかし、第１のトランジスタ１１１は、ソース電極及びドレイン電極として機能する導電膜が、酸化物半導体層７１６の下、すなわち、酸化物半導体層７１６と絶縁膜７１２及び絶縁膜７１３の間に設けられていても良い。
【０２３１】
図１３に、ソース電極及びドレイン電極として機能する導電膜７１９及び導電膜７２０が、酸化物半導体層７１６と絶縁膜７１２及び絶縁膜７１３の間に設けられている場合の、第１のトランジスタ１１１の断面図を示す。図１３に示す第１のトランジスタ１１１は、絶縁膜７１３を形成した後に導電膜７１９及び導電膜７２０の形成を行い、次いで酸化物半導体層７１６の形成を行うことで、得ることができる。
【０２３２】
ところで、不揮発性の半導体記憶装置に用いるトランジスタとして磁気トンネル接合素子（ＭＴＪ素子）が知られている。ＭＴＪ素子は、絶縁膜を介して上下に配置している膜中のスピンの向きが平行であれば低抵抗状態、反平行であれば高抵抗状態となることで情報を記憶する素子である。したがって、本実施の形態で示す酸化物半導体を用いた半導体記憶装置とは原理が全く異なっている。表１はＭＴＪ素子と、本実施の形態に係る半導体記憶装置との対比を示す。
【０２３３】
【表１】
【０２３４】
ＭＴＪ素子は磁性材料を使用するためキュリー温度以上にすると磁性が失われてしまうという欠点がある。また、ＭＴＪ素子は電流駆動であるため、シリコンのバイポーラデバイスと相性が良いが、バイポーラデバイスは集積化に不向きである。そして、ＭＴＪ素子は書き込み電流が微少とはいえメモリの大容量化によって消費電力が増大してしまうといった問題がある。
【０２３５】
原理的にＭＴＪ素子は磁界耐性に弱く強磁界にさらされるとスピンの向きが狂いやすい。また、ＭＴＪ素子に用いる磁性体のナノスケール化によって生じる磁化揺らぎを制御する必要がある。
【０２３６】
さらに、ＭＴＪ素子は希土類元素を使用するため、金属汚染を嫌うシリコン半導体のプロセスに組み入れるには相当の注意を要する。ＭＴＪ素子はビット当たりの材料コストから見ても高価であると考えられる。
【０２３７】
一方、本実施の形態で示す酸化物半導体を用いた半導体記憶装置は、チャネルを形成する半導体材料が金属酸化物であること以外は、素子構造や動作原理がシリコンＭＯＳＦＥＴと同様である。また、酸化物半導体を用いた半導体記憶装置は磁界の影響を受けず、ソフトエラーも生じ得ないといった特質を有する。このことからシリコン集積回路と非常に整合性が良いといえる。
【０２３８】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２３９】
１００ 半導体記憶装置
１０１ 記憶回路
１０２ 第２の容量素子
１０３ 電荷蓄積回路
１０４ データ検出回路
１０５ タイミング制御回路
１０６ インバータ回路
１１１ 第１のトランジスタ
１１２ 第２のトランジスタ
１１３ 第１の容量素子
１１４ 第３のトランジスタ
１１５ 第４のトランジスタ
１１６ ＮＡＮＤ回路
１１７ ＯＲ回路
１５０ 信号処理装置
１５１ 演算装置
１５２ 演算装置
１５３ 半導体記憶装置
１５４ 半導体記憶装置
１５５ 半導体記憶装置
１５６ 制御装置
１５７ 電源制御回路
２０１ 遅延回路部
２０２ バッファ回路部
２０３ 抵抗素子
２０４ 容量素子
２０５ ｎチャネル型トランジスタ
２０６ ｐチャネル型トランジスタ
４０１ インバータ回路
４０２ 半導体記憶装置
４０３ 半導体記憶装置群
４０４ 遅延高電源電位生成回路
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ ゲート絶縁膜
７０４ 不純物領域
７０５ マスク
７０６ 開口部
７０７ ゲート電極
７０８ 導電膜
７０９ 不純物領域
７１０ チャネル形成領域
７１１ 不純物領域
７１２ 絶縁膜
７１３ 絶縁膜
７１６ 酸化物半導体層
７１９ 導電膜
７２０ 導電膜
７２１ ゲート絶縁膜
７２２ ゲート電極
７２３ 導電膜
７２４ 絶縁膜
７２５ 開口部
７２６ 配線
７２７ 絶縁膜
９９００ 基板
９９０１ ＡＬＵ
９９０２ ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ
９９０３ Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ
９９０４ Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ
９９０５ Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ
９９０６ Ｒｅｇｉｓｔｅｒ
９９０７ Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ
９９０８ Ｂｕｓ・Ｉ／Ｆ
９９０９ ＲＯＭ
９９２０ ＲＯＭ・Ｉ／Ｆ
【特許請求の範囲】
【請求項１】
第１端子がデータ入力線に電気的に接続され、ゲートがクロック信号線に電気的に接続され、酸化物半導体を半導体層に有する第１のトランジスタと、一方の電極が前記第１のトランジスタの第２端子に電気的に接続された第１の容量素子と、ゲートが前記第１のトランジスタの第２端子及び前記第１の容量素子の一方の電極に電気的に接続された第２のトランジスタとを、有する記憶回路と、
前記記憶回路に保持されたデータを読み出すための電荷を蓄積する第２の容量素子と、
電源電位線に電気的に接続され、前記第２の容量素子への電荷の蓄積を制御するための電荷蓄積回路と、
前記第２の容量素子の一方の電極と前記第２のトランジスタの第１端子との導通状態または非導通状態を制御するデータ検出回路と、
前記クロック信号線にクロック信号が供給される第１の期間において前記クロック信号のトグル動作に応じて前記電荷蓄積回路と前記データ検出回路とが交互に導通状態となるような制御をし、且つ前記電源電位線に電源電圧が供給された直後の第２の期間において、前記電源電圧の信号と前記電源電圧の信号を遅延させた信号とにより、前記電荷蓄積回路による前記第２の容量素子への電荷の蓄積を制御するための信号を生成する、タイミング制御回路と、
前記第２の容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する半導体記憶装置。
【請求項２】
第１端子がデータ入力線に電気的に接続され、ゲートがクロック信号線に電気的に接続され、酸化物半導体を半導体層に有する第１のトランジスタと、一方の電極が前記第１のトランジスタの第２端子に電気的に接続された第１の容量素子と、ゲートが前記第１のトランジスタの第２端子及び前記第１の容量素子の一方の電極に電気的に接続された第２のトランジスタとを、有する記憶回路と、
前記記憶回路に保持されたデータを読み出すための電荷を蓄積する第２の容量素子と、
第１端子が電源電位線に電気的に接続され、第２端子が前記第２の容量素子の一方の電極に電気的に接続された第３のトランジスタを有する電荷蓄積回路と、
第１端子が前記第２の容量素子の一方の電極に電気的に接続され、第２端子が前記第２のトランジスタの第１端子に電気的に接続された第４のトランジスタを有するデータ検出回路と、
前記クロック信号線にクロック信号が供給される第１の期間において、前記クロック信号のトグル動作に応じて前記第３のトランジスタと前記第４のトランジスタとが交互に導通状態となるような制御をし、且つ前記電源電位線に電源電圧が供給された直後の第２の期間において、前記電源電圧の信号と前記電源電圧による信号を遅延させた信号とにより、前記第３のトランジスタを導通状態とするための信号を生成する、タイミング制御回路と、
前記第２の容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する半導体記憶装置。
【請求項３】
請求項１または請求項２において、前記第２のトランジスタはシリコンを半導体層に有する半導体記憶装置。
【請求項４】
請求項３において、前記第１のトランジスタと前記第２のトランジスタとが積層して設けられている半導体記憶装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記データ検出回路は、前記第２のトランジスタの導通状態に基づいた前記第２の容量素子に蓄積された前記電荷の放出の有無により、前記第２の容量素子の一方の電極の電位を前記データが反転した反転データ信号に変換する回路である半導体記憶装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、前記電源電圧による信号を遅延させた回路は、遅延回路とバッファ回路とで構成される半導体記憶装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、前記タイミング制御回路は、前記電源電圧の信号と前記電源電圧による信号を遅延させた信号とが入力される否定論理積回路と、前記否定論理積回路の出力信号と前記クロック信号とが入力される論理和回路で構成される半導体記憶装置。
【請求項１】
第１端子がデータ入力線に電気的に接続され、ゲートがクロック信号線に電気的に接続され、酸化物半導体を半導体層に有する第１のトランジスタと、一方の電極が前記第１のトランジスタの第２端子に電気的に接続された第１の容量素子と、ゲートが前記第１のトランジスタの第２端子及び前記第１の容量素子の一方の電極に電気的に接続された第２のトランジスタとを、有する記憶回路と、
前記記憶回路に保持されたデータを読み出すための電荷を蓄積する第２の容量素子と、
電源電位線に電気的に接続され、前記第２の容量素子への電荷の蓄積を制御するための電荷蓄積回路と、
前記第２の容量素子の一方の電極と前記第２のトランジスタの第１端子との導通状態または非導通状態を制御するデータ検出回路と、
前記クロック信号線にクロック信号が供給される第１の期間において前記クロック信号のトグル動作に応じて前記電荷蓄積回路と前記データ検出回路とが交互に導通状態となるような制御をし、且つ前記電源電位線に電源電圧が供給された直後の第２の期間において、前記電源電圧の信号と前記電源電圧の信号を遅延させた信号とにより、前記電荷蓄積回路による前記第２の容量素子への電荷の蓄積を制御するための信号を生成する、タイミング制御回路と、
前記第２の容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する半導体記憶装置。
【請求項２】
第１端子がデータ入力線に電気的に接続され、ゲートがクロック信号線に電気的に接続され、酸化物半導体を半導体層に有する第１のトランジスタと、一方の電極が前記第１のトランジスタの第２端子に電気的に接続された第１の容量素子と、ゲートが前記第１のトランジスタの第２端子及び前記第１の容量素子の一方の電極に電気的に接続された第２のトランジスタとを、有する記憶回路と、
前記記憶回路に保持されたデータを読み出すための電荷を蓄積する第２の容量素子と、
第１端子が電源電位線に電気的に接続され、第２端子が前記第２の容量素子の一方の電極に電気的に接続された第３のトランジスタを有する電荷蓄積回路と、
第１端子が前記第２の容量素子の一方の電極に電気的に接続され、第２端子が前記第２のトランジスタの第１端子に電気的に接続された第４のトランジスタを有するデータ検出回路と、
前記クロック信号線にクロック信号が供給される第１の期間において、前記クロック信号のトグル動作に応じて前記第３のトランジスタと前記第４のトランジスタとが交互に導通状態となるような制御をし、且つ前記電源電位線に電源電圧が供給された直後の第２の期間において、前記電源電圧の信号と前記電源電圧による信号を遅延させた信号とにより、前記第３のトランジスタを導通状態とするための信号を生成する、タイミング制御回路と、
前記第２の容量素子の一方の電極の電位を反転して出力するインバータ回路と、を有する半導体記憶装置。
【請求項３】
請求項１または請求項２において、前記第２のトランジスタはシリコンを半導体層に有する半導体記憶装置。
【請求項４】
請求項３において、前記第１のトランジスタと前記第２のトランジスタとが積層して設けられている半導体記憶装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記データ検出回路は、前記第２のトランジスタの導通状態に基づいた前記第２の容量素子に蓄積された前記電荷の放出の有無により、前記第２の容量素子の一方の電極の電位を前記データが反転した反転データ信号に変換する回路である半導体記憶装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、前記電源電圧による信号を遅延させた回路は、遅延回路とバッファ回路とで構成される半導体記憶装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、前記タイミング制御回路は、前記電源電圧の信号と前記電源電圧による信号を遅延させた信号とが入力される否定論理積回路と、前記否定論理積回路の出力信号と前記クロック信号とが入力される論理和回路で構成される半導体記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−２５３７５３（Ｐ２０１２−２５３７５３Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１２−１０４６９０（Ｐ２０１２−１０４６９０）
【出願日】平成２４年５月１日（２０１２．５．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２４年５月１日（２０１２．５．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]