説明

Fターム[5J081KK09]の内容

LC分布定数、CR発振器 (9,854) | 制御手段及び要因 (1,418) | 一次要因 (534) | 容量 (335) | 素子内容量 (235) | バラクタダイオード (198)

Fターム[5J081KK09]に分類される特許

101 - 120 / 198


【課題】本発明は電圧制御発振器の位相雑音特性を良好なものとするストリップライン共振器及びマイクロストリップライン共振器を提供することを目的とする。
【解決手段】電圧制御発振器20は、共振器10と、位相調整用マイクロストリップライン導体18と、発振素子のFETを含むアクティブ素子22と、発振出力端子24と、を有し、共振器10は、DC電圧を発生する可変電圧電源11と、円形又は扇形の第1マイクロストリップライン導体14と、円形又は扇形の第2マイクロストリップライン導体16と、可変容量ダイオード12と、を有している。なお、電気長の異なる第1及び第2ストリップライン導体を並列に接続してLC並列共振回路を構成し、複合ストリップライン導体とする。 (もっと読む)


【課題】電圧制御発振器において、発振周波数が高い場合と低い場合で周波数感度を一定にする。
【解決手段】インダクタ回路と、第1基準電位が一端に、制御電位が他端に、それぞれ与えられた第1可変容量素子を含む可変容量回路と、第2基準電位が一端に、制御電位または所定電位のいずれか一方が他端に、それぞれ与えられた第2可変容量素子を含む可変容量調整部と、負性抵抗回路とを並列接続する。負性抵抗回路は、インダクタ回路のインダクタ値、可変容量回路の容量値、および可変容量調整部の容量値で決まる発振周波数で発振する。 (もっと読む)


【課題】PLL回路の電圧制御発振器内の漏洩電流を補償する回路構成を得る。
【解決手段】ループフィルタ(20)により発振器へ加えられる制御電圧は、基準信号と電圧制御発振器(12)の出力信号との位相差の関数として位相検出器(16)により発生される。発振器(12)は、制御線(34)を介して制御電圧が加えられるバリキャップダイオード(28,30)を含み、同じ構成のバリキャップダイオード(36,38)を有する補償回路(K)が一方の出力(44)において制御電圧を再生して補償回路(K)内のバリキャップダイオード(36,38)へ加え他方の出力(46)からはバリキャップダイオード(36,38)の漏洩電流に等しい電流を供給する。電流分路分岐が制御線(34)から延びており、それを介して演算増幅器(40)により供給される電流に対応する電流が制御線(34)から流れる。 (もっと読む)


【課題】VCOを備える周波数シンセサイザに関し、VCOのf−V特性のばらつきに対処する手法を提案する。
【解決手段】制御電圧V1に応じて発振周波数f1が変化する第1の電圧制御発振器を備え、基準周波数に応じた周波数の信号を発振する第1の周波数シンセサイザと、制御電圧V2に応じて発振周波数f2が変化する第2の電圧制御発振器を備え、前記第1の周波数シンセサイザと同じチップ上に設けられており、前記基準周波数に応じた周波数の信号を発振する第2の周波数シンセサイザと、前記第1の電圧制御発振器の制御電圧V1をモニタし、前記第1の周波数シンセサイザの周波数がロックしているときにモニタされた前記制御電圧V1と基準電圧とを比較し、前記制御電圧V1と前記基準電圧との比較結果に基づいて、前記第2の電圧制御発振器のf2−V2(発振周波数−制御電圧)特性を変化させるコンパレータとを備えることを特徴とする集積回路装置。 (もっと読む)


【課題】発振器を構成するMOSトランジスタのソース側に生じる熱雑音を低減できるようにする。
【解決手段】増幅用トランジスタM1,M2のソースとゲートとの間に帰還ルートを設け、当該帰還ルート上に帰還用トランジスタM3,M4を接続することにより、増幅用トランジスタM1,M2のソース側に生じるノイズが、帰還用トランジスタM3,M4によって位相が反転した信号とされ、位相反転した状態で増幅用トランジスタM1,M2のゲートに帰還されるようにして、増幅用トランジスタM1,M2のソースに発生するノイズを、これと略反転した位相の信号によって打ち消すことができるようにする。 (もっと読む)


【課題】より容易に広い制御電位の範囲にわたって発振周波数の線形性が高い電圧制御発振器を提供する。
【解決手段】本発明の電圧制御発振器は、並列接続されたインダクタ回路、n個の可変容量回路、及び負性抵抗回路と、電源電位からn個の基準電位を生成する基準電位発生部114とを備える。n個の可変容量回路の可変容量素子の一方端子には、n個の基準電位のいずれかがそれぞれ入力される。n個の可変容量回路の可変容量素子の他方端子には、発振周波数をフィードバック制御するための制御電位Vtが共通入力される。そして、第1〜第3の可変容量回路A〜Cの一方端子には、第1〜第3の基準電位Vref1〜3がそれぞれ入力される。この第1〜第3の基準電位Vref1〜3はそれぞれ固定で、かつ、第1の基準電位Vref1と第2の基準電位Vref2の電位差と、第2の基準電位Vref2と第3の基準電位Vref3との電位差が異なっている。 (もっと読む)


【課題】より大きなQのインダクタを必要とせず、従来技術に比較してより小さいサイズでかつより高い発振周波数で発振させることができる高周波発振回路を提供する。
【解決手段】帰還型高周波発振回路は、短絡スタブ用伝送線路に接続されたゲートと、発振出力端子に接続されたドレインとを有する電界効果トランジスタ1と、電界効果トランジスタ1のソースに接続されたドレインを有するソース接地の電界効果トランジスタ2とを含み構成され、短絡スタブ用伝送線路11及び電界効果トランジスタ2を帰還回路として発振する。また、電界効果トランジスタ2のゲートと、電界効果トランジスタ1のドレインとの間に帰還用キャパシタを接続する。 (もっと読む)


【課題】 異常発振を抑制し、位相雑音を改善すると共に回路を小型化できる高周波用電圧制御発振回路を提供する。
【解決手段】 発振用増幅回路のトランジスタQの帰還ループに移相回路として、3次以上の奇数のπ型ローパスフィルタと、その入出力に直列に接続された容量性可変リアクタンス素子D1 ,D2 とで構成し、ローパスフィルタは帰還ループに直列に接続する誘導性リアクタンス素子L3 と、その誘導性リアクタンス素子L3 の入出力に並列に接続された容量性可変リアクタンス素子D4 ,D5 とで構成し、誘導性リアクタンス素子L3 を馬蹄形、ドーナッツ形、コの字形のマイクロストリップラインとした高周波用電圧制御発振回路である。 (もっと読む)


【課題】小型で低コストであり、かつ負荷変動、高調波レベルおよびC/N比を改善することが可能な発振器を提供する。
【解決手段】発振器は、第1発振周波数の第1発振信号を第1中間ノードN1を介し出力端子Toutに出力する第1発振部10と、絶縁層を有し、第1発振部10を実装する実装部と、絶縁層に設けられ、第1中間ノードN1とグランドとの間に結合された第1線路S11と、絶縁層に設けられ、第1中間ノードN1と電源端子Tbとの間に結合された第2線路S21と、絶縁層に設けられ、第1中間ノードN1と出力端子Toutとの間に結合された第3線路S31と、を具備する。 (もっと読む)


【課題】マイクロ波帯以上の周波数の信号を生成する発振器において、小さい回路規模と消費電力によって高い周波数信号を生成することが可能な逓倍発振回路及びこれを用いた局部発振回路を提供する。
【解決手段】2つの負性抵抗部10〜11に共振部20を接続して基本波において互いに逆相となる信号Aと信号Bを生成する発振回路を構成し、前記信号Aと前記信号Bを合成部30において同相合成して発振信号出力を得る逓倍発振回路において、共振部20に基本波の2次高調波を抑圧する機能を備えた周波数調整部40を付加することで、基本波の4倍以上の周波数信号を得る。 (もっと読む)


【課題】簡易な構成で低コストであり、高性能な発振器を提供すること。
【解決手段】発振器は、コイルとコンデンサとを有する共振回路と、この共振回路にて発生した共振を増幅して出力する発振回路と、を備え、発振回路内に形成された発振ループに、所定の通過帯域幅を有するSAWフィルタを介挿すると共に、共振回路に対して並列に、当該共振回路の容量値を変化させる素子、例えば、可変容量ダイオードを接続した。また、上記発振器に、温度に応じた値の電圧を可変容量ダイオードに印加する電圧印加手段を有する温度補償回路を備えた。 (もっと読む)


【課題】位相ノイズを制御する電圧制御発振器及びその利用方法を提供する。
【解決手段】電源電圧に対応する発振周波数を持つ第1出力信号を生成する電圧制御発振部と、それぞれの第1出力信号の伝達コンダクタンス成分をn(nは自然数)次微分した値を増幅する増幅部と、を備え、電圧制御発振部の出力端及び増幅部の出力端は連結されており、それぞれの出力端に、それぞれの第1出力信号が増幅された第2出力信号が出力される電圧制御発振器。これにより、矩形波と類似した形態の波形を持つ出力信号を出力することによって、電圧制御発振器の出力信号の位相ノイズを効率的に減少させることができる。 (もっと読む)


【課題】消費電力が小さく、C/N特性を向上させた電圧制御発振器を提供する。
【解決手段】発振器は、制御端子Taにチョーク用インダクタL1を介しカソードが結合した第1可変容量ダイオードD11と、第1可変容量ダイオードのアノードとグランドとの間に接続された第1キャパシタC31および線路S4(第1インダクタ)を有する第1共振回路10と、制御端子にチョーク用インダクタL1を介しカソードが結合した第2可変容量ダイオードD12と、第2可変容量ダイオードのアノードとグランドとの間に接続された第2キャパシタC42および第2インダクタL42と、を有する第2共振回路20と、第1共振回路および第2共振回路に結合され、発振信号を出力する発振回路30と、を具備し、第1共振回路により共振周波数をほぼ決定し、第2共振回路で、C/N特性が向上するように調整する。 (もっと読む)


【課題】高周波発振器全体の物理的サイズを変えることなく、且つ位相雑音特性を劣化せずに出力電力が増大する高周波発振器を提供する。
【解決手段】高周波発振器は、能動素子(5)の出力側の信号線路に基本波反射スタブ(9)を取り付けた高調波取り出し型の高周波発振器において、上記基本波反射スタブ(9)と出力端子(4)の間に介設され、高調波出力端子側負荷インピーダンスを高調波出力電力が最大になる予め求められた最適値に変換する高調波インピーダンス変換回路(3)を備える。 (もっと読む)


【課題】 低周波の発振信号であっても安定して出力することが可能な電圧制御発振器及びPLL回路を提供する。
【解決手段】 本発明に係る電圧制御発振器1は、インダクタ4及び可変キャパシタ5を有するLC共振回路2と、複数の負性抵抗回路NR1、NR2、…、NRnを備える。各負性抵抗回路NR1、NR2、…、NRnは、定電流源CG1、CG2、…、CGnを介して夫々接地線と接続される構成であり、各定電流源は、夫々個別に導通状態(一定電流を流す状態)と非導通状態(開放された状態)との間で切換制御が可能に構成されており、本発明に係る電圧制御発振器1は、これらの各定電流源の導通制御を行うための制御手段7を備える構成である。 (もっと読む)


【解決手段】プログラマブルバラクタ装置は、複数のデジタルバラクタビットによって制御される複数のバイナリ重み付けバラクタを含み得る。プログラマブルバラクタ装置は、複数のバイナリ重み付けバラクタと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの1つまたはそれ以上を選択的にディセーブルとする制御とを含み得る。プログラマブルバラクタ装置の実効容量を変化させる方法は、複数のバイナリ重み付けバラクタを設けることと、プログラマブルバラクタ装置の実効容量を低減するために複数のバイナリ重み付けバラクタの1つまたはそれ以上を選択的にディセーブルとすることとを含み得る。 (もっと読む)


【課題】インダクタコイルの高さが高く、高周波装置の薄型化が困難である。
【解決手段】基板21と、この基板21に設けられた接続端子25aと接続端子25bと、この接続端子25aと接続端子25bとの間を連結するように基板21上に装着されたインダクタ導体22とを設け、インダクタ導体22と接続端子25aとの間およびインダクタ導体22と接続端子25bとの間は共にはんだ32によって接続されたものである。これにより、インダクタは基板上にインダクタ導体が装着されることによって形成されるので、薄い高周波装置を実現できる。 (もっと読む)


【課題】ICへの集積化が容易で、かつ、ノイズの発生を低減することも可能な電圧制御発振器を提供する。
【解決手段】抵抗R1,R2と、クロスカップルされた発振用のペアトランジスタM1,M2による正帰還回路と、可変容量ダイオードD1,D2と、可変容量ダイオードD1,D2に対して固定のバイアス電圧を与えるバイアス回路M4,M5とを備え、可変容量ダイオードD1,D2の容量値を同調電圧Vによって可変させることで発振周波数を制御できるようにすることにより、IC化に向かないインダクタや大きな電流性ノイズを出しやすい定電流源を用いずに電圧制御発振器を構成する。 (もっと読む)


【課題】可変周波数範囲の広域化を可能にしつつ高い位相雑音特性を備えるVCO回路を提供する。
【解決手段】上記課題を解決するために、VCO回路100に、バッファ回路B11、P型MOSトランジスタQ11及びキャパシタC11からなるバイアス回路101と、アンプA11と、インダクタL11、可変キャパシタC12、及びスイッチ付きキャパシタC13、C14、・・・からなる共振回路102と、を備える。 (もっと読む)


【課題】可変周波数範囲を大きくするために設けたコンデンサがフローティング状態になることを防止して、発振周波数近傍の位相ノイズの悪化を改善できるようにする。
【解決手段】可変周波数範囲を大きくするために設けた並列コンデンサC3に対して並列に第2のスイッチングトランジスタP1を設け、周波数切り替えのために並列コンデンサC3に対して直列に接続された第1のスイッチングトランジスタN2がオフにされたときに、第2のスイッチングトランジスタP1がオンとなるようにすることにより、第1のスイッチングトランジスタN2がオフにされたときは、第2のスイッチングトランジスタP1のパスによって短絡されるようにして、並列コンデンサC3がフローティング状態になることを防ぐことができるようにする。 (もっと読む)


101 - 120 / 198