【課題】 電源雑音を除去し、低周波雑音の特性を良好にできる低雑音電圧制御発振回路を提供する。
【解決手段】 駆動用トランジスタＱ1 のベースとＧＮＤの間にコンデンサＣ11を設けることで、そのベースに入力される低周波ノイズを除去でき、駆動用トランジスタＱ1 をｈＦＥの低いトランジスタとすることで、電源から入力される低周波ノイズを除去することができ、発振用トランジスタＱ2 のエミッタ側に、コイルＬ3 を設けることで、周波数特性を広域化して位相雑音の周波数特性を良好にでき、発振用トランジスタＱ2 のエミッタ側に、コンデンサＣ7 とコイルＬ3 で構成される共振回路における共振周波数をＶＣＯの発振周波数帯域の中心辺りに設定することで、ノイズの影響を受けにくい発振周波数にすることができる低雑音電圧制御発振回路である。 （もっと読む）

【課題】周波数が、中心周波数近辺の同調範囲内の周波数で制御される発振信号を形成するＬＣ電圧制御発振器の提供。
【解決手段】位相補間電圧制御発振器は、複数のｎ個の位相シフトセルＡ及びｎ−１レベルの加算セルＳを内含する。位相シフトセルＡは、共通の入力信号を受理し、各々は、その他の位相シフトセルＡとは異なる量だけ入力信号を位相シフトさせる。第１レベルの加算セルＳは、少なくとも２つの位相シフトセルＡの出力を受信し加算し、残りの加算セルレベルの各々は、加算セルＳの先行レベルの出力を受理する。最後のレベルは、位相シフトセルＡの共通の入力信号としてフィードバックされる出力信号を生成する単一の加算セルＳを含む。 （もっと読む）

【解決手段】（例えばＦＭ受信機中の）ＶＣＯは、ＬＣ共振タンクを含む。ＬＣ共振タンクは、粗同調キャパシタバンクおよび微同調キャパシタバンクを含む。粗同調キャパシタバンクは複数のデジタル制御粗同調キャパシタエレメントを含み、アクティブな際に各々は第１キャパシタンス値を供給する。微同調キャパシタバンクは複数のデジタル制御微同調キャパシタエレメントを含み、アクティブな際に各々は第２キャパシタンス値を供給する。キャパシタミスマッチの現実的な問題に対処するため、ＶＣＯチューニング範囲の全体にわたるキャパシタンスオーバーラップが、微キャパシタバンクのデジタル制御微同調キャパシタエレメントの全てがアクティブな場合に、微キャパシタバンクのキャパシタンス値が第１キャパシタンス値より大きくなるように第１及び第２キャパシタンス値を選択することによって生成される。 （もっと読む）

【課題】高周波動作において、互いに容量が異なる複数のコンデンサの組み合わせを切り替えて電圧制御発振器の発振周波数帯域を切り替える際に、全ての発振周波数帯域同士を重なり合わせることが可能なＰＬＬ回路を提供することを目的とする。
【解決手段】互いに容量が異なる複数のコンデンサ５１−１〜５１−ｎの組み合わせを切り替えることにより発振周波数帯域を切り替える電圧制御発振器２を備えるＰＬＬ回路１において、電圧制御発振器２が高周波動作しているとき、容量が比較的大きなコンデンサ５２−４又はコンデンサ５２−５が選択されなくなる場合、補正用のコンデンサ５−１又はコンデンサ５−２を選択して電圧制御発振器２の全体の容量を大きくする。 （もっと読む）

【課題】電圧制御発振器のための補償回路を提供する。
【解決手段】電圧制御発振器（ＶＣＯ）の電圧を制御するために使用され得る回路は、第１の比較器、第２の比較器、アキュムレータ、及び出力装置を備え得る。第１の比較器は、制御電圧が高電位側しきい値電圧より高い場合に第１のパルス信号を出力する。第２の比較器は、制御電圧が低電位側しきい値電圧より低い場合に第２のパルス信号を出力する。アキュムレータは、もし第１のパルス信号が受信されるならばスイッチ制御信号の値を増加させ、もし第２のパルス信号が受信されるならばスイッチ制御信号の値を減少させる。出力装置は、スイッチ制御信号の値に応じてＶＣＯの制御電圧を補償する補償電圧を生成する。 （もっと読む）

【解決手段】低電圧源で動作可能な変圧器に基づいたＣＭＯＳ発振器を提供するための技術である。ＬＣタンクは、トランジスタペアのドレインに設けられ、ＬＣタンクのインダクタンスは、トランジスタペアのゲート間のインダクタンスに相互磁気結合される。分離相補型トランジスタペアはＬＣタンクにも結合される。典型的な実施形態によって、タンク間の３方向結合、トランジスタペアのゲート間のインダクタンス、及び相補型トランジスタペアのゲート間のインダクタンスだけでなくトランジスタペアのゲートにＬＣタンクが更に供給される。 （もっと読む）

【課題】ＬＣの並列共振による電圧制御発振器を構成するための可変インダクタであって、小型かつＱ値の劣化を抑制した、複数周波数発振可能な可変インダクタを提供すること。
【解決手段】可変インダクタ１００は、線対称軸Ｙ−Ｙ’を有し、可変インダクタ１００が備える複数の円弧が共有する中心点Ｚが１つ存在する。可変インダクタ１００は、点Ｚを中心点とした第１の円周上の円弧で構成された、Ｙ−Ｙ’に関して線対称な第１のインダクタ部Ｉｎｄ１と、点Ｚを中心点とした第２の円周上の円弧で構成された、Ｙ−Ｙ’に関して線対称な第２のインダクタ部Ｉｎｄ２とを備える。Ｉｎｄ１は、端子Ｄ’から端子Ｄ’とＹ−Ｙ’に関して線対称な端子Ｄ’’まで延在する。Ｉｎｄ２は、端子Ｅ’から第端子Ｅ’とＹ−Ｙ’に関して線対称な端子Ｅ’’まで延在する。第１の円周の半径ｒ１は、第２の円周の半径ｒ２よりも短い。 （もっと読む）

【課題】ＬＣの並列共振による電圧制御発振器を構成するための可変インダクタであって、小型かつＱ値の劣化を抑制した、複数周波数発振可能な可変インダクタを提供すること。
【解決手段】可変インダクタ１００は、線対称軸Ｙ−Ｙ’を有し、Ｙ−Ｙ’上の点Ｂを通るＹ−Ｙ’に関して線対称なインダクタ部Ｉｎｄ１及びＩｎｄ２を備える。インダクタ部Ｉｎｄ２は、点Ｂ以外でインダクタ部Ｉｎｄ１と交わらず、インダクタ部Ｉｎｄ１及びＩｎｄ２は共に曲線のみで構成される。インダクタ部Ｉｎｄ１の線路長はＩｎｄ２の線路長よりも短い。Ｉｎｄ１は、Ｙ−Ｙ’上の点Ｚ１を中心点とした円周上の円弧で構成され、端子Ｄ’から点Ｂを通って端子Ｄ’とＹ−Ｙ’に関して線対称な端子Ｄ’’まで延在する。Ｉｎｄ２は、Ｙ−Ｙ’上の点Ｚ２を中心点とした円周上の円弧で構成され端子Ｅ’から点Ｂを通って端子Ｅ’とＹ−Ｙ’に関して線対称な端子Ｅ’’まで延在する。 （もっと読む）

【課題】 基準周波数を生成する発振回路の発振周波数の変化を抑制可能な基準周波数制御回路を提供する。
【解決手段】 入力信号のレベルに応じた周波数で発振する発振回路からの発振信号が入力され、前記発振信号の周波数に応じた出力電圧を出力する周波数電圧変換回路と、前記出力電圧が所定レベルとなるよう前記入力信号のレベルを制御する制御回路と、を備えることを特徴とする基準周波数制御回路。 （もっと読む）

【課題】位相雑音を良好にする。
【解決手段】共振回路１１として、第１のトランジスタ２ａのコレクタにそれぞれ一端が接続された共振周波数ｆ１の第１の直列共振器５ａおよび共振周波数ｆ２（ｆ２≠ｆ１）の第２の直列共振器８ａと、第２のトランジスタ２ｂのコレクタにそれぞれ一端が接続された共振周波数ｆ１の第３の直列共振器５ｂおよび共振周波数ｆ２の第４の直列共振器８ｂを用い、第１の直列共振器５ａの他端と第３の直列共振器５ｂの他端を互いに接続するか接地し、また第２の直列共振器８ａの他端と第４の直列共振器８ｂの他端を互いに接続するか接地したものである。 （もっと読む）

【課題】可変容量ダイオードの最小サイズに制限を有する半導体集積化プロセスによる複数のバッファ回路を用いたＶＣＯにおいて、制御電圧の変化に対する発振周波数の変化を必要に応じて小さくできるようにしたバッファ回路を提供すること。
【解決手段】カスコード接続されたトランジスタＱ１〜Ｑ４とＬ１、Ｌ２ インダクタＬ１、Ｌ２により形成されているバッファ回路において、時定数回路素子を構成する可変容量ダイオードＤ１、Ｄ２をトランジスタＱ３、Ｑ４のソース端子側に接続したもの。基本動作上でトランジスタＱ３、Ｑ４のソース端子の電圧変動が小さくなるので、電圧制御端子Ｖcont１に印加する電圧を変化させたときの可変容量ダイオードＤ１、Ｄ２による静電容量の変化が小さくなる。制御電圧の変化に対して静電容量の変化が小さくなれば、ＶＣＯに適用したときに制御電圧の変化に対する発振周波数の変化が抑制され、安定度が向上する。 （もっと読む）

【課題】制御電圧に対する可変容量の容量値の変化の線形性を向上して位相ノイズを低減した電圧制御発振回路の実現。
【解決手段】制御電圧に応じて発振周波数が変化する発振信号OUT,OUTXを出力する電圧制御発振回路において、印加電圧に応じて容量値が変化する複数の可変容量VAC1-VAC4と、制御電圧を分圧して複数の可変容量に印加する分圧電圧VT,VT1-VT3を生成する分圧電圧生成部R1-R4と、を備える。 （もっと読む）

発振回路１０は、プッシュ−プッシュ型発振器１２と、差動出力部１４，１５と、第１、第２の出力回路１６，１８とを備える。プッシュ−プッシュ型発振器１２は第１、第２の分岐回路２０，２２を有する。第１、第２の分岐回路２０，２２の各々は共通のブリッジ回路２８にそれぞれの分圧分岐回路２４，２６を備える。第１、第２の分圧分岐回路２４，２６の各々は、直列に接続された一対のマイクロストリップライン３０，３２；３４，３６をそれぞれ備える。第１、第２の分圧分岐回路２４，２６の各々は、それぞれのタップＣ，Ｄを有する。両方のタップＣ，Ｄは、第１の容量性部材４２およびマイクロストリップラインのうちの少なくとも一方によって互いに接続されている。差動出力部は、第１、第２の出力端子１４，１５を備える。第１の出力端子１４は第１の出力回路１６を介して第１のノードＡに接続されている。第２の出力端子１５は第２の出力回路１８を介して第２のノードＢに接続されている。プッシュ−プッシュ型発振器１２の第１、第２のノードＡ，Ｂの各々は、第１、第２の分岐回路２０，２２の両方の共通のノードＡ，Ｂである。
（もっと読む）

【課題】製造コストの追加なく一般的に用いられる可変容量素子を利用し、位相雑音特性に優れたＲＴＷ形式の電圧制御発振回路を実現できるようにする。
【解決手段】電圧制御発振回路は、ループ状の伝送線路１５と、信号線路と接続されたアクティブ回路１７と、信号線路と接続され複数の可変容量ユニット２３を有する可変容量部２１とを備えている。各可変容量ユニット２３は、可変容量素子３１と、可変容量素子３１に制御電位を印加する制御端子４１と、可変容量素子３１に基準電位を印加する基準電位端子４３とを有している。少なくとも２つの可変容量ユニット２３は、基準電位が互いに異なっている。 （もっと読む）

【課題】周波数を高くしても分布定数線路の線路長を長くできてＱ値を向上できるとともに、製造誤差を小さく抑えることができる発振器を提供する。
【解決手段】１波長の線路長であって、両端をグランドに接地した分布定数線路１６を有し、この分布定数線路１６の一端から１／４波長の位置に設けた第１の中間タップに発振トランジスタ２７のべースを接続するようにした。これにより、分布定数線路１６の線路長が従来の１／４波長の線路長の分布定数線路より長くなり、その分Ｑ値の向上が図れるとともに、製造誤差を小さく抑えることが可能となる。分布定数線路１６の長さを１／２波長としても従来の１／４波長の長さの分布定数線路に比べて２倍長くできる。このようにしてもＱ値の向上が図れ、また製造誤差を小さく抑えることが可能となる。 （もっと読む）

【課題】高い発振周波数で動作する場合であっても、十分なストリップライン長を確保することができ、製造誤差によるバラつきを防止すると共に、Ｑの低下を防止すること。
【解決手段】発振器１０は、発振トランジスタ２と、前記発振トランジスタ２のベース−エミッタ間に設けられる第１の帰還コンデンサ４と、前記発振トランジスタ２のコレクタ−エミッタ間に設けられる第２の帰還コンデンサ５と、前記発振トランジスタ２のベースに一端が接続される共振用ストリップライン１３と、前記発振トランジスタ２のエミッタ−グラウンド間に設けられるトラップ回路２０と、を備え、前記共振用ストリップライン１３は、発振周波数において高次共振モードとなる長さを有し、前記トラップ回路２０は、前記高次共振モードより低次側の低次共振モードに相当する周波数の信号を減衰させるものである。 （もっと読む）

【課題】広いレンジに対してその動作周波数を同調させる能力を有し、雑音特性に優れた電圧制御発振器を実現する。
【解決手段】第１及び第２のコイル４２２、４２４と第１及び第２の結合コンデンサ４０２、４０４は共振回路入力端子から見た時に２極ハイパスフィルタを構成し、共振回路の入力端子上に誘導される低周波数雑音はこの２極ハイパスフィルタにより減衰される。第１の同調ダイオード４３２は第１の可変容量ダイオード４４２と同じ可変容量ダイオードを使用し、第１の同調コンデンサ４３２と第１の可変容量ダイオード４４２のカソードを接続する。ＡＣ雑音は第１の可変容量ダイオード４４２に渡って現れるのと逆の極性で第１の同調コンデンサ４３２に渡って現れるので、ＡＣ雑音が第１の同調コンデンサ４３２上の逆バイアス電圧を増加させると、第１の可変容量ダイオード４４２上の逆バイアス電圧はそれに対応して減少する。 （もっと読む）

【課題】ＰＬＬ回路において、アナログ回路のデジタル化によって生じる量子化雑音を抑制することができる技術を提供する。
【解決手段】基準信号ＲＥＦと分周後の信号ＤＩＶとの位相及び周波数を比較してデジタル値に変換するデジタル位相周波数比較器（ＤＰＦＤ）１０１と、デジタル位相周波数比較器１０１の出力から高周波雑音成分を除去するデジタルループフィルタ（ＤＬＦ）１０２と、デジタルループフィルタ１０２の出力のデジタル値をアナログ値に変換するデジタルアナログ変換器（ＤＡＣ）１０５と、デジタルアナログ変換器１０５の出力から高周波雑音成分を除去するアナログフィルタ（ＡｎＦ）１０６と、アナログフィルタ１０６の出力に基づいて周波数が制御される電圧制御発振器（ＶＣＯ）１０３と、電圧制御発振器１０３の出力を分周し、分周後の信号ＤＩＶを出力する分周器（ＤＩＶ）１０４とを備える。 （もっと読む）

【課題】発振周波数を制御するＰＬＬ回路で生成可能な制御電圧の最大値を低電圧化しても、可変容量ダイオードに印加される電圧の可変範囲を広げることができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ること。
【解決手段】この電圧制御発振回路１は、発振用トランジスタ２と、可変容量ダイオード１６を有し発振用トランジスタ２に接続された共振回路１３と、電源電圧が印加される電源端子Ｔ２とグラウンドとの間に介挿されると共に可変容量ダイオード１６に対して並列に接続されたコレクタ抵抗ＲＣと、コレクタ抵抗ＲＣのグラウンド側の端部とグラウンドとの間に介挿され発振周波数を制御する制御電圧が印加される制御用トランジスタ２１とを具備する。 （もっと読む）

【課題】双方の信号線路の遅延を容易に一致させることができると共に、不要信号を相殺することができる。
【解決手段】この電圧制御発振回路は、発振回路部１と、発振信号を分岐すると共に互いに位相の反転した第１及び第２の信号を別々に出力する出力分波回路２と、出力分波回路２の出力段に並列に接続され同一構成を有し、トラップ周波数が異なるトラップ回路３、４と、トラップ回路の出力を合成する出力再合成回路とを備える。発振回路部１の電圧制御信号をトラップ回路３、４のバラクタダイオード３２，３４に印加してトラップ回路３、４のトラップ周波数を発振周波数に連動させる。 （もっと読む）