電圧制御発振回路およびクロック信号生成回路
【課題】制御電圧に対する可変容量の容量値の変化の線形性を向上して位相ノイズを低減した電圧制御発振回路の実現。
【解決手段】制御電圧に応じて発振周波数が変化する発振信号OUT,OUTXを出力する電圧制御発振回路において、印加電圧に応じて容量値が変化する複数の可変容量VAC1-VAC4と、制御電圧を分圧して複数の可変容量に印加する分圧電圧VT,VT1-VT3を生成する分圧電圧生成部R1-R4と、を備える。
【解決手段】制御電圧に応じて発振周波数が変化する発振信号OUT,OUTXを出力する電圧制御発振回路において、印加電圧に応じて容量値が変化する複数の可変容量VAC1-VAC4と、制御電圧を分圧して複数の可変容量に印加する分圧電圧VT,VT1-VT3を生成する分圧電圧生成部R1-R4と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線送受信機などに使用される電圧制御発振回路に関する。
【背景技術】
【０００２】
クロック信号を発生するために電圧制御発振回路が広く使用されている。例えば、無線送受信機では、電圧制御発振回路を有するＰＬＬ(Phase Locked Loop)回路により基準クロック信号を生成するために使用される。
【０００３】
図１は、電圧制御発振回路の基本構成を示す図である。図１に示すように、電圧制御発振回路は、差動接続（逆並列接続）した２個のトランジスタＴ１およびＴ２と、Ｔ１およびＴ２の一方の端子に共通に接続される定電流源ＳＩと、一方の端がＴ１およびＴ２の他方の端子にそれぞれ接続され、他方の端が共通に接地された２個のインダクタンス素子Ｌ１およびＬ２と、Ｔ１およびＴ２の他方の端子間に接続された可変容量ＶＡＣと、を有する。Ｔ１およびＴ２の他方の端子から、相補の発振信号ＯＵＴおよびＯＵＴＸが出力される。
【０００４】
可変容量ＶＡＣは、例えば、バラクタダイオードで実現され、印加電圧に応じて容量が変化する。したがって、図１の電圧制御発振回路では、制御電圧ＶＴに応じて可変容量ＶＡＣの容量が変化し、それに応じて発振周波数が変化する。
【０００５】
図１の電圧制御発振回路については広く知られているので、これ以上の詳しい説明は省略する。
【０００６】
図２は、制御電圧ＶＴに対する可変容量ＶＡＣの容量値の変化を示す図である。図２に示すように、可変容量ＶＡＣの容量値は、制御電圧ＶＴの所定の範囲での変化に応じて変化する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２３６２１８号公報
【特許文献２】特開２００５−１０２２２６公報
【特許文献３】特開２００５−３１８５０９号公報
【特許文献４】特開２００６−３３０７１号公報
【非特許文献】
【０００８】
【非特許文献１】Behzad Razavi “A 1.8GHz CMOS Voltage-Controlled Oscillator”ISSCC97/SESSION 23/ANALOG TECHNIQUES/PAPER SP 23.6
【発明の概要】
【発明が解決しようとする課題】
【０００９】
電圧制御発振回路の重要な特性に位相ノイズ特性がある。電圧制御発振回路の位相ノイズを低減するためには、制御電圧ＶＴの変化に対する可変容量ＶＡＣの容量値の変化の線形性の向上、および制御電圧に対する電圧制御発振回路の発振周波数のゲイン（ＫＶＣＯ（Ｈｚ／Ｖ））の低減が必要である。このゲインは、電圧制御発振回路の可変容量の容量値の制御電圧に対する変化率 （ＫＣ（Ｆ／Ｖ））に比例するので、電圧制御発振回路の位相ノイズを低減するには、変化率ＫＣの低減および線形性の向上が必要である。
【００１０】
このように、従来の電圧制御発振回路では、制御電圧に対する可変容量の容量値の変化は非線形性が大きく、変化率ＫＣが大きいため、電圧制御発振回路の位相ノイズを低減する上での障害になっていた。
【課題を解決するための手段】
【００１１】
実施形態の電圧制御発振回路は、制御電圧に応じて発振周波数が変化する発振信号を出力する電圧制御発振回路であり、可変容量を複数の可変容量に分割し、分圧電圧生成部において制御電圧を分圧して生成した分圧電圧を、複数の可変容量に印加する。
【発明の効果】
【００１２】
実施形態の電圧制御発振回路では、制御電圧に対する可変容量の容量値の変化特性が比較的線形に近い範囲を有効に利用することになるので、制御電圧に対する可変容量の容量値の変化の線形性が向上する。
【００１３】
また、複数の可変容量のそれぞれの容量値と、分圧電圧の組み合わせにより、制御電圧に対する可変容量の容量値の変化範囲を精密に設定することが可能になる。
【図面の簡単な説明】
【００１４】
【図１】図１は、従来の電圧制御発振回路の基本構成を示す図である。
【図２】図２は、従来の電圧制御発振回路の可変容量の制御電圧に対する容量値の変化を示す図である。
【図３】図３は、第１実施形態の電圧制御発振回路の回路構成を示す図である。
【図４】図４は、第１実施形態の電圧制御発振回路の複数の可変容量の制御電圧に対する容量値の変化を示す図である。
【図５】図５は、第１実施形態の電圧制御発振回路の複数の可変容量の制御電圧に対する容量値の変化の微分値を示す図である。
【図６】図６は、第１実施形態の電圧制御発振回路の複数の可変容量の容量値を合成した合成容量値の制御電圧に対する変化を示す図である。
【図７】図７は、第１実施形態の電圧制御発振回路の複数の可変容量の容量値を合成した合成容量値の制御電圧に対する変化の微分値を示す図である。
【図８】図８は、第２実施形態の電圧制御発振回路の回路構成を示す図である。
【図９】図９は、第３実施形態の電圧制御発振回路の回路構成を示す図である。
【図１０】図１０は、第３実施形態の電圧制御発振回路の特性を示す図である。
【図１１】図１１は、第４実施形態の電圧制御発振回路の回路構成を示す図である。
【図１２】図１２は、第５実施形態の電圧制御発振回路の回路構成を示す図である。
【図１３】図１３は、第６実施形態の電圧制御発振回路の回路構成を示す図である。
【図１４】図１４は、第７実施形態の電圧制御発振回路の回路構成を示す図である。
【図１５】図１５は、実施形態の電圧制御発振回路を適用するＰＬＬ回路の構成例を示す図である。
【発明を実施するための形態】
【００１５】
図３は、第１実施形態の電圧制御発振回路の構成を示す図である。
【００１６】
図３に示すように、第１実施形態の電圧制御発振回路は、発振するように差動接続（逆並列接続）した２個のトランジスタＴ１およびＴ２と、Ｔ１およびＴ２の一方の端子に共通に接続される定電流源ＳＩと、一方の端がＴ１およびＴ２の他方の端子にそれぞれ接続され、他方の端が共通に接地された２個のインダクタンス素子Ｌ１およびＬ２と、Ｔ１およびＴ２の他方の端子間に接続された複数（ここでは４個）の可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４と、制御電圧ＶＴの入力端子と接地電圧源との間に直列に接続された複数（ここでは４個）の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を有する分圧電圧生成部と、を有し、制御電圧ＶＴが可変容量ＶＡＣ１に印加され、分圧電圧生成部で生成された分圧電圧ＶＴ１，ＶＴ２，ＶＴ３がそれぞれ可変容量ＶＡＣ２，ＶＡＣ３，ＶＡＣ４に印加される。Ｔ１およびＴ２の他方の端子から、相補の発振信号ＯＵＴおよびＯＵＴＸが出力される。
【００１７】
第１実施形態の電圧制御発振回路においては、例えば、トランジスタＴ１およびＴ２は、チャネル長が０．１２μｍでチャネル幅が１００μｍのＮＭＯＳトランジスタである。可変容量ＶＡＣ２，ＶＡＣ３，ＶＡＣ４は、バラクタダイオードであり、それぞれ０．５ｐＦの中心容量を有する。インダクタンス素子Ｌ１およびＬ２は、１．２Ｈのインダクタンスを有する。抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４は、それぞれ１００ｋオームの抵抗値を有する。したがって、ＶＴ１は３／４ＶＴであり、ＶＴ２は１／２ＶＴであり、ＶＴ１は１／４ＶＴである。
【００１８】
図４は、制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の変化を示す図である。また、図５は、制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の変化の微分値を示す。図４および図５において、ＡがＶＡＣ１の容量値およびその微分値を、ＢＡがＶＡＣ２の容量値およびその微分値を、ＣがＶＡＣ３の容量値およびその微分値を、ＤがＶＡＣ４の容量値およびその微分値を示す。
【００１９】
図４および図５に示されるように、分圧された小さい制御電圧が印加される可変容量ほど線形性が向上する。図５において、微分値の変化が小さいほどＫＣが小さいことを示し、一定であるほど線形な特性であることを示す。分圧された小さい制御電圧が印加されるほど、微分値の半値幅が広くなり、線形性が向上することが分かる。
【００２０】
図３に示すように、電圧制御発振回路における容量値は、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値を加算したものとなる。図６は、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値を加算した合成容量値の制御電圧ＶＴに対する変化を示す。図６において、Ｐで示すグラフが合成容量値の変化を示す。図６において、Ｑは図２に示した従来例の場合の容量値の変化、すなわち制御電圧ＶＴが印加された場合の容量値の変化を、参考例として示す。また、図７は、制御電圧ＶＴに対する合成容量値の変化の微分値を示す図であり、Ｐが合成容量値の変化の微分値を示す。図７において、Ｑは図２に示した従来例の場合の容量値の変化の微分値、すなわち制御電圧ＶＴが印加された場合の容量値の変化の微分値を、参考例として示す。
【００２１】
例えば、図７において、変化の微分値のピークに対して半値となる半値幅は、制御電圧ＶＴが印加される従来例では−０．１４Ｖから＋０．２４Ｖの０．３８Ｖである。これに対して、第１実施形態における合成容量値の変化の微分値の半値幅は、−０．４３Ｖから＋０．７Ｖの１．１３Ｖに広がる。
【００２２】
上記の説明では、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４がすべて同じ中心容量を有し、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有し、ＶＴ１が３／４ＶＴ、ＶＴ２が１／２ＶＴ、ＶＴ１が１／４ＶＴである例を説明した。この場合、合成容量の制御電圧に対するゲインは、従来例の約６３％になる。各可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値および抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値は、この例に限定されず、所望の値に設定してもよい。
【００２３】
例えば、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の比率を、４：１：８：２とする。可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値は、バラクタダイオードのチャネル幅に関係するので、チャネル幅を上記の比率に設定することにより実現できる。そして、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有する場合には、合成容量の制御電圧に対するゲインは、約６２％になる。
【００２４】
また、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の比率を、８：１：２：４とし、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有する場合には、合成容量の制御電圧に対するゲインは、約７２％になる。
【００２５】
さらに、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の比率を、１：４：８：２とし、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有する場合には、合成容量の制御電圧に対するゲインは、約５７％になる。
【００２６】
このように、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の比率を適宜設定することにより、低減するゲインを各種の値に設定できる。上記の例では、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有する例を説明したが、異なる値に設定することも可能であり、その場合には可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値と組み合わせることにより、ゲインを所望の値により精密に低減することが可能である。
【００２７】
ここで、電圧制御発振回路をＩＣ内で製作する場合、製造上のばらつきを抑制するため、抵抗の抵抗値やバラクタダイオードの容量値を連続した任意の値に設定することは難しく、実際には整数比に設定することになる。例えば、制御電圧ＶＴを４９％の電圧に変化させるには、１００個の抵抗要素を作り、４９：５１となるように接続する。このため、精密な制御電圧の設定には多数の抵抗を製作する必要があり、回路面積が大きくなり、消費電力も増加するという問題が生じる。
【００２８】
これに対して、第１実施形態では、複数の可変容量を設け、抵抗列を有する分圧電圧生成回路で分圧電圧を生成して複数の可変容量に印加する。そのため、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値を整数比で異ならせ、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を整数比で異ならせた場合、回路面積および消費電力の比較的小さな増加のみで、ゲイン設定値を多数選択可能になる。
【００２９】
図８は、第２実施形態の電圧制御発振回路の構成を示す図であり、（Ａ）が全体構成を、（Ｂ）が可変抵抗の構成例を示す。
【００３０】
図８の（Ａ）に示すように、第２実施形態の電圧制御発振回路は、第１実施形態において、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を可変抵抗ＶＲ１，ＶＲ２，ＶＲ３，ＶＲ４とし、可変抵抗ＶＲ１，ＶＲ２，ＶＲ３，ＶＲ４を制御するコントローラ１０を設けたことが異なる。なお、可変容量の個数を３個にしている。可変抵抗は、例えば、図８の（Ｂ）に示すように、抵抗要素Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４とそれぞれ並列に、スイッチとして動作するトランジスタＴ５，Ｔ６，Ｔ７，Ｔ８を接続することにより実現できる。コントローラ１０は、トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８のゲートに制御信号を印加する。トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８のそれぞれがオフ状態の時には、対応する抵抗要素が抵抗として機能し、トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８のそれぞれがオン状態の時には、対応する抵抗要素がバイパスされる。
【００３１】
第２実施形態の電圧制御発振回路では、可変抵抗ＶＲ１，ＶＲ２，ＶＲ３，ＶＲ４の抵抗値を設定することにより、ゲインの低減率を所望の値に設定することが可能であり、複数の可変容量の容量値を異ならせることにより、ゲインを所望の値に設定できる。
【００３２】
図９は、第３実施形態の電圧制御発振回路の構成を示す図である。
【００３３】
図９に示すように、第３実施形態の電圧制御発振回路は、第１実施形態において、分圧電圧生成部をダイオードを含む回路であることが異なる。第３実施形態の分圧電圧生成部は、制御電圧ＶＴの入力端子と接地電圧源との間に直列に接続された複数（ここでは３個）のダイオードＤ１，Ｄ２，Ｄ３および抵抗Ｒ４２と、Ｄ１とＤ２の接続ノードとＶＡＣ２の間に接続された抵抗Ｒ２１と、Ｄ１とＤ２の接続ノードと接地電圧端子の間に接続された抵抗Ｒ２２と、Ｄ２とＤ３の接続ノードとＶＡＣ３の間に接続された抵抗Ｒ３１と、Ｄ２とＤ３の接続ノードと接地電圧端子の間に接続された抵抗Ｒ３２と、Ｄ３と抵抗Ｒ４２の接続ノードとＶＡＣ４の間に接続された抵抗Ｒ４１と、を有する。
【００３４】
ダイオードＤ１は、制御電圧ＶＴを閾値電圧だけシフトする。したがって、ＶＡＣ２に印加される電圧は、制御電圧ＶＴを閾値電圧分だけ低下させ、低電圧部分をカットした電圧になる。ダイオードＤ２は、ダイオードＤ１によりシフトされた制御電圧ＶＴをさらに閾値電圧だけ、すなわち閾値電圧の２倍だけシフトする。したがって、ＶＡＣ３に印加される電圧は、制御電圧ＶＴを閾値電圧の２倍だけ低下させ、低電圧部分をカットした電圧になる。ＶＡＣ４に印加される電圧も同様である。
【００３５】
図１０の（Ａ）は、第３実施形態における制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の変化を示す図である。図１０の（Ｂ）は、制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の変化の微分値を示す。図１０の（Ａ）および（Ｂ）において、ＡがＶＡＣ１の容量値およびその微分値を、ＢＡがＶＡＣ２の容量値およびその微分値を、ＣがＶＡＣ３の容量値およびその微分値を、ＤがＶＡＣ４の容量値およびその微分値を示す。図４および図５に示されるように、制御電圧ＶＴに対する容量値の変化および微分値の変化がシフトする。
【００３６】
図１０の（Ｃ）は、第３実施形態における制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の合成容量値の変化を示す図である。図１０の（Ｄ）は、制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の合成容量値の変化の微分値を示す。図１０の（Ｃ）において、Ｐで示すグラフが合成容量値の変化を示し、Ｑは図２に示した制御電圧ＶＴが印加された場合の容量値の変化を示す。同様に、図１０の（Ｄ）において、Ｐが合成容量値の変化の微分値を、Ｑが制御電圧ＶＴが印加された場合の容量値の変化の微分値を示す。
【００３７】
図１０から明らかなように、第３実施形態でも、合成容量値の変化は緩くなり、微分値の半値幅が広くなり、線形性が向上することが分かる。
【００３８】
図１１は、第４実施形態の電圧制御発振回路の構成を示す図である。
【００３９】
図１１に示すように、第４実施形態の電圧制御発振回路は、第１実施形態において、複数の可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３と並列に、２組の粗調整容量を接続可能にしたことが異なる。なお、可変容量の個数を３個にしている。
【００４０】
第１の粗調整容量の組は、容量Ｃ１１とＣ１２の端子間にスイッチとして動作するトランジスタＴ４１を接続したもので、容量Ｃ１１とＣ１２のほかの端子は可変容量に接続される。信号Ｂ１によりトランジスタＴ４１がオンした場合には、直列に接続した容量Ｃ１１とＣ１２が、可変容量に並列に接続され、電圧制御発振回路の容量を増加させる。信号Ｂ１によりトランジスタＴ４１がオフした場合には、直列に接続した容量Ｃ１１とＣ１２は、可変容量に並列に接続されず、電圧制御発振回路の容量を増加させない。
【００４１】
同様に、第２の粗調整容量の組は、容量Ｃ２１とＣ２２の端子間にスイッチとして動作するトランジスタＴ４２を接続したもので、容量Ｃ２１とＣ２２のほかの端子は可変容量に接続される。信号Ｂ２によりトランジスタＴ４１がオンした場合には、直列に接続した容量Ｃ２１とＣ２２が、可変容量に並列に接続され、電圧制御発振回路の容量を増加させる。信号Ｂ２によりトランジスタＴ４２がオフした場合には、直列に接続した容量Ｃ２１とＣ２２は、可変容量に並列に接続されず、電圧制御発振回路の容量を増加させない。
【００４２】
第４実施形態の電圧制御発振回路では、信号Ｂ１およびＢ２により、電圧制御発振回路のベースとなる容量を段階的に変化せ、変化させたベース容量を基準として容量を可変、すなわち電圧制御発振回路の出力周波数を変化させることができる。例えば、無線送受信機などでは、通信に使用する無線周波数の帯域を切り替えるが、帯域を切り替えた場合も、１個のＰＬＬ回路で、無線周波数の基準クロック信号を生成することが要求される。第４実施形態の電圧制御発振回路はこのようなＰＬＬ回路で使用するのに適しており、帯域の切り替えに応じて信号Ｂ１およびＢ２によりベース容量を選択する。
【００４３】
図１２は、第５実施形態の電圧制御発振回路の構成を示す図である。
【００４４】
図１２に示すように、第５実施形態の電圧制御発振回路は、第１実施形態において、複数の可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３を１組として、３組の可変容量を並列に接続したことが異なる。なお、各組の可変容量の個数は３個にしている。
【００４５】
第１の可変容量の組は、３個の可変容量ＶＡＣ１１，ＶＡＣ１２，ＶＡＣ１３を有する。ＶＡＣ１１は、トランジスタＴ１１を介して制御信号ＶＴの入力端子に接続されると共に、トランジスタＴ１０を介して電源電圧源に接続される。ＶＡＣ１２は、トランジスタＴ１２を介してＲ１とＲ２の接続ノードに接続されると共に、トランジスタＴ１０を介して電源電圧源に接続される。ＶＡＣ１３は、トランジスタＴ１３を介してＲ２とＲ３の接続ノードに接続されると共に、トランジスタＴ１０を介して電源電圧源に接続される。トランジスタＴ１０はＮＭＯＳトランジスタであり、トランジスタＴ１１−Ｔ１３はＰＭＯＳトランジスタであり、信号Ｂ３に応じて逆の動作、すなわち相補的に動作する。
【００４６】
したがって、信号Ｂ３がＬの場合、トランジスタＴ１１−Ｔ１３はオンして、制御電圧ＶＴ、分圧電圧ＶＴ１，ＶＴ２が、可変容量ＶＡＣ１１，ＶＡＣ１２，ＶＡＣ１３に印加される。信号Ｂ３がＨの場合、トランジスタＴ１０がオンして、電源電圧が可変容量ＶＡＣ１１，ＶＡＣ１２，ＶＡＣ１３に印加される。これにより、ＶＡＣ１１，ＶＡＣ１２，ＶＡＣ１３の容量は、飽和容量値になる。
【００４７】
ほかの第２および第３の可変容量の組についても同様であり、説明は省略する。
【００４８】
第５実施形態の電圧制御発振回路では、第１実施形態と同様に、各可変容量の組では３個の可変容量をそれぞれ設定可能であり、容量値を異ならせることにより、ゲインの低減率を所望の値に設定することが可能である。そして、各組の対応する容量値の比を適宜設定し、さらに信号Ｂ３からＢ５を適宜設定することにより、容量値を段階的に変化させること、すなわち電圧制御発振回路の出力周波数を段階的に変化させることができる。
【００４９】
ここで、第４実施形態の電圧制御発振回路では、ベース容量を段階的に変化させるが、複数個の可変容量により変化される容量範囲は同じであり、制御電圧ＶＴに対するゲインは同じで変化しない。これに対して、第５実施形態の電圧制御発振回路では、接続する可変容量の組の個数を変化させることにより、容量範囲を変えることができ、制御電圧ＶＴに対するゲインも変化する。例えば、第１から第３の可変容量の組内における３個の可変容量の容量値の比率は等しくし、その上で第１から第３の可変容量の組内の対応する可変容量の容量値の比率を１：１：２にする。Ｂ３をＬにして第１の可変容量の組のみを接続状態にした時を第１状態、Ｂ３およびＢ４をＬにして第１および第２の可変容量の組を接続状態にした時を第２状態、Ｂ３からＢ５をＬにして第１から第３の可変容量の組を接続状態にした時を第３状態とする。第１状態、第２状態および第３状態での各状態のベース容量および制御電圧ＶＴに対するゲインの傾きは、１：２：４となる。例えば、選択した帯域のベース周波数に応じて、電圧制御発振回路が応答できる周波数範囲が比例して変化する場合があるが、第５実施形態の電圧制御発振回路はこのような応用に適している。
【００５０】
図１３は、第６実施形態の電圧制御発振回路の構成を示す図である。
【００５１】
第６実施形態の電圧制御発振回路では、第１実施形態の電圧制御発振回路に、第２から第４実施形態で説明した特徴をまとめて適用している。ダイオードＤ１およびＤ２は、可変抵抗ＶＲ１とＶＲ２の接続ノードおよびＶＲ２とＶＲ３の接続ノードに接続している。また粗調整容量の組はｎ組設けられている。ほかの部分は、第２から第４実施形態での説明から動作は容易に理解できるので、説明は省略する。
【００５２】
図１４は、第７実施形態の電圧制御発振回路の構成を示す図である。
【００５３】
第７実施形態の電圧制御発振回路は、第１実施形態において、Ｐ型バラクタダイオードＶＡＣ１Ｐ，ＶＡＣ２Ｐ，ＶＡＣ３ＰとＮ型バラクタダイオードＶＡＣ１Ｎ，ＶＡＣ２Ｎ，ＶＡＣ３Ｎをそれぞれ組み合わせて各可変容量を形成していることが異なる。各組のＰ型バラクタダイオードとＮ型バラクタダイオードは、同じ制御電圧が印加される。
【００５４】
バラクタダイオードにはＰ型とＮ型があり、Ｐ型とＮ型のバラクタダイオードは逆の特性を有する。そのため、ゲインの絶対値に少しの差を有する２個のＰ型とＮ型のバラクタダイオードを並列に接続することにより、特性が相互に相殺して、ゲインが非常に小さい特性を得ることができるので、精密な設定が可能になる。なお、すべての可変容量をＰ型とＮ型のバラクタダイオードの組み合わせとする必要はなく、一部の可変容量のみをＰ型とＮ型のバラクタダイオードの組み合わせとしてもよい。
【００５５】
以上、電圧可変発振回路の実施形態を説明したが、実施形態の電圧可変発振回路は、いろいろな部分に適用可能である。例えば、図１５は、広く知られたＰＬＬ(Phase Locked Loop)の構成を示す図である。ＰＬＬ回路は、位相比較器２１と、チャージポンプ２２と、ループフィルタ２３と、電圧制御発振回路（ＶＣＯ）２４と、を有する。ループフィルタ２３は、抵抗Ｒおよび容量Ｃを有する。ＰＬＬ回路については広く知られているので説明は省略するが、上記の実施形態の電圧可変発振回路は、ＶＣＯ２４として使用される。上記の実施形態の電圧可変発振回路は、特に無線送受信機で基準クロック信号を生成するＰＬＬ回路で使用するのに適している。
【００５６】
以上、実施形態を説明したが、開示の技術は、記載した実施形態に限定されるものでなく、各種の変形例が可能であることは、当業者には容易に理解されることである。
【符号の説明】
【００５７】
１０ コントローラ
ＳＩ 定電流源
Ｔ１，Ｔ２，Ｔ５−Ｔ８ トランジスタ
Ｌ１，Ｌ２ インダクタンス素子
Ｒ１−Ｒ４ 抵抗
ＶＡＣ１−ＶＡＣ４ 可変容量
【技術分野】
【０００１】
本発明は、無線送受信機などに使用される電圧制御発振回路に関する。
【背景技術】
【０００２】
クロック信号を発生するために電圧制御発振回路が広く使用されている。例えば、無線送受信機では、電圧制御発振回路を有するＰＬＬ(Phase Locked Loop)回路により基準クロック信号を生成するために使用される。
【０００３】
図１は、電圧制御発振回路の基本構成を示す図である。図１に示すように、電圧制御発振回路は、差動接続（逆並列接続）した２個のトランジスタＴ１およびＴ２と、Ｔ１およびＴ２の一方の端子に共通に接続される定電流源ＳＩと、一方の端がＴ１およびＴ２の他方の端子にそれぞれ接続され、他方の端が共通に接地された２個のインダクタンス素子Ｌ１およびＬ２と、Ｔ１およびＴ２の他方の端子間に接続された可変容量ＶＡＣと、を有する。Ｔ１およびＴ２の他方の端子から、相補の発振信号ＯＵＴおよびＯＵＴＸが出力される。
【０００４】
可変容量ＶＡＣは、例えば、バラクタダイオードで実現され、印加電圧に応じて容量が変化する。したがって、図１の電圧制御発振回路では、制御電圧ＶＴに応じて可変容量ＶＡＣの容量が変化し、それに応じて発振周波数が変化する。
【０００５】
図１の電圧制御発振回路については広く知られているので、これ以上の詳しい説明は省略する。
【０００６】
図２は、制御電圧ＶＴに対する可変容量ＶＡＣの容量値の変化を示す図である。図２に示すように、可変容量ＶＡＣの容量値は、制御電圧ＶＴの所定の範囲での変化に応じて変化する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２３６２１８号公報
【特許文献２】特開２００５−１０２２２６公報
【特許文献３】特開２００５−３１８５０９号公報
【特許文献４】特開２００６−３３０７１号公報
【非特許文献】
【０００８】
【非特許文献１】Behzad Razavi “A 1.8GHz CMOS Voltage-Controlled Oscillator”ISSCC97/SESSION 23/ANALOG TECHNIQUES/PAPER SP 23.6
【発明の概要】
【発明が解決しようとする課題】
【０００９】
電圧制御発振回路の重要な特性に位相ノイズ特性がある。電圧制御発振回路の位相ノイズを低減するためには、制御電圧ＶＴの変化に対する可変容量ＶＡＣの容量値の変化の線形性の向上、および制御電圧に対する電圧制御発振回路の発振周波数のゲイン（ＫＶＣＯ（Ｈｚ／Ｖ））の低減が必要である。このゲインは、電圧制御発振回路の可変容量の容量値の制御電圧に対する変化率 （ＫＣ（Ｆ／Ｖ））に比例するので、電圧制御発振回路の位相ノイズを低減するには、変化率ＫＣの低減および線形性の向上が必要である。
【００１０】
このように、従来の電圧制御発振回路では、制御電圧に対する可変容量の容量値の変化は非線形性が大きく、変化率ＫＣが大きいため、電圧制御発振回路の位相ノイズを低減する上での障害になっていた。
【課題を解決するための手段】
【００１１】
実施形態の電圧制御発振回路は、制御電圧に応じて発振周波数が変化する発振信号を出力する電圧制御発振回路であり、可変容量を複数の可変容量に分割し、分圧電圧生成部において制御電圧を分圧して生成した分圧電圧を、複数の可変容量に印加する。
【発明の効果】
【００１２】
実施形態の電圧制御発振回路では、制御電圧に対する可変容量の容量値の変化特性が比較的線形に近い範囲を有効に利用することになるので、制御電圧に対する可変容量の容量値の変化の線形性が向上する。
【００１３】
また、複数の可変容量のそれぞれの容量値と、分圧電圧の組み合わせにより、制御電圧に対する可変容量の容量値の変化範囲を精密に設定することが可能になる。
【図面の簡単な説明】
【００１４】
【図１】図１は、従来の電圧制御発振回路の基本構成を示す図である。
【図２】図２は、従来の電圧制御発振回路の可変容量の制御電圧に対する容量値の変化を示す図である。
【図３】図３は、第１実施形態の電圧制御発振回路の回路構成を示す図である。
【図４】図４は、第１実施形態の電圧制御発振回路の複数の可変容量の制御電圧に対する容量値の変化を示す図である。
【図５】図５は、第１実施形態の電圧制御発振回路の複数の可変容量の制御電圧に対する容量値の変化の微分値を示す図である。
【図６】図６は、第１実施形態の電圧制御発振回路の複数の可変容量の容量値を合成した合成容量値の制御電圧に対する変化を示す図である。
【図７】図７は、第１実施形態の電圧制御発振回路の複数の可変容量の容量値を合成した合成容量値の制御電圧に対する変化の微分値を示す図である。
【図８】図８は、第２実施形態の電圧制御発振回路の回路構成を示す図である。
【図９】図９は、第３実施形態の電圧制御発振回路の回路構成を示す図である。
【図１０】図１０は、第３実施形態の電圧制御発振回路の特性を示す図である。
【図１１】図１１は、第４実施形態の電圧制御発振回路の回路構成を示す図である。
【図１２】図１２は、第５実施形態の電圧制御発振回路の回路構成を示す図である。
【図１３】図１３は、第６実施形態の電圧制御発振回路の回路構成を示す図である。
【図１４】図１４は、第７実施形態の電圧制御発振回路の回路構成を示す図である。
【図１５】図１５は、実施形態の電圧制御発振回路を適用するＰＬＬ回路の構成例を示す図である。
【発明を実施するための形態】
【００１５】
図３は、第１実施形態の電圧制御発振回路の構成を示す図である。
【００１６】
図３に示すように、第１実施形態の電圧制御発振回路は、発振するように差動接続（逆並列接続）した２個のトランジスタＴ１およびＴ２と、Ｔ１およびＴ２の一方の端子に共通に接続される定電流源ＳＩと、一方の端がＴ１およびＴ２の他方の端子にそれぞれ接続され、他方の端が共通に接地された２個のインダクタンス素子Ｌ１およびＬ２と、Ｔ１およびＴ２の他方の端子間に接続された複数（ここでは４個）の可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４と、制御電圧ＶＴの入力端子と接地電圧源との間に直列に接続された複数（ここでは４個）の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を有する分圧電圧生成部と、を有し、制御電圧ＶＴが可変容量ＶＡＣ１に印加され、分圧電圧生成部で生成された分圧電圧ＶＴ１，ＶＴ２，ＶＴ３がそれぞれ可変容量ＶＡＣ２，ＶＡＣ３，ＶＡＣ４に印加される。Ｔ１およびＴ２の他方の端子から、相補の発振信号ＯＵＴおよびＯＵＴＸが出力される。
【００１７】
第１実施形態の電圧制御発振回路においては、例えば、トランジスタＴ１およびＴ２は、チャネル長が０．１２μｍでチャネル幅が１００μｍのＮＭＯＳトランジスタである。可変容量ＶＡＣ２，ＶＡＣ３，ＶＡＣ４は、バラクタダイオードであり、それぞれ０．５ｐＦの中心容量を有する。インダクタンス素子Ｌ１およびＬ２は、１．２Ｈのインダクタンスを有する。抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４は、それぞれ１００ｋオームの抵抗値を有する。したがって、ＶＴ１は３／４ＶＴであり、ＶＴ２は１／２ＶＴであり、ＶＴ１は１／４ＶＴである。
【００１８】
図４は、制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の変化を示す図である。また、図５は、制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の変化の微分値を示す。図４および図５において、ＡがＶＡＣ１の容量値およびその微分値を、ＢＡがＶＡＣ２の容量値およびその微分値を、ＣがＶＡＣ３の容量値およびその微分値を、ＤがＶＡＣ４の容量値およびその微分値を示す。
【００１９】
図４および図５に示されるように、分圧された小さい制御電圧が印加される可変容量ほど線形性が向上する。図５において、微分値の変化が小さいほどＫＣが小さいことを示し、一定であるほど線形な特性であることを示す。分圧された小さい制御電圧が印加されるほど、微分値の半値幅が広くなり、線形性が向上することが分かる。
【００２０】
図３に示すように、電圧制御発振回路における容量値は、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値を加算したものとなる。図６は、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値を加算した合成容量値の制御電圧ＶＴに対する変化を示す。図６において、Ｐで示すグラフが合成容量値の変化を示す。図６において、Ｑは図２に示した従来例の場合の容量値の変化、すなわち制御電圧ＶＴが印加された場合の容量値の変化を、参考例として示す。また、図７は、制御電圧ＶＴに対する合成容量値の変化の微分値を示す図であり、Ｐが合成容量値の変化の微分値を示す。図７において、Ｑは図２に示した従来例の場合の容量値の変化の微分値、すなわち制御電圧ＶＴが印加された場合の容量値の変化の微分値を、参考例として示す。
【００２１】
例えば、図７において、変化の微分値のピークに対して半値となる半値幅は、制御電圧ＶＴが印加される従来例では−０．１４Ｖから＋０．２４Ｖの０．３８Ｖである。これに対して、第１実施形態における合成容量値の変化の微分値の半値幅は、−０．４３Ｖから＋０．７Ｖの１．１３Ｖに広がる。
【００２２】
上記の説明では、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４がすべて同じ中心容量を有し、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有し、ＶＴ１が３／４ＶＴ、ＶＴ２が１／２ＶＴ、ＶＴ１が１／４ＶＴである例を説明した。この場合、合成容量の制御電圧に対するゲインは、従来例の約６３％になる。各可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値および抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値は、この例に限定されず、所望の値に設定してもよい。
【００２３】
例えば、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の比率を、４：１：８：２とする。可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値は、バラクタダイオードのチャネル幅に関係するので、チャネル幅を上記の比率に設定することにより実現できる。そして、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有する場合には、合成容量の制御電圧に対するゲインは、約６２％になる。
【００２４】
また、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の比率を、８：１：２：４とし、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有する場合には、合成容量の制御電圧に対するゲインは、約７２％になる。
【００２５】
さらに、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の比率を、１：４：８：２とし、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有する場合には、合成容量の制御電圧に対するゲインは、約５７％になる。
【００２６】
このように、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の比率を適宜設定することにより、低減するゲインを各種の値に設定できる。上記の例では、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がすべて同じ抵抗値を有する例を説明したが、異なる値に設定することも可能であり、その場合には可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値と組み合わせることにより、ゲインを所望の値により精密に低減することが可能である。
【００２７】
ここで、電圧制御発振回路をＩＣ内で製作する場合、製造上のばらつきを抑制するため、抵抗の抵抗値やバラクタダイオードの容量値を連続した任意の値に設定することは難しく、実際には整数比に設定することになる。例えば、制御電圧ＶＴを４９％の電圧に変化させるには、１００個の抵抗要素を作り、４９：５１となるように接続する。このため、精密な制御電圧の設定には多数の抵抗を製作する必要があり、回路面積が大きくなり、消費電力も増加するという問題が生じる。
【００２８】
これに対して、第１実施形態では、複数の可変容量を設け、抵抗列を有する分圧電圧生成回路で分圧電圧を生成して複数の可変容量に印加する。そのため、可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値を整数比で異ならせ、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を整数比で異ならせた場合、回路面積および消費電力の比較的小さな増加のみで、ゲイン設定値を多数選択可能になる。
【００２９】
図８は、第２実施形態の電圧制御発振回路の構成を示す図であり、（Ａ）が全体構成を、（Ｂ）が可変抵抗の構成例を示す。
【００３０】
図８の（Ａ）に示すように、第２実施形態の電圧制御発振回路は、第１実施形態において、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を可変抵抗ＶＲ１，ＶＲ２，ＶＲ３，ＶＲ４とし、可変抵抗ＶＲ１，ＶＲ２，ＶＲ３，ＶＲ４を制御するコントローラ１０を設けたことが異なる。なお、可変容量の個数を３個にしている。可変抵抗は、例えば、図８の（Ｂ）に示すように、抵抗要素Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４とそれぞれ並列に、スイッチとして動作するトランジスタＴ５，Ｔ６，Ｔ７，Ｔ８を接続することにより実現できる。コントローラ１０は、トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８のゲートに制御信号を印加する。トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８のそれぞれがオフ状態の時には、対応する抵抗要素が抵抗として機能し、トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８のそれぞれがオン状態の時には、対応する抵抗要素がバイパスされる。
【００３１】
第２実施形態の電圧制御発振回路では、可変抵抗ＶＲ１，ＶＲ２，ＶＲ３，ＶＲ４の抵抗値を設定することにより、ゲインの低減率を所望の値に設定することが可能であり、複数の可変容量の容量値を異ならせることにより、ゲインを所望の値に設定できる。
【００３２】
図９は、第３実施形態の電圧制御発振回路の構成を示す図である。
【００３３】
図９に示すように、第３実施形態の電圧制御発振回路は、第１実施形態において、分圧電圧生成部をダイオードを含む回路であることが異なる。第３実施形態の分圧電圧生成部は、制御電圧ＶＴの入力端子と接地電圧源との間に直列に接続された複数（ここでは３個）のダイオードＤ１，Ｄ２，Ｄ３および抵抗Ｒ４２と、Ｄ１とＤ２の接続ノードとＶＡＣ２の間に接続された抵抗Ｒ２１と、Ｄ１とＤ２の接続ノードと接地電圧端子の間に接続された抵抗Ｒ２２と、Ｄ２とＤ３の接続ノードとＶＡＣ３の間に接続された抵抗Ｒ３１と、Ｄ２とＤ３の接続ノードと接地電圧端子の間に接続された抵抗Ｒ３２と、Ｄ３と抵抗Ｒ４２の接続ノードとＶＡＣ４の間に接続された抵抗Ｒ４１と、を有する。
【００３４】
ダイオードＤ１は、制御電圧ＶＴを閾値電圧だけシフトする。したがって、ＶＡＣ２に印加される電圧は、制御電圧ＶＴを閾値電圧分だけ低下させ、低電圧部分をカットした電圧になる。ダイオードＤ２は、ダイオードＤ１によりシフトされた制御電圧ＶＴをさらに閾値電圧だけ、すなわち閾値電圧の２倍だけシフトする。したがって、ＶＡＣ３に印加される電圧は、制御電圧ＶＴを閾値電圧の２倍だけ低下させ、低電圧部分をカットした電圧になる。ＶＡＣ４に印加される電圧も同様である。
【００３５】
図１０の（Ａ）は、第３実施形態における制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の変化を示す図である。図１０の（Ｂ）は、制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の容量値の変化の微分値を示す。図１０の（Ａ）および（Ｂ）において、ＡがＶＡＣ１の容量値およびその微分値を、ＢＡがＶＡＣ２の容量値およびその微分値を、ＣがＶＡＣ３の容量値およびその微分値を、ＤがＶＡＣ４の容量値およびその微分値を示す。図４および図５に示されるように、制御電圧ＶＴに対する容量値の変化および微分値の変化がシフトする。
【００３６】
図１０の（Ｃ）は、第３実施形態における制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の合成容量値の変化を示す図である。図１０の（Ｄ）は、制御電圧ＶＴに対する可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３，ＶＡＣ４の合成容量値の変化の微分値を示す。図１０の（Ｃ）において、Ｐで示すグラフが合成容量値の変化を示し、Ｑは図２に示した制御電圧ＶＴが印加された場合の容量値の変化を示す。同様に、図１０の（Ｄ）において、Ｐが合成容量値の変化の微分値を、Ｑが制御電圧ＶＴが印加された場合の容量値の変化の微分値を示す。
【００３７】
図１０から明らかなように、第３実施形態でも、合成容量値の変化は緩くなり、微分値の半値幅が広くなり、線形性が向上することが分かる。
【００３８】
図１１は、第４実施形態の電圧制御発振回路の構成を示す図である。
【００３９】
図１１に示すように、第４実施形態の電圧制御発振回路は、第１実施形態において、複数の可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３と並列に、２組の粗調整容量を接続可能にしたことが異なる。なお、可変容量の個数を３個にしている。
【００４０】
第１の粗調整容量の組は、容量Ｃ１１とＣ１２の端子間にスイッチとして動作するトランジスタＴ４１を接続したもので、容量Ｃ１１とＣ１２のほかの端子は可変容量に接続される。信号Ｂ１によりトランジスタＴ４１がオンした場合には、直列に接続した容量Ｃ１１とＣ１２が、可変容量に並列に接続され、電圧制御発振回路の容量を増加させる。信号Ｂ１によりトランジスタＴ４１がオフした場合には、直列に接続した容量Ｃ１１とＣ１２は、可変容量に並列に接続されず、電圧制御発振回路の容量を増加させない。
【００４１】
同様に、第２の粗調整容量の組は、容量Ｃ２１とＣ２２の端子間にスイッチとして動作するトランジスタＴ４２を接続したもので、容量Ｃ２１とＣ２２のほかの端子は可変容量に接続される。信号Ｂ２によりトランジスタＴ４１がオンした場合には、直列に接続した容量Ｃ２１とＣ２２が、可変容量に並列に接続され、電圧制御発振回路の容量を増加させる。信号Ｂ２によりトランジスタＴ４２がオフした場合には、直列に接続した容量Ｃ２１とＣ２２は、可変容量に並列に接続されず、電圧制御発振回路の容量を増加させない。
【００４２】
第４実施形態の電圧制御発振回路では、信号Ｂ１およびＢ２により、電圧制御発振回路のベースとなる容量を段階的に変化せ、変化させたベース容量を基準として容量を可変、すなわち電圧制御発振回路の出力周波数を変化させることができる。例えば、無線送受信機などでは、通信に使用する無線周波数の帯域を切り替えるが、帯域を切り替えた場合も、１個のＰＬＬ回路で、無線周波数の基準クロック信号を生成することが要求される。第４実施形態の電圧制御発振回路はこのようなＰＬＬ回路で使用するのに適しており、帯域の切り替えに応じて信号Ｂ１およびＢ２によりベース容量を選択する。
【００４３】
図１２は、第５実施形態の電圧制御発振回路の構成を示す図である。
【００４４】
図１２に示すように、第５実施形態の電圧制御発振回路は、第１実施形態において、複数の可変容量ＶＡＣ１，ＶＡＣ２，ＶＡＣ３を１組として、３組の可変容量を並列に接続したことが異なる。なお、各組の可変容量の個数は３個にしている。
【００４５】
第１の可変容量の組は、３個の可変容量ＶＡＣ１１，ＶＡＣ１２，ＶＡＣ１３を有する。ＶＡＣ１１は、トランジスタＴ１１を介して制御信号ＶＴの入力端子に接続されると共に、トランジスタＴ１０を介して電源電圧源に接続される。ＶＡＣ１２は、トランジスタＴ１２を介してＲ１とＲ２の接続ノードに接続されると共に、トランジスタＴ１０を介して電源電圧源に接続される。ＶＡＣ１３は、トランジスタＴ１３を介してＲ２とＲ３の接続ノードに接続されると共に、トランジスタＴ１０を介して電源電圧源に接続される。トランジスタＴ１０はＮＭＯＳトランジスタであり、トランジスタＴ１１−Ｔ１３はＰＭＯＳトランジスタであり、信号Ｂ３に応じて逆の動作、すなわち相補的に動作する。
【００４６】
したがって、信号Ｂ３がＬの場合、トランジスタＴ１１−Ｔ１３はオンして、制御電圧ＶＴ、分圧電圧ＶＴ１，ＶＴ２が、可変容量ＶＡＣ１１，ＶＡＣ１２，ＶＡＣ１３に印加される。信号Ｂ３がＨの場合、トランジスタＴ１０がオンして、電源電圧が可変容量ＶＡＣ１１，ＶＡＣ１２，ＶＡＣ１３に印加される。これにより、ＶＡＣ１１，ＶＡＣ１２，ＶＡＣ１３の容量は、飽和容量値になる。
【００４７】
ほかの第２および第３の可変容量の組についても同様であり、説明は省略する。
【００４８】
第５実施形態の電圧制御発振回路では、第１実施形態と同様に、各可変容量の組では３個の可変容量をそれぞれ設定可能であり、容量値を異ならせることにより、ゲインの低減率を所望の値に設定することが可能である。そして、各組の対応する容量値の比を適宜設定し、さらに信号Ｂ３からＢ５を適宜設定することにより、容量値を段階的に変化させること、すなわち電圧制御発振回路の出力周波数を段階的に変化させることができる。
【００４９】
ここで、第４実施形態の電圧制御発振回路では、ベース容量を段階的に変化させるが、複数個の可変容量により変化される容量範囲は同じであり、制御電圧ＶＴに対するゲインは同じで変化しない。これに対して、第５実施形態の電圧制御発振回路では、接続する可変容量の組の個数を変化させることにより、容量範囲を変えることができ、制御電圧ＶＴに対するゲインも変化する。例えば、第１から第３の可変容量の組内における３個の可変容量の容量値の比率は等しくし、その上で第１から第３の可変容量の組内の対応する可変容量の容量値の比率を１：１：２にする。Ｂ３をＬにして第１の可変容量の組のみを接続状態にした時を第１状態、Ｂ３およびＢ４をＬにして第１および第２の可変容量の組を接続状態にした時を第２状態、Ｂ３からＢ５をＬにして第１から第３の可変容量の組を接続状態にした時を第３状態とする。第１状態、第２状態および第３状態での各状態のベース容量および制御電圧ＶＴに対するゲインの傾きは、１：２：４となる。例えば、選択した帯域のベース周波数に応じて、電圧制御発振回路が応答できる周波数範囲が比例して変化する場合があるが、第５実施形態の電圧制御発振回路はこのような応用に適している。
【００５０】
図１３は、第６実施形態の電圧制御発振回路の構成を示す図である。
【００５１】
第６実施形態の電圧制御発振回路では、第１実施形態の電圧制御発振回路に、第２から第４実施形態で説明した特徴をまとめて適用している。ダイオードＤ１およびＤ２は、可変抵抗ＶＲ１とＶＲ２の接続ノードおよびＶＲ２とＶＲ３の接続ノードに接続している。また粗調整容量の組はｎ組設けられている。ほかの部分は、第２から第４実施形態での説明から動作は容易に理解できるので、説明は省略する。
【００５２】
図１４は、第７実施形態の電圧制御発振回路の構成を示す図である。
【００５３】
第７実施形態の電圧制御発振回路は、第１実施形態において、Ｐ型バラクタダイオードＶＡＣ１Ｐ，ＶＡＣ２Ｐ，ＶＡＣ３ＰとＮ型バラクタダイオードＶＡＣ１Ｎ，ＶＡＣ２Ｎ，ＶＡＣ３Ｎをそれぞれ組み合わせて各可変容量を形成していることが異なる。各組のＰ型バラクタダイオードとＮ型バラクタダイオードは、同じ制御電圧が印加される。
【００５４】
バラクタダイオードにはＰ型とＮ型があり、Ｐ型とＮ型のバラクタダイオードは逆の特性を有する。そのため、ゲインの絶対値に少しの差を有する２個のＰ型とＮ型のバラクタダイオードを並列に接続することにより、特性が相互に相殺して、ゲインが非常に小さい特性を得ることができるので、精密な設定が可能になる。なお、すべての可変容量をＰ型とＮ型のバラクタダイオードの組み合わせとする必要はなく、一部の可変容量のみをＰ型とＮ型のバラクタダイオードの組み合わせとしてもよい。
【００５５】
以上、電圧可変発振回路の実施形態を説明したが、実施形態の電圧可変発振回路は、いろいろな部分に適用可能である。例えば、図１５は、広く知られたＰＬＬ(Phase Locked Loop)の構成を示す図である。ＰＬＬ回路は、位相比較器２１と、チャージポンプ２２と、ループフィルタ２３と、電圧制御発振回路（ＶＣＯ）２４と、を有する。ループフィルタ２３は、抵抗Ｒおよび容量Ｃを有する。ＰＬＬ回路については広く知られているので説明は省略するが、上記の実施形態の電圧可変発振回路は、ＶＣＯ２４として使用される。上記の実施形態の電圧可変発振回路は、特に無線送受信機で基準クロック信号を生成するＰＬＬ回路で使用するのに適している。
【００５６】
以上、実施形態を説明したが、開示の技術は、記載した実施形態に限定されるものでなく、各種の変形例が可能であることは、当業者には容易に理解されることである。
【符号の説明】
【００５７】
１０ コントローラ
ＳＩ 定電流源
Ｔ１，Ｔ２，Ｔ５−Ｔ８ トランジスタ
Ｌ１，Ｌ２ インダクタンス素子
Ｒ１−Ｒ４ 抵抗
ＶＡＣ１−ＶＡＣ４ 可変容量
【特許請求の範囲】
【請求項１】
制御電圧に応じて発振周波数が変化する発振信号を出力する電圧制御発振回路において、
印加電圧に応じて容量値が変化する複数の可変容量と、
前記制御電圧を分圧して、前記複数の可変容量に印加する分圧電圧を生成する分圧電圧生成部と、を備えることを特徴とする電圧制御発振回路。
【請求項２】
前記複数の可変容量のうちの一つは、前記制御電圧により制御されることを特徴とする請求項１に記載の電圧制御発振回路。
【請求項３】
前記分圧電圧生成部は、前記制御電圧の供給端子と接地電圧端子との間に直列に接続された複数の抵抗を有する抵抗列を備えることを特徴とする請求項１または２に記載の電圧制御発振回路。
【請求項４】
前記抵抗列は、可変抵抗を含むことを特徴とする請求項３に記載の電圧制御発振回路。
【請求項５】
前記分圧電圧生成部は、
前記制御電圧の供給端子と接地電圧端子との間に直列に接続された複数のダイオードおよび少なくとも１個の抵抗と、
前記ダイオードに接続される補助抵抗と、を備え、
前記ダイオードと前記補助抵抗の接続ノードから前記分圧電圧が供給されることを特徴とする請求項３または４に記載の電圧制御発振回路。
【請求項６】
前記複数の可変容量の組を複数組備え、
各組の前記複数の可変容量に、前記分圧電圧生成部で生成した分圧電圧を印加するか、前記複数の可変容量を飽和状態にする所定電圧を印加するかを切り替える切り替え回路をさらに備える請求項１から５のいずれか１項に記載の電圧制御発振回路。
【請求項７】
制御信号により前記複数の可変容量に並列に接続されるかが制御される粗調整容量をさらに備えることを特徴とする請求項１から５のいずれか１項に記載の電圧制御発振回路。
【請求項８】
相補の前記発振信号を出力する第１出力部と第２出力部とを備え、
前記複数の可変容量は、前記第１出力部と前記第２出力部との間に並列に接続されることを特徴とする請求項１から７のいずれか１項に記載の電圧制御発振回路。
【請求項９】
前記複数の可変容量は、並列に接続されたｎ−ｗｅｌｌ型バラクタダイオードおよびｎ−ｗｅｌｌ型バラクタダイオードの組を含む請求項１から８のいずれか１項に記載の電圧制御発振回路。
【請求項１０】
基準クロック信号と発振クロック信号とを比較して位相差を制御電圧として出力する位相比較回路と、
前記制御電圧に基づいて前記発振クロック信号を出力する電圧制御発振回路と、を備えるクロック信号生成回路において、
前記電圧制御発振回路は、
印加電圧に応じて容量値が変化する複数の可変容量と、
前記制御電圧を分圧して、前記複数の可変容量に印加する分圧電圧を生成する分圧電圧生成部と、を備えることを特徴とするクロック信号生成回路。
【請求項１】
制御電圧に応じて発振周波数が変化する発振信号を出力する電圧制御発振回路において、
印加電圧に応じて容量値が変化する複数の可変容量と、
前記制御電圧を分圧して、前記複数の可変容量に印加する分圧電圧を生成する分圧電圧生成部と、を備えることを特徴とする電圧制御発振回路。
【請求項２】
前記複数の可変容量のうちの一つは、前記制御電圧により制御されることを特徴とする請求項１に記載の電圧制御発振回路。
【請求項３】
前記分圧電圧生成部は、前記制御電圧の供給端子と接地電圧端子との間に直列に接続された複数の抵抗を有する抵抗列を備えることを特徴とする請求項１または２に記載の電圧制御発振回路。
【請求項４】
前記抵抗列は、可変抵抗を含むことを特徴とする請求項３に記載の電圧制御発振回路。
【請求項５】
前記分圧電圧生成部は、
前記制御電圧の供給端子と接地電圧端子との間に直列に接続された複数のダイオードおよび少なくとも１個の抵抗と、
前記ダイオードに接続される補助抵抗と、を備え、
前記ダイオードと前記補助抵抗の接続ノードから前記分圧電圧が供給されることを特徴とする請求項３または４に記載の電圧制御発振回路。
【請求項６】
前記複数の可変容量の組を複数組備え、
各組の前記複数の可変容量に、前記分圧電圧生成部で生成した分圧電圧を印加するか、前記複数の可変容量を飽和状態にする所定電圧を印加するかを切り替える切り替え回路をさらに備える請求項１から５のいずれか１項に記載の電圧制御発振回路。
【請求項７】
制御信号により前記複数の可変容量に並列に接続されるかが制御される粗調整容量をさらに備えることを特徴とする請求項１から５のいずれか１項に記載の電圧制御発振回路。
【請求項８】
相補の前記発振信号を出力する第１出力部と第２出力部とを備え、
前記複数の可変容量は、前記第１出力部と前記第２出力部との間に並列に接続されることを特徴とする請求項１から７のいずれか１項に記載の電圧制御発振回路。
【請求項９】
前記複数の可変容量は、並列に接続されたｎ−ｗｅｌｌ型バラクタダイオードおよびｎ−ｗｅｌｌ型バラクタダイオードの組を含む請求項１から８のいずれか１項に記載の電圧制御発振回路。
【請求項１０】
基準クロック信号と発振クロック信号とを比較して位相差を制御電圧として出力する位相比較回路と、
前記制御電圧に基づいて前記発振クロック信号を出力する電圧制御発振回路と、を備えるクロック信号生成回路において、
前記電圧制御発振回路は、
印加電圧に応じて容量値が変化する複数の可変容量と、
前記制御電圧を分圧して、前記複数の可変容量に印加する分圧電圧を生成する分圧電圧生成部と、を備えることを特徴とするクロック信号生成回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−１７１５５１（Ｐ２０１０−１７１５５１Ａ）
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願番号】特願２００９−１０３９４（Ｐ２００９−１０３９４）
【出願日】平成２１年１月２０日（２００９．１．２０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願日】平成２１年１月２０日（２００９．１．２０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]