フィルタ回路及び電圧制御発振回路
【課題】双方の信号線路の遅延を容易に一致させることができると共に、不要信号を相殺することができる。
【解決手段】この電圧制御発振回路は、発振回路部1と、発振信号を分岐すると共に互いに位相の反転した第1及び第2の信号を別々に出力する出力分波回路2と、出力分波回路2の出力段に並列に接続され同一構成を有し、トラップ周波数が異なるトラップ回路3、4と、トラップ回路の出力を合成する出力再合成回路とを備える。発振回路部1の電圧制御信号をトラップ回路3、4のバラクタダイオード32,34に印加してトラップ回路3、4のトラップ周波数を発振周波数に連動させる。
【解決手段】この電圧制御発振回路は、発振回路部1と、発振信号を分岐すると共に互いに位相の反転した第1及び第2の信号を別々に出力する出力分波回路2と、出力分波回路2の出力段に並列に接続され同一構成を有し、トラップ周波数が異なるトラップ回路3、4と、トラップ回路の出力を合成する出力再合成回路とを備える。発振回路部1の電圧制御信号をトラップ回路3、4のバラクタダイオード32,34に印加してトラップ回路3、4のトラップ周波数を発振周波数に連動させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発振器、無線受信機、その他の高周波機器から出力される高周波信号に含まれる高調波等の不要信号を抑制するフィルタ回路及びフィルタ回路を備えた電圧制御発振回路に関する。
【背景技術】
【0002】
電圧制御発振器の出力端に発振周波数に同調する同調回路を接続して発振周波数の高調波を軽減するようにしたものがあるが、同調回路では広い周波数帯域に渡って安定した動作が得られなかった。一方、広い帯域に渡り不要波を抑えるために、高周波信号を逆位相の2経路に分岐してから合成する無線受信機が提案されている(例えば、特許文献1参照)。
【0003】
特許文献1の無線受信機は、コンポジット信号を2つの経路に分岐し、第1の経路ではAD変換後にデジタルノッチフィルタで希望波を減衰させ、残りのチャンネルの信号を反転する。第2の経路では遅延回路で第1の経路の遅延分だけ遅延させる。そして、第1の経路からの信号と第2の経路からの信号とを結合器で結合し、不要信号のレベルを低下させている。
【特許文献1】特開平10−303767号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1記載のフィルタ回路は、第1の経路の信号をAD変換するADコンバータや、第2の経路で第1の経路での遅延量に合わせて信号を遅延させる遅延回路が必要であった。しかも、遅延回路での遅延量を第1の経路の遅延量に整合させる必要があり、遅延量が一致していない場合には不要信号が十分に相殺されないといった問題がある。
【0005】
本発明は、かかる点に鑑みてなされたものであり、一方の信号経路において帯域阻止フィルタの前段でAD変換するADコンバータが不要であると共に、双方の信号線路の遅延を容易に一致させることができ、しかも適切な通過帯域を設定可能なフィルタ回路及びそのフィルタ回路を備えた電圧制御発振回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明のフィルタ回路は、入力信号を分岐すると共に互いに位相の反転した第1及び第2の信号を第1及び第2の出力端子から別々に出力する位相反転分岐回路と、前記位相反転分岐回路の第1の出力端子に接続され第1の阻止帯域を有する第1の帯域阻止フィルタと、前記位相反転分岐回路の第2の出力端子に接続され、前記第1の阻止帯域とは異なる第2の阻止帯域を有する第2の帯域阻止フィルタと、前記第1及び第2の帯域阻止フィルタの出力を合成する合成器とを具備したことを特徴とする。
【0007】
この構成によれば、位相反転分岐回路で互いに位相が反転した第1の信号が第1の帯域阻止フィルタにおいて第1の阻止帯域が減衰され、第2の信号が第2の帯域阻止フィルタにおいて第2の阻止帯域が減衰された後、合成器にて再び合成される。このように、位相反転分岐回路から出力される第1及び第2の信号の双方を帯域阻止フィルタに通しているので、第1及び第2の信号の遅延を一致させることができ、第1及び第2の阻止帯域以外の不要信号が相殺された信号を得ることができる。
【0008】
上記フィルタ回路において、前記第1及び第2の帯域阻止フィルタは、回路構成が同一で、異なる回路定数とすることが好ましい。第1及び第2のフィルタ回路を同一構成とし、容量やインダクタンスが異なる帯域阻止フィルタを用いると、阻止帯域から十分に離れた周波数における遅延特性を同一にできる。
【0009】
本発明は、上記フィルタ回路において、前記位相反転分岐回路は、入力信号を第1及び第2の信号に分岐して出力する分岐回路と、前記分岐回路から出力される第1及び第2の信号を互いに位相の反転した信号に変換する位相反転回路とを備え、前記位相反転回路は、ベースが前記分岐回路の一方の出力端に接続され、コレクタが高周波的に接地され、エミッタが前記第1の出力端子となる第1のトランジスタと、ベースが前記分岐回路の他方の出力端に接続され、コレクタが前記第2の出力端子となり、エミッタが高周波的に接地された第2のトランジスタとを備えたことを特徴とする。
【0010】
この構成によれば、位相反転回路を構成するトランジスタの一端が接地されるため、トランジスタの動作が安定化される利点がある。
【0011】
上記フィルタ回路において、前記第1のトランジスタのコレクタと前記第2のトランジスタのエミッタとが接続され、前記第2のトランジスタのコレクタと前記第1のトランジスタのエミッタとの間に電源電圧が印加される構成としても良い。このような構成によれば、トランジスタが電源に関してカスケードに接続されるので、出力信号の振幅を大きくすることができる。また、第1及び第2の信号は1つのトランジスタを通過するだけであるので、トランジスタを通過することで発生する信号の歪を増大することなく信号増幅度だけを大きくすることができる。
【0012】
上記フィルタ回路において、前記第1及び第2の帯域阻止フィルタは、前記位相反転分岐回路の第1及び第2の出力端子から出力される第1及び第2の信号がそれぞれ伝搬する各信号線路に対して、それぞれ直列に介挿された並列共振回路で構成することができる。
【0013】
また、上記フィルタ回路において、前記第1及び第2の帯域阻止フィルタは、前記位相反転分岐回路の第1及び第2の出力端子から出力される第1及び第2の信号がそれぞれ伝搬する各信号線路とグラウンドとの間にそれぞれ設けられた直列共振回路で構成することができる。
【0014】
また、上記フィルタ回路において、前記入力信号が電圧制御発振回路の発振信号であっても良い。
【0015】
また本発明の電圧制御発振回路は、外部から印加される電圧制御信号によって発振信号の発振周波数を制御する発振回路部と、前記発振回路部の出力端に接続され前記発振信号を分岐すると共に互いに位相の反転した第1及び第2の信号を第1及び第2の出力端子から別々に出力する位相反転分岐回路と、前記位相反転分岐回路の第1の出力端子に接続され第1の阻止帯域を有する第1の帯域阻止フィルタと、前記位相反転分岐回路の第2の出力端子に接続され、前記第1の阻止帯域とは異なる第2の阻止帯域を有する第2の帯域阻止フィルタと、前記第1及び第2の帯域阻止フィルタの出力を合成する合成器とを備え、前記第1及び第2の帯域阻止フィルタは、インダクタと前記インダクタに接続され前記電圧制御信号によって容量が制御される可変容量素子とを含んで構成される共振回路をそれぞれ有することを特徴とする。
【0016】
この構成によれば、第1及び第2の阻止帯域を発振回路部の発振周波数に連動して変化させることができるので、発振周波数の高調波を相殺できると共に、発振周波数に合わせて阻止帯域を変化させることができる。
【発明の効果】
【0017】
本発明によれば、一方の信号経路において帯域阻止フィルタの前段でAD変換するADコンバータが不要であると共に、双方の信号線路の遅延を容易に一致させることができ、しかも適切な通過帯域を設定することができる。
【発明を実施するための最良の形態】
【0018】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係る電圧制御発振回路の構成図である。本実施の形態の電圧制御発振回路は、発振周波数が可変の発振回路部1と、発振回路部1から出力される発振信号を分波すると共に互いの位相を反転させる位相反転分岐回路としての出力分波回路2と、出力分波回路2から出力される一方の信号が伝搬する第1の信号経路に設けられたトラップ回路3と、出力分波回路2から出力される他方の信号が伝搬する第2の信号経路に設けられトラップ回路3のトラップ周波数とは異なるトラップ周波数を有するトラップ回路4と、トラップ回路3とトラップ回路4を通過した信号を合成する合成器としての出力再合成回路5とを備える。
【0019】
発振回路部1は、コレクタ接地型のコルピッツ発振回路で構成されているが、本発明は発振原理は特に限定されない。発振用トランジスタ6のコレクタは高周波的に接地され、ベース、エミッタ間およびエミッタ、コレクタ間にそれぞれ帰還コンデンサ7,8が接続されている。発振用トランジスタ6のエミッタは二つの帰還コンデンサ7,8の接続点に接続されると共にエミッタバイアス抵抗9を介して接地されている。発振用トランジスタ6のベースには共振回路10が接続されている。共振回路10は、ストリップラインで構成されたインダクタ11とコンデンサ12とを並列接続してなる並列共振回路で構成されている。インダクタ11及びコンデンサ12のホット側にバラクタダイオード13のカソードが接続されており、バラクタダイオード13のカソードにチョークコイル14を介して電圧制御信号Vctlが印加される。共振回路10のホット側端子が発振用トランジスタ6のベースに接続されている。電源電圧Vccが電源ラインVLに印加されており、チョークコイル17を介して発振用トランジスタ6のコレクタに印加される。また、電源ラインVLとグラウンドとの間に分圧抵抗25,26,27が直列に接続されている。電源電圧Vccを抵抗18、19によって分圧した電圧が発振用トランジスタ6のベースに印加されている。発振用トランジスタ6のエミッタはカップリングコンデンサ20を介して出力分波回路2の入力端に接続されている。
【0020】
出力分波回路2は、分岐回路を形成するように入力端から第1の信号経路L1と第2の信号経路L2とに分岐されている。第1の信号経路L1の端部は位相反転用トランジスタ21のベースに接続され、第2の信号経路L2の端部は位相反転用トランジスタ22のベースに接続されている。位相反転用トランジスタ21と位相反転用トランジスタ22とは一方の位相反転用トランジスタ21のエミッタと他方の位相反転用トランジスタ22のコレクタとをカスケード接続しており、一方の位相反転用トランジスタ21のコレクタは抵抗23を介して電源ラインVLに接続され、他方の位相反転用トランジスタ22のエミッタは抵抗24を介して接地されている。電源ラインVLと一方の位相反転用トランジスタ21のベースとの間に分圧用抵抗25が接続され、一方の位相反転用トランジスタ21のベースと他方の位相反転用トランジスタ22のベースとの間に分圧用抵抗26が接続され、他方の位相反転用トランジスタ22のエミッタが分圧用抵抗27を介して接地されている。一方の位相反転用トランジスタ21のコレクタが、直流カットコンデンサ28を介してトラップ回路3の入力端に接続され、他方の位相反転用トランジスタ22のエミッタが、直流カットコンデンサ29を介してトラップ回路4の入力端に接続される。2つの位相反転用トランジスタ21、22のベースには分岐された同位相の信号が印加されるが、一方の位相反転用トランジスタ21のコレクタに現れる信号と、他方の位相反転用トランジスタ22のエミッタに現れる信号とは互いの位相が反転するので、一方の位相反転用トランジスタ21のコレクタに接続された第1の信号経路L1と、他方の位相反転用トランジスタ22のエミッタに接続された第2の信号経路L2とには位相が反転した信号が伝搬することになる。
【0021】
トラップ回路3は、第1の信号経路L1に一端が接続されたインダクタ31と、アノードが接地されカソードがインダクタ31の他端に接続されたバラクタダイオード32とから構成されている。バラクタダイオード32のカソードには発振回路部1に印加される電圧制御信号Vctlが印加される。トラップ回路3の阻止帯域となるトラップ周波数は、トラップ回路3を構成する回路素子の回路定数(主にインダクタ31のインダクタンス値、バラクタダイオード32の容量値)で決まる。トラップ回路3には、発振回路部1の発振周波数と同じトラップ周波数を設定する。トラップ回路3の出力端は直流カットコンデンサ38を介して出力再合成回路5に接続される。
【0022】
トラップ回路4は、第2の信号経路L2に一端が接続されたインダクタ33と、アノードが接地されカソードがインダクタ33の他端に接続されたバラクタダイオード34とから構成されている。バラクタダイオード34のカソードには発振回路部1に印加される電圧制御信号Vctlが印加される。トラップ回路4は、第1の信号経路L1に設けたトラップ回路3と同一構成とし、トラップ周波数だけを異ならせる。すなわち、トラップ回路3と同一構成とすることで、発振周波数から十分離れた位置での遅延特性を第1の信号経路L1と第2の信号経路L2とで一致させることができる。また、トラップ回路4のトラップ周波数は発振周波数からずれた位置(発振周波数の高調波とも一致しない位置)に設定することで、発振周波数はロスなく通過させる。トラップ回路4の出力端は直流カットコンデンサ39を介して出力再合成回路5に接続される。
【0023】
出力再合成回路5は、第1の信号経路L1の端部に一端が接続された合成用抵抗35と、第2の信号経路L2の端部に一端が接続され他端が合成用抵抗35の他端に接続された合成用抵抗36と、合成用抵抗35と36の接続点に一端が接続された合成用抵抗37とで構成されている。合成用抵抗37の他端が出力再合成回路5の出力端となる。
【0024】
以上のように構成された本実施の形態では、発振回路部1の共振回路10における共振周波数がバラクタダイオード13のカソードに印加される電圧制御信号Vctlで決定し、共振回路10の共振周波数が発振用トランジスタ6のベースに印加される。発振用トランジスタ6のベースには電源電圧Vccが分圧されて印加されており、コルピッツ型の発振回路の発振原理に従って発振回路部1が発振する。この結果、発振用トランジスタ6のエミッタから発振周波数の発振信号がカップリングコンデンサ20を介して出力分波回路2へ供給される。
【0025】
出力分波回路2では発振信号を第1の信号経路L1と第2の信号経路L2とに分波し、第1の信号経路L1に分岐した発振信号は一方の位相反転用トランジスタ21のベースに印加され、第2の信号経路L2に分岐した発振信号は他方の位相反転用トランジスタ22のベースに印加される。電源ラインVLとグラウンドとの間にカスケード接続された位相反転用トランジスタ21、22のベースに同位相の発振信号が印加され、一方の位相反転用トランジスタ21のコレクタと他方の位相反転用トランジスタ22のエミッタとから互いに位相反転された発振信号が出力される。これにより、第1の信号経路L1を伝搬する信号と第2の信号経路L2を伝搬する信号とで高調波の位相が反転されたことになる。このように、トランジスタ21,22が電源に関してカスケードに接続されるので、大きな出力振幅を確保することができる。また、第1及び第2の信号経路L1、L2では1つのトランジスタしか通過しないので、トランジスタ段数が増加することによる信号のひずみの増大を抑制できる。
【0026】
トラップ回路3では、第1の信号経路L1である一方の位相反転用トランジスタ21のコレクタから出力された発振信号が入力する。トラップ回路3は発振回路部1の発振周波数が阻止帯域に設定されている。したがって、発振信号に含まれた発振周波数成分が減衰した信号が通過する。一方、トラップ回路4では、第2の信号経路L2である他方の位相反転用トランジスタ22のエミッタから出力された発振信号が入力する。トラップ回路4は、トラップ回路3と同一構成にて略同一遅延量に設定されているが、阻止帯域が発振回路部1の発振周波数からずれた位置に設定されている。したがって、発振周波数からずれた阻止帯域が減衰し、発振周波数成分は減衰していない信号が出力される。
【0027】
ここで、電圧制御発振器の場合、電圧制御信号Vctlによって発振回路部1の発振周波数が変化する。発振周波数の変化に対してトラップ回路3のトラップ周波数が固定であると、トラップ周波数と発振周波数がずれて発振周波数を十分に減衰できない可能性がある。
【0028】
本実施の形態では、発振回路部1の発振周波数を制御している電圧制御信号Vctlをトラップ回路3に入力して、トラップ周波数を発振周波数に追従して変化させ、常にトラップ周波数と発振周波数とが一致するように構成している。また、電圧制御信号Vctlをトラップ回路4に入力して、トラップ周波数を発振周波数に追従して変化させ、トラップ周波数と発振周波数とが一致しないようにしている。
【0029】
また、トラップ回路3を通過した信号とトラップ回路4を通過した信号とが後段の出力再合成回路5で合成されるので、一方の信号経路でのみ減衰された信号成分が、合成後に相殺されずに取り出される。狭帯域のトラップ周波数を発振周波数に設定した場合には、合成後に取り出される発振周波数も狭帯域となる。
【0030】
本実施の形態では、トラップ回路3及びトラップ回路4のトラップ周波数の設定だけで、出力再合成回路5から取り出される発振周波数を広帯域化することができる。トラップ回路3及びトラップ回路4に設定するトラップ周波数を、発振周波数foを中心として一方を低域側に少し(−△)だけずらし、他方を高域側に少し(+△)だけずらす。これにより、出力再合成回路5から取り出される信号の帯域幅をfo−△〜fo+△と広帯域化できる。
【0031】
出力再合成回路5には、第1の信号経路L1を伝搬する過程でトラップ回路3にて発振周波数が減衰された信号が一方の抵抗35を介して入力し、第2の信号経路L2を伝搬する過程でトラップ回路4にて発振周波数を減衰させていないが第1の信号経路L1の信号とは位相が反転している信号が入力する。第1の信号経路L1の信号と第2の信号経路L2の信号とを合成用抵抗35,36,37で合成すると、互いの位相が反転している高調波は相殺して除去され、第2の信号経路L2の信号だけに減衰されずに含まれている発振周波数成分が相殺されずに残される。これにより、高調波成分が除去された発振周波数の信号が取り出される。
【0032】
図1に示す電圧制御発振器では、出力分波回路2において分波と位相反転とを別々に行っているが、トランスを用いることにより分波と位相反転とを同時に行うことができる。また、同一構成を有するトラップ回路3及びトラップ回路4としてLC直列回路を用いているが、LC並列回路を用いることもできる。また、出力再合成回路5は合成用抵抗35,36,37を用いているが、トランスを用いるようにしても良い。
【0033】
(変形例1)
図2は図1に示す電圧制御発振器において発振回路部1以降の回路構成を変形した変形例1の構成図である。トラップ回路は上記実施の形態と同一構成である。発振回路部1は図示を省略している。
【0034】
変形例1は、出力分波回路2として分波と位相反転とを同時に行う高周波トランス分岐器40をフィルタ部の前段に設置し、出力再合成回路5として高周波トランス結合器50をフィルタ部の後段に設置している。
【0035】
高周波トランス分岐器40は、一端が発振用トランジスタ6のエミッタに接続され、他端が抵抗を介して接地された一次側コイル41と、二次側コイル42a,42bと、一次側と二次側とを磁気的に結合させるコア43とを備える。二次側コイル42aの一端が直流カットコンデンサ28を介してトラップ回路3に接続され、二次側コイル42bの一端が直流カットコンデンサ29を介してダミートラップ回路4に接続されている。二次側コイル42aと42bとの中間接続点は接地されている。二次側コイル42aと42bとの中間接続点を接地することにより、二次側コイル42aの一端から取り出される信号と、二次側コイル42bの一端から取り出される信号の位相が反転することになる。すなわち、高周波トランス分岐器40は、発振信号の分波と位相反転とを同時に行うことができる。
【0036】
高周波トランス結合器50は、第1の信号経路L1の端部に接続された第1の一次側コイル51aと、第2の信号経路L2の端部に接続された第2の一次側コイル51bと、二次側コイル52と、コア53とで構成されている。第1の一次側コイル51aは、一端が第1の信号経路L1の端部となる直流カットコンデンサ38の一方の端子に接続され、他端が接地されている。第2の一次側コイル51bは、一端が第2の信号経路L2の端部となる直流カットコンデンサ39の一方の端子に接続され、他端が接地されている。二次側コイル52は、一端が出力端子となり、他端が接地されている。
【0037】
図2に示すように、トラップ回路3のインダクタンス値を4.5nHとし、容量を6pFとして、2.0GHzの発振周波数に対してトラップ周波数を2.37GHzに設定している。また、トラップ回路4のインダクタンス値を3.0nHとし、容量を6pFとしてトラップ周波数を1.94GHzに設定している。
【0038】
図3は、図2に示す回路モデル及び回路定数に基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、発振周波数(2.0GHz)を中心に1.90GHzから2.01GHzを通過帯域とするフィルタ特性を実現できている。トラップ回路3、4は、他方のトラップ回路等の影響を受けるため、前述したトラップ回路3、4単独でのトラップ周波数と、合成されたフィルタ特性の帯域は若干異なる。
【0039】
(変形例2)
図4は、図2に示す回路構成においてトラップ回路をLC並列回路に置き換えた変形例2の構成図である。トラップ回路60は、インダクタ61とコンデンサ62の並列共振回路で構成されている。トラップ回路70は、トラップ回路60と同一構成であり、インダクタ71とコンデンサ72の並列共振回路で構成されている。
【0040】
図4に示すように、トラップ回路60のインダクタンス値を1.0nHとし、容量を24pFとして、1.0GHzの発振周波数に対してトラップ周波数を1.03GHzに設定している。また、トラップ回路70のインダクタンス値を1.0nHとし、容量を27pFとしてトラップ周波数を0.97GHzに設定している。
【0041】
図5は、図4に示す回路モデル及び回路定数に基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、発振周波数(1.0GHz)を中心にして、極狭い帯域のみ通過する特性となっている。
【0042】
(変形例3)
図6は、トランジスタのカスケード接続を用いて位相反転させる出力分波回路2と、LC直列共振回路で構成されるトラップ回路3及びトラップ回路4と、高周波トランス結合器50とを組み合わせた変形例3の構成図である。
【0043】
トラップ回路3には発振周波数(fo=2.0GHz)に対して低域側に少しだけずらしたトラップ周波数(fo−△)を設定している。また、トラップ回路4には高域側に少しだけずらしたトラップ周波数(fo+△)を設定している。
【0044】
図7は図6に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、急峻なフィルタ特性が実現されている。
【0045】
(変形例4)
図8は、トランジスタのカスケード接続を用いて位相反転させる出力分波回路2と、LC並列共振回路で構成されるトラップ回路60及びトラップ回路70と、高周波トランス結合器50とを組み合わせた変形例4の構成図である。
【0046】
トラップ回路60には発振周波数(fo=2.0GHz)に対して低域側に少しだけずらしたトラップ周波数(fo−△)を設定している。また、トラップ回路70には高域側に少しだけずらしたトラップ周波数(fo+△)を設定している。
【0047】
図9は図8に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、阻止帯域が発振周波数(2.0GHz)を中心にして、低域側及び高域側に拡大して広域化されている。
【0048】
(比較例1)
図10は、図4に示す回路構成において第1の信号経路L1からトラップ回路60を除去し、第2の信号経路L2に発振周波数foのトラップを設定したLC並列共振回路からなるトラップ回路80を設けた比較例を示している。
【0049】
図11は比較例1のフィルタ特性をシミュレーションした結果を示す図である。図5に示す変形例2のフィルタ特性と比べて、傾きが緩くなっていることが判る。
【0050】
なお、本発明は上記実施の形態及び変形例に限定されるものではない。たとえば、位相反転増幅器増幅器及びトラップ回路に組み合わせに代えて、サチュレーションタイプの位相反転増幅器及び減衰器の組み合わせを用いることもできる。
【産業上の利用可能性】
【0051】
本発明は、分波した高周波信号の一方を位相反転させてから合成することでノイズ除去するフィルタ回路に適用可能である。
【図面の簡単な説明】
【0052】
【図1】一実施の形態に係る電圧制御発振回路の構成図
【図2】図1に示す電圧制御発振器において発振回路部以降の回路構成を変形した変形例1の構成図
【図3】図2に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図4】図2に示す回路構成においてトラップ回路及びトラップ回路をLC並列回路に置き換えた変形例2の構成図
【図5】図4に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図6】出力再合成回路を高周波トランス結合器で構成した変形例3の構成図
【図7】図6に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図8】トラップ回路及びトラップ回路をLC並列共振回路で構成し、出力再合成回路を高周波トランス結合器で構成した変形例4の構成図
【図9】図8に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図10】第1の信号経路からトラップ回路を除去し、第2の信号経路にLC並列共振回路からなるトラップ回路を設けた比較例の構成図
【図11】比較例1のフィルタ特性をシミュレーションした結果を示す図
【符号の説明】
【0053】
1…発振回路部
2…出力分波回路
3、60…トラップ回路
4、70…トラップ回路
5…出力再合成回路
6…発振用トランジスタ
7、8…帰還コンデンサ
9…エミッタバイアス抵抗
10…共振回路
11…インダクタ
12…コンデンサ
13…バラクタダイオード
14…チョークコイル
18、19…分圧用抵抗
20…カップリングコンデンサ
21、22…位相反転用トランジスタ
23、24…抵抗
25,26,27…分圧用抵抗
31、33…インダクタ
32,34…バラクタダイオード
35,36,37…合成用抵抗
40…高周波トランス分岐器
50…高周波トランス結合器
【技術分野】
【0001】
本発明は、発振器、無線受信機、その他の高周波機器から出力される高周波信号に含まれる高調波等の不要信号を抑制するフィルタ回路及びフィルタ回路を備えた電圧制御発振回路に関する。
【背景技術】
【0002】
電圧制御発振器の出力端に発振周波数に同調する同調回路を接続して発振周波数の高調波を軽減するようにしたものがあるが、同調回路では広い周波数帯域に渡って安定した動作が得られなかった。一方、広い帯域に渡り不要波を抑えるために、高周波信号を逆位相の2経路に分岐してから合成する無線受信機が提案されている(例えば、特許文献1参照)。
【0003】
特許文献1の無線受信機は、コンポジット信号を2つの経路に分岐し、第1の経路ではAD変換後にデジタルノッチフィルタで希望波を減衰させ、残りのチャンネルの信号を反転する。第2の経路では遅延回路で第1の経路の遅延分だけ遅延させる。そして、第1の経路からの信号と第2の経路からの信号とを結合器で結合し、不要信号のレベルを低下させている。
【特許文献1】特開平10−303767号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1記載のフィルタ回路は、第1の経路の信号をAD変換するADコンバータや、第2の経路で第1の経路での遅延量に合わせて信号を遅延させる遅延回路が必要であった。しかも、遅延回路での遅延量を第1の経路の遅延量に整合させる必要があり、遅延量が一致していない場合には不要信号が十分に相殺されないといった問題がある。
【0005】
本発明は、かかる点に鑑みてなされたものであり、一方の信号経路において帯域阻止フィルタの前段でAD変換するADコンバータが不要であると共に、双方の信号線路の遅延を容易に一致させることができ、しかも適切な通過帯域を設定可能なフィルタ回路及びそのフィルタ回路を備えた電圧制御発振回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明のフィルタ回路は、入力信号を分岐すると共に互いに位相の反転した第1及び第2の信号を第1及び第2の出力端子から別々に出力する位相反転分岐回路と、前記位相反転分岐回路の第1の出力端子に接続され第1の阻止帯域を有する第1の帯域阻止フィルタと、前記位相反転分岐回路の第2の出力端子に接続され、前記第1の阻止帯域とは異なる第2の阻止帯域を有する第2の帯域阻止フィルタと、前記第1及び第2の帯域阻止フィルタの出力を合成する合成器とを具備したことを特徴とする。
【0007】
この構成によれば、位相反転分岐回路で互いに位相が反転した第1の信号が第1の帯域阻止フィルタにおいて第1の阻止帯域が減衰され、第2の信号が第2の帯域阻止フィルタにおいて第2の阻止帯域が減衰された後、合成器にて再び合成される。このように、位相反転分岐回路から出力される第1及び第2の信号の双方を帯域阻止フィルタに通しているので、第1及び第2の信号の遅延を一致させることができ、第1及び第2の阻止帯域以外の不要信号が相殺された信号を得ることができる。
【0008】
上記フィルタ回路において、前記第1及び第2の帯域阻止フィルタは、回路構成が同一で、異なる回路定数とすることが好ましい。第1及び第2のフィルタ回路を同一構成とし、容量やインダクタンスが異なる帯域阻止フィルタを用いると、阻止帯域から十分に離れた周波数における遅延特性を同一にできる。
【0009】
本発明は、上記フィルタ回路において、前記位相反転分岐回路は、入力信号を第1及び第2の信号に分岐して出力する分岐回路と、前記分岐回路から出力される第1及び第2の信号を互いに位相の反転した信号に変換する位相反転回路とを備え、前記位相反転回路は、ベースが前記分岐回路の一方の出力端に接続され、コレクタが高周波的に接地され、エミッタが前記第1の出力端子となる第1のトランジスタと、ベースが前記分岐回路の他方の出力端に接続され、コレクタが前記第2の出力端子となり、エミッタが高周波的に接地された第2のトランジスタとを備えたことを特徴とする。
【0010】
この構成によれば、位相反転回路を構成するトランジスタの一端が接地されるため、トランジスタの動作が安定化される利点がある。
【0011】
上記フィルタ回路において、前記第1のトランジスタのコレクタと前記第2のトランジスタのエミッタとが接続され、前記第2のトランジスタのコレクタと前記第1のトランジスタのエミッタとの間に電源電圧が印加される構成としても良い。このような構成によれば、トランジスタが電源に関してカスケードに接続されるので、出力信号の振幅を大きくすることができる。また、第1及び第2の信号は1つのトランジスタを通過するだけであるので、トランジスタを通過することで発生する信号の歪を増大することなく信号増幅度だけを大きくすることができる。
【0012】
上記フィルタ回路において、前記第1及び第2の帯域阻止フィルタは、前記位相反転分岐回路の第1及び第2の出力端子から出力される第1及び第2の信号がそれぞれ伝搬する各信号線路に対して、それぞれ直列に介挿された並列共振回路で構成することができる。
【0013】
また、上記フィルタ回路において、前記第1及び第2の帯域阻止フィルタは、前記位相反転分岐回路の第1及び第2の出力端子から出力される第1及び第2の信号がそれぞれ伝搬する各信号線路とグラウンドとの間にそれぞれ設けられた直列共振回路で構成することができる。
【0014】
また、上記フィルタ回路において、前記入力信号が電圧制御発振回路の発振信号であっても良い。
【0015】
また本発明の電圧制御発振回路は、外部から印加される電圧制御信号によって発振信号の発振周波数を制御する発振回路部と、前記発振回路部の出力端に接続され前記発振信号を分岐すると共に互いに位相の反転した第1及び第2の信号を第1及び第2の出力端子から別々に出力する位相反転分岐回路と、前記位相反転分岐回路の第1の出力端子に接続され第1の阻止帯域を有する第1の帯域阻止フィルタと、前記位相反転分岐回路の第2の出力端子に接続され、前記第1の阻止帯域とは異なる第2の阻止帯域を有する第2の帯域阻止フィルタと、前記第1及び第2の帯域阻止フィルタの出力を合成する合成器とを備え、前記第1及び第2の帯域阻止フィルタは、インダクタと前記インダクタに接続され前記電圧制御信号によって容量が制御される可変容量素子とを含んで構成される共振回路をそれぞれ有することを特徴とする。
【0016】
この構成によれば、第1及び第2の阻止帯域を発振回路部の発振周波数に連動して変化させることができるので、発振周波数の高調波を相殺できると共に、発振周波数に合わせて阻止帯域を変化させることができる。
【発明の効果】
【0017】
本発明によれば、一方の信号経路において帯域阻止フィルタの前段でAD変換するADコンバータが不要であると共に、双方の信号線路の遅延を容易に一致させることができ、しかも適切な通過帯域を設定することができる。
【発明を実施するための最良の形態】
【0018】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係る電圧制御発振回路の構成図である。本実施の形態の電圧制御発振回路は、発振周波数が可変の発振回路部1と、発振回路部1から出力される発振信号を分波すると共に互いの位相を反転させる位相反転分岐回路としての出力分波回路2と、出力分波回路2から出力される一方の信号が伝搬する第1の信号経路に設けられたトラップ回路3と、出力分波回路2から出力される他方の信号が伝搬する第2の信号経路に設けられトラップ回路3のトラップ周波数とは異なるトラップ周波数を有するトラップ回路4と、トラップ回路3とトラップ回路4を通過した信号を合成する合成器としての出力再合成回路5とを備える。
【0019】
発振回路部1は、コレクタ接地型のコルピッツ発振回路で構成されているが、本発明は発振原理は特に限定されない。発振用トランジスタ6のコレクタは高周波的に接地され、ベース、エミッタ間およびエミッタ、コレクタ間にそれぞれ帰還コンデンサ7,8が接続されている。発振用トランジスタ6のエミッタは二つの帰還コンデンサ7,8の接続点に接続されると共にエミッタバイアス抵抗9を介して接地されている。発振用トランジスタ6のベースには共振回路10が接続されている。共振回路10は、ストリップラインで構成されたインダクタ11とコンデンサ12とを並列接続してなる並列共振回路で構成されている。インダクタ11及びコンデンサ12のホット側にバラクタダイオード13のカソードが接続されており、バラクタダイオード13のカソードにチョークコイル14を介して電圧制御信号Vctlが印加される。共振回路10のホット側端子が発振用トランジスタ6のベースに接続されている。電源電圧Vccが電源ラインVLに印加されており、チョークコイル17を介して発振用トランジスタ6のコレクタに印加される。また、電源ラインVLとグラウンドとの間に分圧抵抗25,26,27が直列に接続されている。電源電圧Vccを抵抗18、19によって分圧した電圧が発振用トランジスタ6のベースに印加されている。発振用トランジスタ6のエミッタはカップリングコンデンサ20を介して出力分波回路2の入力端に接続されている。
【0020】
出力分波回路2は、分岐回路を形成するように入力端から第1の信号経路L1と第2の信号経路L2とに分岐されている。第1の信号経路L1の端部は位相反転用トランジスタ21のベースに接続され、第2の信号経路L2の端部は位相反転用トランジスタ22のベースに接続されている。位相反転用トランジスタ21と位相反転用トランジスタ22とは一方の位相反転用トランジスタ21のエミッタと他方の位相反転用トランジスタ22のコレクタとをカスケード接続しており、一方の位相反転用トランジスタ21のコレクタは抵抗23を介して電源ラインVLに接続され、他方の位相反転用トランジスタ22のエミッタは抵抗24を介して接地されている。電源ラインVLと一方の位相反転用トランジスタ21のベースとの間に分圧用抵抗25が接続され、一方の位相反転用トランジスタ21のベースと他方の位相反転用トランジスタ22のベースとの間に分圧用抵抗26が接続され、他方の位相反転用トランジスタ22のエミッタが分圧用抵抗27を介して接地されている。一方の位相反転用トランジスタ21のコレクタが、直流カットコンデンサ28を介してトラップ回路3の入力端に接続され、他方の位相反転用トランジスタ22のエミッタが、直流カットコンデンサ29を介してトラップ回路4の入力端に接続される。2つの位相反転用トランジスタ21、22のベースには分岐された同位相の信号が印加されるが、一方の位相反転用トランジスタ21のコレクタに現れる信号と、他方の位相反転用トランジスタ22のエミッタに現れる信号とは互いの位相が反転するので、一方の位相反転用トランジスタ21のコレクタに接続された第1の信号経路L1と、他方の位相反転用トランジスタ22のエミッタに接続された第2の信号経路L2とには位相が反転した信号が伝搬することになる。
【0021】
トラップ回路3は、第1の信号経路L1に一端が接続されたインダクタ31と、アノードが接地されカソードがインダクタ31の他端に接続されたバラクタダイオード32とから構成されている。バラクタダイオード32のカソードには発振回路部1に印加される電圧制御信号Vctlが印加される。トラップ回路3の阻止帯域となるトラップ周波数は、トラップ回路3を構成する回路素子の回路定数(主にインダクタ31のインダクタンス値、バラクタダイオード32の容量値)で決まる。トラップ回路3には、発振回路部1の発振周波数と同じトラップ周波数を設定する。トラップ回路3の出力端は直流カットコンデンサ38を介して出力再合成回路5に接続される。
【0022】
トラップ回路4は、第2の信号経路L2に一端が接続されたインダクタ33と、アノードが接地されカソードがインダクタ33の他端に接続されたバラクタダイオード34とから構成されている。バラクタダイオード34のカソードには発振回路部1に印加される電圧制御信号Vctlが印加される。トラップ回路4は、第1の信号経路L1に設けたトラップ回路3と同一構成とし、トラップ周波数だけを異ならせる。すなわち、トラップ回路3と同一構成とすることで、発振周波数から十分離れた位置での遅延特性を第1の信号経路L1と第2の信号経路L2とで一致させることができる。また、トラップ回路4のトラップ周波数は発振周波数からずれた位置(発振周波数の高調波とも一致しない位置)に設定することで、発振周波数はロスなく通過させる。トラップ回路4の出力端は直流カットコンデンサ39を介して出力再合成回路5に接続される。
【0023】
出力再合成回路5は、第1の信号経路L1の端部に一端が接続された合成用抵抗35と、第2の信号経路L2の端部に一端が接続され他端が合成用抵抗35の他端に接続された合成用抵抗36と、合成用抵抗35と36の接続点に一端が接続された合成用抵抗37とで構成されている。合成用抵抗37の他端が出力再合成回路5の出力端となる。
【0024】
以上のように構成された本実施の形態では、発振回路部1の共振回路10における共振周波数がバラクタダイオード13のカソードに印加される電圧制御信号Vctlで決定し、共振回路10の共振周波数が発振用トランジスタ6のベースに印加される。発振用トランジスタ6のベースには電源電圧Vccが分圧されて印加されており、コルピッツ型の発振回路の発振原理に従って発振回路部1が発振する。この結果、発振用トランジスタ6のエミッタから発振周波数の発振信号がカップリングコンデンサ20を介して出力分波回路2へ供給される。
【0025】
出力分波回路2では発振信号を第1の信号経路L1と第2の信号経路L2とに分波し、第1の信号経路L1に分岐した発振信号は一方の位相反転用トランジスタ21のベースに印加され、第2の信号経路L2に分岐した発振信号は他方の位相反転用トランジスタ22のベースに印加される。電源ラインVLとグラウンドとの間にカスケード接続された位相反転用トランジスタ21、22のベースに同位相の発振信号が印加され、一方の位相反転用トランジスタ21のコレクタと他方の位相反転用トランジスタ22のエミッタとから互いに位相反転された発振信号が出力される。これにより、第1の信号経路L1を伝搬する信号と第2の信号経路L2を伝搬する信号とで高調波の位相が反転されたことになる。このように、トランジスタ21,22が電源に関してカスケードに接続されるので、大きな出力振幅を確保することができる。また、第1及び第2の信号経路L1、L2では1つのトランジスタしか通過しないので、トランジスタ段数が増加することによる信号のひずみの増大を抑制できる。
【0026】
トラップ回路3では、第1の信号経路L1である一方の位相反転用トランジスタ21のコレクタから出力された発振信号が入力する。トラップ回路3は発振回路部1の発振周波数が阻止帯域に設定されている。したがって、発振信号に含まれた発振周波数成分が減衰した信号が通過する。一方、トラップ回路4では、第2の信号経路L2である他方の位相反転用トランジスタ22のエミッタから出力された発振信号が入力する。トラップ回路4は、トラップ回路3と同一構成にて略同一遅延量に設定されているが、阻止帯域が発振回路部1の発振周波数からずれた位置に設定されている。したがって、発振周波数からずれた阻止帯域が減衰し、発振周波数成分は減衰していない信号が出力される。
【0027】
ここで、電圧制御発振器の場合、電圧制御信号Vctlによって発振回路部1の発振周波数が変化する。発振周波数の変化に対してトラップ回路3のトラップ周波数が固定であると、トラップ周波数と発振周波数がずれて発振周波数を十分に減衰できない可能性がある。
【0028】
本実施の形態では、発振回路部1の発振周波数を制御している電圧制御信号Vctlをトラップ回路3に入力して、トラップ周波数を発振周波数に追従して変化させ、常にトラップ周波数と発振周波数とが一致するように構成している。また、電圧制御信号Vctlをトラップ回路4に入力して、トラップ周波数を発振周波数に追従して変化させ、トラップ周波数と発振周波数とが一致しないようにしている。
【0029】
また、トラップ回路3を通過した信号とトラップ回路4を通過した信号とが後段の出力再合成回路5で合成されるので、一方の信号経路でのみ減衰された信号成分が、合成後に相殺されずに取り出される。狭帯域のトラップ周波数を発振周波数に設定した場合には、合成後に取り出される発振周波数も狭帯域となる。
【0030】
本実施の形態では、トラップ回路3及びトラップ回路4のトラップ周波数の設定だけで、出力再合成回路5から取り出される発振周波数を広帯域化することができる。トラップ回路3及びトラップ回路4に設定するトラップ周波数を、発振周波数foを中心として一方を低域側に少し(−△)だけずらし、他方を高域側に少し(+△)だけずらす。これにより、出力再合成回路5から取り出される信号の帯域幅をfo−△〜fo+△と広帯域化できる。
【0031】
出力再合成回路5には、第1の信号経路L1を伝搬する過程でトラップ回路3にて発振周波数が減衰された信号が一方の抵抗35を介して入力し、第2の信号経路L2を伝搬する過程でトラップ回路4にて発振周波数を減衰させていないが第1の信号経路L1の信号とは位相が反転している信号が入力する。第1の信号経路L1の信号と第2の信号経路L2の信号とを合成用抵抗35,36,37で合成すると、互いの位相が反転している高調波は相殺して除去され、第2の信号経路L2の信号だけに減衰されずに含まれている発振周波数成分が相殺されずに残される。これにより、高調波成分が除去された発振周波数の信号が取り出される。
【0032】
図1に示す電圧制御発振器では、出力分波回路2において分波と位相反転とを別々に行っているが、トランスを用いることにより分波と位相反転とを同時に行うことができる。また、同一構成を有するトラップ回路3及びトラップ回路4としてLC直列回路を用いているが、LC並列回路を用いることもできる。また、出力再合成回路5は合成用抵抗35,36,37を用いているが、トランスを用いるようにしても良い。
【0033】
(変形例1)
図2は図1に示す電圧制御発振器において発振回路部1以降の回路構成を変形した変形例1の構成図である。トラップ回路は上記実施の形態と同一構成である。発振回路部1は図示を省略している。
【0034】
変形例1は、出力分波回路2として分波と位相反転とを同時に行う高周波トランス分岐器40をフィルタ部の前段に設置し、出力再合成回路5として高周波トランス結合器50をフィルタ部の後段に設置している。
【0035】
高周波トランス分岐器40は、一端が発振用トランジスタ6のエミッタに接続され、他端が抵抗を介して接地された一次側コイル41と、二次側コイル42a,42bと、一次側と二次側とを磁気的に結合させるコア43とを備える。二次側コイル42aの一端が直流カットコンデンサ28を介してトラップ回路3に接続され、二次側コイル42bの一端が直流カットコンデンサ29を介してダミートラップ回路4に接続されている。二次側コイル42aと42bとの中間接続点は接地されている。二次側コイル42aと42bとの中間接続点を接地することにより、二次側コイル42aの一端から取り出される信号と、二次側コイル42bの一端から取り出される信号の位相が反転することになる。すなわち、高周波トランス分岐器40は、発振信号の分波と位相反転とを同時に行うことができる。
【0036】
高周波トランス結合器50は、第1の信号経路L1の端部に接続された第1の一次側コイル51aと、第2の信号経路L2の端部に接続された第2の一次側コイル51bと、二次側コイル52と、コア53とで構成されている。第1の一次側コイル51aは、一端が第1の信号経路L1の端部となる直流カットコンデンサ38の一方の端子に接続され、他端が接地されている。第2の一次側コイル51bは、一端が第2の信号経路L2の端部となる直流カットコンデンサ39の一方の端子に接続され、他端が接地されている。二次側コイル52は、一端が出力端子となり、他端が接地されている。
【0037】
図2に示すように、トラップ回路3のインダクタンス値を4.5nHとし、容量を6pFとして、2.0GHzの発振周波数に対してトラップ周波数を2.37GHzに設定している。また、トラップ回路4のインダクタンス値を3.0nHとし、容量を6pFとしてトラップ周波数を1.94GHzに設定している。
【0038】
図3は、図2に示す回路モデル及び回路定数に基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、発振周波数(2.0GHz)を中心に1.90GHzから2.01GHzを通過帯域とするフィルタ特性を実現できている。トラップ回路3、4は、他方のトラップ回路等の影響を受けるため、前述したトラップ回路3、4単独でのトラップ周波数と、合成されたフィルタ特性の帯域は若干異なる。
【0039】
(変形例2)
図4は、図2に示す回路構成においてトラップ回路をLC並列回路に置き換えた変形例2の構成図である。トラップ回路60は、インダクタ61とコンデンサ62の並列共振回路で構成されている。トラップ回路70は、トラップ回路60と同一構成であり、インダクタ71とコンデンサ72の並列共振回路で構成されている。
【0040】
図4に示すように、トラップ回路60のインダクタンス値を1.0nHとし、容量を24pFとして、1.0GHzの発振周波数に対してトラップ周波数を1.03GHzに設定している。また、トラップ回路70のインダクタンス値を1.0nHとし、容量を27pFとしてトラップ周波数を0.97GHzに設定している。
【0041】
図5は、図4に示す回路モデル及び回路定数に基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、発振周波数(1.0GHz)を中心にして、極狭い帯域のみ通過する特性となっている。
【0042】
(変形例3)
図6は、トランジスタのカスケード接続を用いて位相反転させる出力分波回路2と、LC直列共振回路で構成されるトラップ回路3及びトラップ回路4と、高周波トランス結合器50とを組み合わせた変形例3の構成図である。
【0043】
トラップ回路3には発振周波数(fo=2.0GHz)に対して低域側に少しだけずらしたトラップ周波数(fo−△)を設定している。また、トラップ回路4には高域側に少しだけずらしたトラップ周波数(fo+△)を設定している。
【0044】
図7は図6に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、急峻なフィルタ特性が実現されている。
【0045】
(変形例4)
図8は、トランジスタのカスケード接続を用いて位相反転させる出力分波回路2と、LC並列共振回路で構成されるトラップ回路60及びトラップ回路70と、高周波トランス結合器50とを組み合わせた変形例4の構成図である。
【0046】
トラップ回路60には発振周波数(fo=2.0GHz)に対して低域側に少しだけずらしたトラップ周波数(fo−△)を設定している。また、トラップ回路70には高域側に少しだけずらしたトラップ周波数(fo+△)を設定している。
【0047】
図9は図8に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図である。シミュレーション結果から明らかなように、阻止帯域が発振周波数(2.0GHz)を中心にして、低域側及び高域側に拡大して広域化されている。
【0048】
(比較例1)
図10は、図4に示す回路構成において第1の信号経路L1からトラップ回路60を除去し、第2の信号経路L2に発振周波数foのトラップを設定したLC並列共振回路からなるトラップ回路80を設けた比較例を示している。
【0049】
図11は比較例1のフィルタ特性をシミュレーションした結果を示す図である。図5に示す変形例2のフィルタ特性と比べて、傾きが緩くなっていることが判る。
【0050】
なお、本発明は上記実施の形態及び変形例に限定されるものではない。たとえば、位相反転増幅器増幅器及びトラップ回路に組み合わせに代えて、サチュレーションタイプの位相反転増幅器及び減衰器の組み合わせを用いることもできる。
【産業上の利用可能性】
【0051】
本発明は、分波した高周波信号の一方を位相反転させてから合成することでノイズ除去するフィルタ回路に適用可能である。
【図面の簡単な説明】
【0052】
【図1】一実施の形態に係る電圧制御発振回路の構成図
【図2】図1に示す電圧制御発振器において発振回路部以降の回路構成を変形した変形例1の構成図
【図3】図2に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図4】図2に示す回路構成においてトラップ回路及びトラップ回路をLC並列回路に置き換えた変形例2の構成図
【図5】図4に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図6】出力再合成回路を高周波トランス結合器で構成した変形例3の構成図
【図7】図6に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図8】トラップ回路及びトラップ回路をLC並列共振回路で構成し、出力再合成回路を高周波トランス結合器で構成した変形例4の構成図
【図9】図8に示す回路モデルに基づいてフィルタ特性をシミュレーションした結果を示す図
【図10】第1の信号経路からトラップ回路を除去し、第2の信号経路にLC並列共振回路からなるトラップ回路を設けた比較例の構成図
【図11】比較例1のフィルタ特性をシミュレーションした結果を示す図
【符号の説明】
【0053】
1…発振回路部
2…出力分波回路
3、60…トラップ回路
4、70…トラップ回路
5…出力再合成回路
6…発振用トランジスタ
7、8…帰還コンデンサ
9…エミッタバイアス抵抗
10…共振回路
11…インダクタ
12…コンデンサ
13…バラクタダイオード
14…チョークコイル
18、19…分圧用抵抗
20…カップリングコンデンサ
21、22…位相反転用トランジスタ
23、24…抵抗
25,26,27…分圧用抵抗
31、33…インダクタ
32,34…バラクタダイオード
35,36,37…合成用抵抗
40…高周波トランス分岐器
50…高周波トランス結合器
【特許請求の範囲】
【請求項1】
入力信号を分岐すると共に互いに位相の反転した第1及び第2の信号を第1及び第2の出力端子から別々に出力する位相反転分岐回路と、
前記位相反転分岐回路の第1の出力端子に接続され第1の阻止帯域を有する第1の帯域阻止フィルタと、
前記位相反転分岐回路の第2の出力端子に接続され、前記第1の阻止帯域とは異なる第2の阻止帯域を有する第2の帯域阻止フィルタと、
前記第1及び第2の帯域阻止フィルタの出力を合成する合成器と、
を具備したことを特徴とするフィルタ回路。
【請求項2】
前記第1及び第2の帯域阻止フィルタは、回路構成が同一で、回路定数が異なることを特徴とする請求項1記載のフィルタ回路。
【請求項3】
前記位相反転分岐回路は、入力信号を第1及び第2の信号に分岐して出力する分岐回路と、前記分岐回路から出力される第1及び第2の信号を互いに位相の反転した信号に変換する位相反転回路とを備え、
前記位相反転回路は、
ベースが前記分岐回路の一方の出力端に接続され、コレクタが高周波的に接地され、エミッタが前記第1の出力端子となる第1のトランジスタと、
ベースが前記分岐回路の他方の出力端に接続され、コレクタが前記第2の出力端子となり、エミッタが高周波的に接地された第2のトランジスタと、
を備えたことを特徴とする請求項1又は請求項2記載のフィルタ回路。
【請求項4】
前記第1のトランジスタのコレクタと前記第2のトランジスタのエミッタとが接続され、前記第2のトランジスタのコレクタと前記第1のトランジスタのエミッタとの間に電源電圧が印加されることを特徴とする請求項3記載のフィルタ回路。
【請求項5】
前記第1及び第2の帯域阻止フィルタは、前記位相反転分岐回路の第1及び第2の出力端子から出力される第1及び第2の信号がそれぞれ伝搬する各信号線路に対して、それぞれ直列に介挿された並列共振回路で構成されていることを特徴とする請求項1から請求項4のいずれかに記載のフィルタ回路。
【請求項6】
前記第1及び第2の帯域阻止フィルタは、前記位相反転分岐回路の第1及び第2の出力端子から出力される第1及び第2の信号がそれぞれ伝搬する各信号線路とグラウンドとの間にそれぞれ設けられた直列共振回路で構成されていることを特徴とする請求項1から請求項4のいずれかに記載のフィルタ回路。
【請求項7】
前記入力信号が電圧制御発振回路の発振信号であることを特徴とする請求項1から請求項6のいずれかに記載のフィルタ回路。
【請求項8】
外部から印加される電圧制御信号によって発振信号の発振周波数を制御する発振回路部と、
前記発振回路部の出力端に接続され前記発振信号を分岐すると共に互いに位相の反転した第1及び第2の信号を第1及び第2の出力端子から別々に出力する位相反転分岐回路と、
前記位相反転分岐回路の第1の出力端子に接続され第1の阻止帯域を有する第1の帯域阻止フィルタと、
前記位相反転分岐回路の第2の出力端子に接続され、前記第1の阻止帯域とは異なる第2の阻止帯域を有する第2の帯域阻止フィルタと、
前記第1及び第2の帯域阻止フィルタの出力を合成する合成器と、
を備え、
前記第1及び第2の帯域阻止フィルタは、インダクタと前記インダクタに接続され前記電圧制御信号によって容量が制御される可変容量素子とを含んで構成される共振回路をそれぞれ有することを特徴とする電圧制御発振回路。
【請求項1】
入力信号を分岐すると共に互いに位相の反転した第1及び第2の信号を第1及び第2の出力端子から別々に出力する位相反転分岐回路と、
前記位相反転分岐回路の第1の出力端子に接続され第1の阻止帯域を有する第1の帯域阻止フィルタと、
前記位相反転分岐回路の第2の出力端子に接続され、前記第1の阻止帯域とは異なる第2の阻止帯域を有する第2の帯域阻止フィルタと、
前記第1及び第2の帯域阻止フィルタの出力を合成する合成器と、
を具備したことを特徴とするフィルタ回路。
【請求項2】
前記第1及び第2の帯域阻止フィルタは、回路構成が同一で、回路定数が異なることを特徴とする請求項1記載のフィルタ回路。
【請求項3】
前記位相反転分岐回路は、入力信号を第1及び第2の信号に分岐して出力する分岐回路と、前記分岐回路から出力される第1及び第2の信号を互いに位相の反転した信号に変換する位相反転回路とを備え、
前記位相反転回路は、
ベースが前記分岐回路の一方の出力端に接続され、コレクタが高周波的に接地され、エミッタが前記第1の出力端子となる第1のトランジスタと、
ベースが前記分岐回路の他方の出力端に接続され、コレクタが前記第2の出力端子となり、エミッタが高周波的に接地された第2のトランジスタと、
を備えたことを特徴とする請求項1又は請求項2記載のフィルタ回路。
【請求項4】
前記第1のトランジスタのコレクタと前記第2のトランジスタのエミッタとが接続され、前記第2のトランジスタのコレクタと前記第1のトランジスタのエミッタとの間に電源電圧が印加されることを特徴とする請求項3記載のフィルタ回路。
【請求項5】
前記第1及び第2の帯域阻止フィルタは、前記位相反転分岐回路の第1及び第2の出力端子から出力される第1及び第2の信号がそれぞれ伝搬する各信号線路に対して、それぞれ直列に介挿された並列共振回路で構成されていることを特徴とする請求項1から請求項4のいずれかに記載のフィルタ回路。
【請求項6】
前記第1及び第2の帯域阻止フィルタは、前記位相反転分岐回路の第1及び第2の出力端子から出力される第1及び第2の信号がそれぞれ伝搬する各信号線路とグラウンドとの間にそれぞれ設けられた直列共振回路で構成されていることを特徴とする請求項1から請求項4のいずれかに記載のフィルタ回路。
【請求項7】
前記入力信号が電圧制御発振回路の発振信号であることを特徴とする請求項1から請求項6のいずれかに記載のフィルタ回路。
【請求項8】
外部から印加される電圧制御信号によって発振信号の発振周波数を制御する発振回路部と、
前記発振回路部の出力端に接続され前記発振信号を分岐すると共に互いに位相の反転した第1及び第2の信号を第1及び第2の出力端子から別々に出力する位相反転分岐回路と、
前記位相反転分岐回路の第1の出力端子に接続され第1の阻止帯域を有する第1の帯域阻止フィルタと、
前記位相反転分岐回路の第2の出力端子に接続され、前記第1の阻止帯域とは異なる第2の阻止帯域を有する第2の帯域阻止フィルタと、
前記第1及び第2の帯域阻止フィルタの出力を合成する合成器と、
を備え、
前記第1及び第2の帯域阻止フィルタは、インダクタと前記インダクタに接続され前記電圧制御信号によって容量が制御される可変容量素子とを含んで構成される共振回路をそれぞれ有することを特徴とする電圧制御発振回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2010−93436(P2010−93436A)
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【出願番号】特願2008−259799(P2008−259799)
【出願日】平成20年10月6日(2008.10.6)
【出願人】(000010098)アルプス電気株式会社 (4,263)
【Fターム(参考)】
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【出願日】平成20年10月6日(2008.10.6)
【出願人】(000010098)アルプス電気株式会社 (4,263)
【Fターム(参考)】
[ Back to top ]