【課題】使用周波数帯に応じて発振器を、また使用通信システムに応じて後段の変復調回路を切り換えて、発振器個数を減らし後段の変復調回路を共通化する。
【解決手段】複数の周波数帯，通信システムのモードで使用するため第１の発振器１００と第２の発振器１０１の出力に第１のスイッチ回路１０２を設けて、第１，第２，第３の分周器１０３，１０４，１０５の分周信号を選択する。第１，第２の増幅器１０７，１０８の前段に第２，第３のスイッチ回路１２２，１２３を設け、信号を通信システムのモードに応じて選択し、第１，第２の増幅器１０７，１０８に入力して増幅する。この出力を第１，第２のミキサ１０９，１１１で通信システムのベースバンド信号と合成する。合成信号を第３，第４の増幅器１１０，１１２で増幅して出力する。各スイッチによって、所定モードの周波数帯，通信システムに応じた回路を選択することにより共通化する。 （もっと読む）

【課題】周波数によって負荷キャパシタが可変される位相固定ループ装置を提供する。
【解決手段】本発明は位相検出器とチャージポンプ及び電圧制御発振器を備える。電圧制御発振器は制御信号発生部及び内部信号発生部を備える。制御信号発生部は、チャージポンプから出力されるポンピング信号を入力し、外部クロック信号の周波数が内部クロック信号の周波数より高い時、インアクティブ可変制御信号を発生させ、外部クロック信号の周波数が内部クロック信号の周波数より低い時、アクティブ可変制御信号を発生させる。内部信号発生部は、内部クロック信号を帰還させて入力し、これを反転させて内部クロック信号を発生させる反転部、反転部の出力端に並列に連結された負荷キャパシタ及び、負荷キャパシタに直列に連結され、可変制御信号がアクティブで活性化され、可変制御信号がインアクティブで非活性化されるＭＯＳトランジスタを備える。 （もっと読む）

【課題】デッドロックを防止するデッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法を提供する。
【解決手段】位相周波数検出器、電荷ポンプ、ループフィルター、電圧制御発振器、及び主分周器を備え、電圧制御発振器の出力端と主分周器の入力端との間に連結され、電圧制御発振器の出力信号の周波数が所定の周波数より高い時、電圧制御発振器の出力信号を周波数分周して、主分周器に提供するデッドロック防止回路を備えることを特徴とする位相同期ループ回路である。 （もっと読む）

【課題】Ｄ／Ａ変換器の２次、３次歪み誤差による影響を低減して、周波数特性を良好にする。
【解決手段】クロック数出力部２１４は、ゼロクロス検出器２１１がゼロクロスタイミングを予測すると、クロック数ｘ＝ｍをデータ修正部２３６とタイミング設定部１０５とに出力する。データ修正部２３６は、位相データを小さくなるように修正し、タイミング設定部１０５は、パルス信号Ｐnを、クロックVCO_CLKの（ｑ−ｍ）クロックだけ遅延させ、信号Ｓvとして位相比較器１０１に出力する。ゼロクロスタイミングは、クロック数ｘ＝０のときよりも、ｍクロックだけ早まり、データ修正も行われるため、Ｄ／Ａ変換器２０４の入力データは小さくなり、２次、３次歪み誤差による影響が低減される。 （もっと読む）

【課題】 電源投入時の周波数制御信号の電圧レベルに関わらず、ＰＬＬ回路のロック動作を補償するＰＬＬ回路を提供する。
【解決手段】 基準クロック信号を基に所定の信号を出力する位相比較器（１）と、位相比較器（１）から出力される出力信号のパルス幅に応じたアナログ信号を出力するチャージポンプ（２）と、アナログ信号を平滑化し、周波数制御信号を出力するループフィルタ（３）と、周波数制御信号に応じた発振周波数特性のクロック信号を出力する電圧制御発振器（４）と、出力クロック信号を分周する分周器（５）と、を有し、ゲイン制御回路（６）から入力される切替信号を基に、電圧制御発振器（４）内の遅延回路の遅延値を制御し、発振周波数特性を小さな値から大きな値に段階的に切り替える。 （もっと読む）

【課題】高い精度で対象物の温度を安定化する温度安定化装置を提供する。
【解決手段】対象物の温度を基準温度に安定化させる温度安定化装置であって、対象物に接して設けられ、入力された周波数制御信号に対応する周波数を有する発振信号を生成する発振器と、発振信号に基づく帰還信号と、予め定められた周波数を有する基準クロック信号との位相差を検出する位相検出器と、位相検出器の出力に基づいて、帰還信号を基準クロック信号に同期させる周波数制御信号を生成するループ・フィルタと、周波数制御信号の信号値を、基準温度に対応して定められた基準値と比較する比較器と、比較器による比較結果に基づいて、対象物を加熱又は冷却する電熱変換器とを有する温度安定化装置を提供する。 （もっと読む）

【課題】 高信頼性のデッドロック解除機能を持つＰＬＬ回路を備えた半導体集積回路装置を提供する。
【解決手段】 ＰＬＬ回路のデッドロック解除回路として、制御電圧モニタ回路によりＰＬＬ回路の位相比較出力に対応したＶＣＯ制御電圧が規定値を超えることを検出し、位相モニタ回路により基準信号と帰還信号の位相が入力半サイクル以上外れていることを検出し、判定回路により上記制御電圧モニタ回路と位相モニタ回路の両検出信号が成立した場合にのみデッドロック状態と判定して、上記ＶＣＯ制御電圧を強制的に下げてデッドロック状態の解除を行う。 （もっと読む）

【課題】ゼロクロスタイミングとリセット解除タイミングとの時間位置を一定にして周波数特性を良好にする。
【解決手段】コンパレータ２０７は、直線補間回路２０６の信号Ｓ１１がゼロ電圧をクロスしたときに、Ｈレベルの信号Ｓ１２をＰＬＬ回路１の位相比較器１０１に出力する。リセット制御部２０９は、リセット部２０８を制御して直線補間回路２０６をリセットする。Ｎ分周カウンタ１０４は、ＶＣＯ１０３のクロックVCO_CLKを分周し、パルス信号Ｐnをタイミング設定部１０５に供給する。同時に、Ｎ分周カウンタ１０４は、リセットを解除するためのパルス信号Ｐnをリセット制御部２０９に出力する。一方、タイミング設定部１０５は、リセット解除タイミングをゼロクロスタイミングより前に設定するため、予め設定された遅延時間経過後に、信号Ｓvを位相比較器１０１に出力する。 （もっと読む）

【課題】 ＶＣＯのｆ／ｖ感度のばらつきを補正することで、ＶＣＯの安定動作とＣ／Ｎ劣化などの特性の劣化防止を図ることができる発振制御装置を提供する。
【解決手段】 可変共振器２を備えるＶＣＯ１と分周器６と位相比較器７とＬＰＦ８とによって構成されるＰＬＬにおいて、可変共振器制御信号生成部１０が、ＬＰＦ８の出力電圧を入力してＶＣＯ１のｆ／ｖ感度を検出して可変共振器制御信号を生成し、可変共振器制御信号によって可変共振器２の容量を制御する。具体的には、電圧検知回路５がＬＰＦ８の出力電圧を入力して所定の電圧を検知すると、データラッチ回路４が電圧検知回路５の検知した電圧に基づいた可変共振器制御信号を可変共振器２へ送信して可変容量の制御を行う。その結果、ＰＬＬの構成素子のばらつきや温度変化があってもＶＣＯ１のｆ／ｖ感度を最適値に制御することができる。
（もっと読む）

【課題】 同期保持範囲が狭く、同期点が範囲外になると同期外れを引き起こす。この状態では制御が効かなくなり、偶発的な復帰するのを待つほかなく復帰に時間を要した。同期精度を向上させるためには回路規模の増大を招いた。
【解決手段】 入力信号が周期ｆcのパルス信号の際、ＬＣ共振回路１１に入力されると周期成分ｆcが抽出されて出力される。パルス発生器２から同期点に位相を合わせた５０％デューティのパルスを出力するよう設定し、乗算器１４で共振回路出力１２と乗算する。乗算器１４の出力は、同期ループが遅れているときはプラス、進んでいるときはマイナスになる。この信号を加算器１５で加算し、ループフィルタ９へ積分してＶＣＯ１０へフィードバックし、発信周波数を制御することで同期ループがロックする。その結果乗算器１４の出力はゼロ（プラス/マイナス）となりフィードバックループが安定し、同期状態が保持される。 （もっと読む）

位相ロックループを行なうためのシステムおよび方法が開示される。このシステムは、位相周波数検出器回路と、第１の電流ミラー回路（３０５）および第２の電流ミラー回路（３１０）を有する電荷ポンプ回路（２２５）と、ループフィルタ回路と、電圧制御発振器回路とを含む。位相周波数検出器回路は、入力信号とフィードバック信号との位相差に基づいてアップ信号およびダウン信号を生成する。第１および第２の電流ミラー回路（３０５，３１０）は基準電流（３４０）を複製する。バイアス回路（３１５）は、第２の電流ミラー回路（３１０）への電圧バイアスに基づいた、第１の電流ミラー回路（３１０）のための電圧を、第１の電流ミラー回路のための電圧と回路の電圧とに基づいて生成するよう構成されており、基準電流（３４０）を低電力で正確に複製し、それにより、等しい大きさの電流パルスを低電流で供給する。
（もっと読む）

【課題】 安定した周波数の信号を発振する。
【解決手段】 アンテナ１０は、図示しない複数のＧＰＳ衛星からの信号を受信する。衛星信号受信部１４は、複数の航法メッセージの受信タイミングから複数のタイミング信号を生成する。それぞれ取得し、かつ受信した信号のそれぞれに対応した衛星の仰角を導出する。統計処理部１６は、複数のタイミング信号間において、タイミング信号の時間成分を統計処理し、その結果を基準信号として出力する。その際に、衛星の仰角による重み付けを行う。ＰＬＬ１８は、基準信号を基準にして、信号を発振させる。 （もっと読む）

【課題】外部からの制御無しに、自己で自動的に復帰動作を行うことを可能としたＰＬＬ回路を提供する。
【解決手段】デッドロック検出回路は、クロック信号をカウントするカウンター回路を有し、デッドロック状態で前記カウンター回路が所定数の前記クロック信号をカウントした時に出力する出力信号に応じて、デッドロック検出信号を出力し、前記デッドロック検出信号によりデッドロックが解除される。また、通常動作時にカウンター回路がＰＬＬ回路にノイズを与えることがないことを特徴とする。 （もっと読む）

【課題】 従来の発振装置は、外乱パルスを計数する等により待ち時間を待つことができず、発振が安定していない発振信号を出力することがあった。
【解決手段】 本発明に係る発振装置は、入力電圧を基に発振信号を生成する発振回路と、前記発振信号を被供給装置に向けて出力可能なゲート回路と、前記入力電圧が前記発振回路が前記発振信号の生成を開始可能な電圧に達したことを検出する電源監視回路と、前記電源監視回路から前記検出の旨の通知を受けた時を起点に、前記発振回路が生成する前記発振信号の状態が実質的に一定になるために要する時間を計時し当該計時が完了したとき、前記ゲート回路に、前記発振回路からの前記発振信号を前記被供給装置へ出力させる遅延回路とを含む。 （もっと読む）

【課題】 互いに異なる位相を有した複数個のクロック信号を発生することができる遅延同期ループを提供する。
【解決手段】 クロック信号とフィードバッククロック信号との位相差を検出し、前記位相差によって変化する複数ビットの遅延制御信号を発生する位相検出器１２と、前記複数ビットの遅延制御信号に応答して前記クロック信号を遅延させて複数個の出力クロック信号及び前記フィードバッククロック信号を発生する所定個数の縦続接続された第１の遅延セルを具備する第１の遅延器１８と、前記複数個の遅延制御信号に応答して反転クロック信号を遅延させて複数個の反転出力クロック信号を発生する所定個数の縦続接続された第２の遅延セルを具備する第２の遅延器２２と、前記複数個の出力クロック信号及び前記複数個の反転出力クロック信号の中で関連があるクロック信号を位相混合して補正された複数個の出力クロック信号を発生する位相混合器２４とを含む。 （もっと読む）

【課題】
発振信号が歪んでしまうのを確実に回避することができるようにする。
【解決手段】
発振信号生成部Ｐ１の各遅延回路２１においては、第１制御信号Ｓｃ１に応じた所定量の電流を供給する第１電流供給部Ｐ４を、電源電圧と差動対部Ｐ３との間に設けるようにしたことにより、この差動対部Ｐ３と第１及び第２伝送線Ｌ１、Ｌ２と可変抵抗部Ｐ６とを電源電圧からフローティングしたような状態にすることができる。この結果このフローティングしたような状態となっている部分に接続される電圧を調節することにより、発振信号Ｓｏの発振中心電圧を、遅延回路２１の動作が線形領域から外れないように制御することができる。 （もっと読む）

【課題】位相比較器で検出の位相誤差をループフィルタに入力／遮断する信号断接手段を備え、ＣＶラインが暴れる範囲では遮断するように信号断接手段を制御し、ＣＶラインの暴れをカットしてループフィルタの入出力電圧の応答遅延を改善したＰＬＬを提供する。
【解決手段】ＰＬＬ回路１００は、基準周波数信号Ｆを発生の基準周波数信号発生器１と、分周器９で分周された信号と基準周波数信号Ｆの位相を比較の位相比較器２と、位相比較器２で検出の位相誤差εをループフィルタ４に入力／遮断する信号断接手段３と、位相比較器２で比較の位相誤差εを積分するループフィルタ４と、制御電圧ｖに基づいて発振周波数ｆが制御されるＶＣＯ（電圧制御発振器）−Ａ５と、ＶＣＯ（電圧制御発振器）−Ｂ６と、分周器９への分周比の設定及び信号断接手段３を制御のＣＰＵ（制御手段）８と、ＶＣＯＡ５、Ｂ６で発振の発振信号周波数ｆを所定の分周比で分周の分周器９とで構成。 （もっと読む）

本発明は、安定度を改善させた信号周波数の変換を可能にする周波数ロック・ループおよび関連する方法を提供する。本発明を具現化している周波数ロック・ループは、入力信号を受け取るための入力と、この入力と異なる周波数を有する出力信号を出力するための出力と、を含んでいる。周波数検出器は、１次チャンネルからの第１の係数化された入力および２次チャンネルからの第２の係数化された入力を受け取ること、第１の係数化された入力と第２の係数化された入力の差を計算すること、ならびに２つの係数化された入力の差に基づいて出力を発生させること、を行うように構成させている。電圧制御発振器は、周波数検出器から出力を受け取り、かつ出力信号を発生させるように構成させている。電圧制御発振器は、周波数検出器の出力に基づいて出力周波数を最適に設定している。従来の周波数ロック・ループと異なり、この周波数検出器では、入力因数が複雑な約分を必要とするか否かと無関係に動作するような２進レート乗算器から入力を受け取っている。すなわち、２進レート乗算器はそれぞれの入力因数の可約性に依存しないため、ＭおよびＮが大きくかつ比較的素数性であるか否かと無関係に、その回路は補正の遅れを生じることがない。
本発明は、従来の設計と比べてより高速かつより良好に動作し、かつループ内に固有極を有さないような回路構成を提供する。さらに、本発明に従って構成した回路は、ＭおよびＮが素数などの比較的大きな既約数であるか否かと無関係に動作する。
（もっと読む）

【課題】 ロック時間が長くなることを防ぐとともに、選択できる中間周波数を多くすることにより受信機構成を最適化すること。
【解決手段】 基準周波数信号発生器１０１は、基準周波数信号を生成する。ローカル分数分周部１０２は、分周数として１未満の小数点を伴う数値を設定可能である分数分周ＰＬＬであり、基準周波数信号を、設定した分周数にて分周する。局部発振器１０３は、分周された基準周波数信号よりローカル周波数のローカル信号を生成する。混合器１０７は、受信信号とローカル信号とを混合することにより、受信信号を無線周波数から中間周波数に変換する。ＡＤＣ１１０は、受信信号に対して、基準周波数信号を用いてアンダーサンプリングすることにより、アナログ信号からデジタル信号に変換する。
（もっと読む）

【課題】周波数曲線の切り換え機能と、素子バラツキによる周波数曲線の変動を補償する機能を両立させる点にある。
【解決手段】負性抵抗素子１９ｂとインダクタ素子１９あと外部から与えられる第一電圧１７により容量が変化する第一のキャパシタ１８と制御電圧により容量が変化する複数のキャパシタからから成る第二のキャパシタ１１を備える共振回路と、周波数情報１３と自動校正値１４に基づいて出力が確定する論理合成手段１２とを備え、前記第二のキャパシタの容量値を前記論理合成手段の出力に基づく制御電圧により可変とした。 （もっと読む）