【課題】
出力周波数の可変範囲の変動を低減し、性能の劣化を抑止できるデジタル制御発振器を提供すること。
【解決手段】
本発明にかかるデジタル制御発振器は、制御電流Ｉ１及び制御電流Ｉ２を生成するＰＬＬ１００ａ，１００ｂと、制御電流Ｉ１及び制御電流Ｉ２を参照し、入力されるデジタルの制御データＤＦを、制御電流Ｉ１から制御電流Ｉ２までを範囲とするアナログの制御電流Ｉｄａｃに変換する変換回路１０と、制御電流Ｉｄａｃに応じた周波数のクロックを出力するＣＣＯ１１１と、を有するものである。 （もっと読む）

【課題】 ループ帯域に影響を及ぼさず、電圧制御発振器の制御電圧の安定した応答特性が得られ、印加電源に発生する外乱による周波数変動を抑えることができる。
【解決手段】 基準信号発生装置１、位相比較器２、チャージポンプ回路３、ループフィルタ４、電圧制御発振器５、分周器６を有する周波数シンセサイザ回路であって、直列接続された２つの抵抗Ｒ７１１、Ｒ７１２を備える加算回路７１と、ゲートが前記ループフィルタの第１出力端にかつソースが前記第１の加算回路の一端に接続されたＭＯＳトランジスタＭ７０１と、ゲートが前記ループフィルタの第２出力端にかつソースが前記加算回路の他端に接続されたＭＯＳトランジスタＭ７０２と、第１入力端が前記加算回路７１の中点に接続されかつ第２入力端子が基準電圧源に接続され出力端子が前記チャージポンプ回路３に接続される比較回路７２を備える。 （もっと読む）

【課題】ゲートキャパシタに起因するゲートリーク電流を含み得る電流リークを補償するためのＰＬＬシステムおよび方法。
【解決手段】電圧制御発信器（ＶＣＯ）の入力ノードに補償電流を供給して電流リークを実質的に補償し、ひいてはＰＬＬジッタを減ずる。ＰＬＬ回路は、カウンタから入力を受け取り、次いでカウンタ値比例の補償電流を供給する補償チャージポンプを含む。カウンタ値は、位相周波数検出器からのアップおよびダウン入力に従ってインクリメントおよびデクリメントする。カウンタ値はＰＬＬ回路がロックされた際に固定される。ＰＬＬ回路は他のチャージポンプの補助を用いてまたは用いずに補償チャージポンプによって駆動されてロックする。ＰＬＬがロックされている間、補償チャージポンプは、固定された、カウンタ値比例の補償電流を供給し得る。 （もっと読む）

【課題】フェーズロックループ（ＰＬＬ）回路に対するロジックの動作の影響を弱めるためのシステム及び方法を提供する。
【解決手段】システムと方法は、ＰＬＬ回路が命令の予期される影響を命令の実行前、同時、あるいは後で補償することを実質的に許してもよい。より特に、システムの命令の発行に関連したロジックは、命令に基づいたシステムでのＰＬＬに信号を供給してもよい。その後、ＰＬＬはこの制御信号に基づいた命令の予期される影響を補償するために調節されてもよい。 （もっと読む）

【課題】 本発明は、変調された光信号を出射する外部変調器に好適な動作点を設定しつつ変調信号を与える変調制御回路に関し、広範なビットレートによる高品質の変調を可能とすることを目的とする。
【解決手段】 変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段１２と、検出された位相差を外部変調器１１に帰還し、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ制御手段１３とを備えた変調制御回路において、帰還を実現する帰還路に配置され、かつ変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段１４を備えて構成される。 （もっと読む）

【課題】 位相遅延回路付ＰＬＬ回路において、遅延信号値が確定され、常に正しく映像信号のサンプリングが得られるようにすること。
【解決手段】 ＰＬＬ回路のＶＣＯ１５から出力される［VCO］信号をＤＦＦ３で１／２分周してＶＥＳＡ規格のクロックを生成すると共に、位相遅れ制御回路２で任意の位相遅れを持たせた［VCO_Delay］信号をＤＦＦ４で１／２分周し、映像信号をＡＤコンバータでサンプリングするために使用される［1/2Div_Delay］信号を生成するようにした回路において、［VCO］信号と［1/2Div_Delay］信号の位相をＯＲ回路９で検出し、［VCO］信号と［1/2Div_Delay］信号が位相反転していたときは、ＤＦＦ６から［Reset］信号を出力させ、ＤＦＦ３とＤＦＦ４をリセットさせるようにしたＰＬＬ回路。
（もっと読む）

【課題】ＰＬＬ回路に信号が供給されてから任意の周波数を生成するまでの時間を短縮することを目的とする。そして、安定した動作が実現できるＰＬＬ回路及びそれを搭載した半導体装置を提供することを目的とする。
【解決手段】ＰＬＬ回路は、位相比較器１１、ループフィルタ（ＬＦ）１２、電圧制御発振器（ＶＣＯ）１３及び分周器１４を有している。位相比較器１１は、外部から入力される信号Ｆｓと分周器１４から入力される信号Ｆｏ／Ｎとの位相を比較する。ループフィルタ１２は、位相比較器１１から供給される信号から交流成分を取り除いた信号Ｖｉｎを生成する。電圧制御発振器１３は、ループ・フィルタ１２から入力される信号Ｖｉｎに基づき信号Ｆｏを出力する。分周器１４は、電圧制御発振器１３から出力される信号Ｆｏを、Ｎ分の１に分周した信号Ｆｏ／Ｎに変換して位相比較器１１に出力する。 （もっと読む）

【課題】 正確に変調周期分のサンプリングが可能で測定期間を短くすることができ、中心周波数を正確にテストすることでＳＳＣＧの変調機能の一つであるダウンスプレッドコントロールの機能テストを正確に行うことができるクロック生成回路のテスト回路を得る。
【解決手段】 コンパレータ２１で変調波生成回路１６からのアナログ変調波信号Ｓｍをデジタル信号Ｓｄに変換して出力し、該デジタル信号Ｓｄに応じて、カウンタ２２でクロック生成回路２から出力されたクロック信号Ｓｏの周期のカウントを行い、該カウント値とあらかじめ規格値メモリ２４に設定されたクロック信号Ｓｏの中心周波数の規格値とを比較回路２５で比較するようにした。 （もっと読む）

【課題】 位相誤差を小さくでき、かつ高周波ジッタ成分および低周波ワンダ成分を同時に抑圧することができる回路、制御システム、ＩＣ、送受信装置、制御方法およびプログラムを提供する。
【解決手段】 高周波ジッタ抑圧部であるＰＬＬ１部１００と、低周波ワンダ抑圧部であるＰＬＬ２部２００と、再生クロック部であるＰＬＬ３部３００をマルチループ・シンセサイザ構成とする。 （もっと読む）

【課題】位相同期ループ回路のロックを検出するためのシステム及び方法。特に、ＰＬＬロック検出された出力をアサートする前のユーザー定義の期間に対するＰＬＬの安定性を検出するために構成されたロック検出器。
【解決手段】安定性は、ＰＬＬ回路に挿入され位相−周波数検出器とチャージポンプとの間に配置されたカウンタにより示されることができる。カウンタ値は位相−周波数検出器により作動されるので、ＰＬＬロックはカウンタ値の安定性により示される。デジタルカウンタ値は、デジタルチャージポンプとロック検出回路に同時に供給されることができる。ロック検出器は、いつカウンタ値間の差がユーザー定義の許容値未満になるかを判定するためにレジスタと差検出器を含む。ロック検出器は、カウンタ値がカウンタ値の変動周波数と同じ周波数でサンプリングされる場合に生じる可能性があるロックの誤表示を避けるために、可変タイマーを含むことができる。 （もっと読む）

第１のチャージ・ポンプ経路に接続する第１のキャパシタと、第２のチャージ・ポンプ経路に接続する並列抵抗／キャパシタ回路とを備えるフェーズ・ロックト・ループ・フィルタである。抵抗／キャパシタ回路は、第２のキャパシタを備える。第１のキャパシタ及び第２のキャパシタは、第１のキャパシタと関連した電圧及び並列抵抗／キャパシタ回路と関連した電圧とを加えあわせるのを可能にするよう直列に接続されている。
（もっと読む）

【課題】冗長構成されたシステムクロック装置100に関し、クロック切替時に発生するクロック間の位相差に起因する位相飛びを無くす。
【解決手段】シンセサイザ44が、周波数設定値Δφ1に基づいて、入力された第１基準クロック701を、周波数の異なる第２基準クロック703を出力し、分周器41が、冗長構成された他方の系から入力された第１クロック704を第２基準クロック702(703)の周波数となるように分周して、第２クロック705を出力し、位相比較器42が、第２基準クロック703と第２クロック705との位相差を検出し、第２クロック705の位相に第２基準クロック703の位相を合わせて該位相差を減ずる方向の周波数設定値Δφをシンセサイザに与え、スイッチ30が、第１基準クロック701が正常なとき、第２基準クロック703を選択し、異常のとき、第２クロック705を選択して出力する。 （もっと読む）

【課題】 周波数が急変した場合でも周波数引込みを高速に行う。
【解決手段】 電圧制御発信回路121は、受信されデジタル化されたＲＴＳ情報に基づいてユーザクロックを発生する。Ｎ分周カウンタ122は、ユーザクロックをＲＴＳ情報の転送周期におけるユーザ信号のビット数で分周してリング信号を出力する。位相比較回路115は、ＲＴＳ情報とリング信号の位相を比較し、周波数変動検出回路116は、この位相差によりＲＴＳ情報の周波数変動を検出する。セレクタ119は、常時は、低速引込み用ＡＭＰ118の出力を受け入れているが、位相差が所定の閾値以上になると、高速引込み用ＡＭＰ117の出力を受け入れてＤ／Ａコンバータ120ヘ出力する。 （もっと読む）

【課題】
周波数変調を行うクロック生成回路において、意図に即した周波数変調を行うことが困難であった。
【解決手段】
基準クロックおよびフィードバッククロックが入力される位相比較器と、位相比較器の出力に基づいて動作クロックを生成する電流制御発振器と、動作クロックを分周率設定信号に基づいた分周率で分周してフィードバッククロックとする分周回路と、動作クロックを計数し、当該計数結果に基づいて電流制御発振器の制御電流を設定する制御電流設定信号および分周率設定信号を出力する制御回路とを有するクロック生成回路。 （もっと読む）

第１の位相ロックループ（ＰＬＬ）回路（３０１）は、発振器３０３からのタイミング基準信号を受信するための入力と、発振器出力信号を供給する制御可能発振器回路（８０５）と、複数係数フィードバック分周器回路（８０９）とを含む。第２の制御ループ回路は、選択回路８５３を介して選択可能に結合されて、デジタル制御値（Ｍ）を第１のループ回路の複数係数フィードバック分周器回路に供給することにより発振器出力信号を制御する。第２の制御ループが結合されて制御値をフィードバック分周器回路に供給する間、制御値は、発振器出力信号と、分周器回路（３３５）において第２の制御ループ回路に結合される基準信号との間の検出された差に従って定められる。第２の制御ループ回路が第１のＰＬＬ回路を制御するように結合されていない間、第１のＰＬＬ回路はデジタル制御値を受信して、フィードバック分周器の分周比率を制御する。デジタル制御値は、不揮発性記憶装置（３１７）に記憶される記憶制御値に少なくとも部分的に従って定められ、記憶制御値は発振器出力信号の所望の周波数に対応する。
（もっと読む）

【課題】 インダクタを制御信号により連続的に変化可能とすることにより、発振器およびＰＬＬ回路の機能および性能を向上させる。
【解決手段】 インダクタンスが変化する可変インダクタ部と、可変インダクタ部に接続された可変容量素子と、可変インダクタ部のインダクタンスと可変容量素子の容量とで決まる発振周波数により発振する出力部と、発振周波数を変調する周波数制御信号を生成する制御信号生成手段とを含む。可変インダクタ部は、第１インダクタと、第１インダクタに流れる電流を表す電気信号を検出し、電気信号に基づいて電流信号を生成する電流信号生成手段と、電流信号を受ける第２インダクタとを含み、第１インダクタと第２インダクタを所定の磁気的結合位置に配置し、第１インダクタのインダクタンスを所望の値にする。 （もっと読む）

【課題】原子発振器200の出力周波数702の位相雑音を改善する際に、原子発振器自体の超小型化を維持すると共に、電源投入後又は原子発振器自身の異常で出力周波数702が不安定状態である場合においても安定した出力周波数800を出力し、位相雑音特性の優れた原子発振器を実現する。
【解決手段】原子発振器200の出力側に恒温槽タイプ電圧制御発振器及び比較器を備えた位相雑音改善回路100を接続し、比較器が、原子発振器の出力周波数702と恒温槽タイプ電圧制御発振器の出力周波数(クロック信号)800とを比較し、この比較結果に基づき、該恒温槽タイプ電圧制御発振器の出力周波数を原子発振器200の出力周波数702に追従するように該恒温槽タイプ電圧制御発振器を制御し、原子発振器200の出力周波数702が与えられないとき該恒温槽タイプ電圧制御発振器が自走周波数を出力するように制御する。 （もっと読む）

【課題】第１の周波数の信号を生成する第１の信号生成回路と、第１の周波数と異なる周波数である第２の周波数の信号を生成する第２の信号生成回路と、の相互干渉を抑制した周波数シンセサイザを実現する。
【解決手段】第１の周波数の信号を生成する第１の信号生成回路と、第１の周波数と異なる周波数である第２の周波数の信号を生成する第２の信号生成回路と、を備え、第１の周波数の信号と第２の周波数の信号のうち、いずれかを出力する周波数シンセサイザであって、第１の信号生成回路は、第１の周波数のＮ倍（Ｎは、正の整数）の周波数でＰＬＬ発振し、これを１／Ｎ倍で分周することにより、第１の周波数の信号を生成し、第２の信号生成回路は、第２の周波数のＭ倍（Ｍは、Ｎよりも大きく、Ｎで割った値が自然数にならない整数）の周波数でＰＬＬ発振し、これを１／Ｍ倍で分周することにより、第２の周波数の信号を生成する。 （もっと読む）

【課題】閾値変動要因（プロセス、温度、電源電圧）があっても後続の論理回路が正しく動作する出力信号を生成する論理レベル変換回路及びそれを用いた位相同期回路を提供すること。
【解決手段】論理レベル変換回路５では、位相同期回路の電圧制御発振器の出力信号８が閾値可変インバータ５１に入力される。閾値可変インバータ５１の出力信号１９の直流成分１０が低域通過フィルタ５２によって取り出される。直流成分１０はコンパレータ５３に入力され、コンパレータ５３で、比較電圧と比較される。比較結果を基に閾値可変インバータ５１に閾値設定信号１１を出力する。閾値設定信号１１によって閾値可変インバータ５１の閾値が変更され、出力信号８が出力信号１９に変換される。比較結果が所定の状態なったら、閾値設定信号１１の値が保持され、出力信号１９が出力信９として出力される。 （もっと読む）

【課題】
回路規模と消費電力とを増大させることなく、規格などに定められた変動周期および周波数の変動範囲を満足するように、出力クロック信号の周波数拡散を実現できるようにする。
【解決手段】
電圧制御発振器１１０の発振周波数を制御する発振周波数制御信号をリークさせる電流経路１６０が設けられ、電圧制御発振器１１０のサイクル数をカウントするカウンタ１７０のカウント結果に応じた所定の周期で、位相検出器１２０の出力のオン／オフの状態が切り替えられる。位相検出器１２０の出力がオフの時には、電流経路１６０で発振周波数制御信号がリークさせられることによって電圧制御発振器１１０の発振周波数が低下する。次に位相検出器１２０の出力がオンになると、フィードバック制御により低下した電圧制御発振器１１０の発振周波数が所定の周波数まで上昇する。 （もっと読む）