変調制御回路
【課題】 本発明は、変調された光信号を出射する外部変調器に好適な動作点を設定しつつ変調信号を与える変調制御回路に関し、広範なビットレートによる高品質の変調を可能とすることを目的とする。
【解決手段】 変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段１２と、検出された位相差を外部変調器１１に帰還し、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ制御手段１３とを備えた変調制御回路において、帰還を実現する帰還路に配置され、かつ変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段１４を備えて構成される。
【解決手段】 変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段１２と、検出された位相差を外部変調器１１に帰還し、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ制御手段１３とを備えた変調制御回路において、帰還を実現する帰還路に配置され、かつ変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段１４を備えて構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調された光信号を出射する外部変調器に好適な動作点を設定しつつ変調信号を与える変調制御回路に関する。
【背景技術】
【０００２】
近年、波長選択性が先鋭であって発振波長の自在な調整が可能であるＤＦＢレーザ等の光源が実用化され、かつ光伝送系には、光ファイバに特有の分散特性と非線形効果とに起因するスペクトルの変化を抑制する技術が適用されている。
また、このような光伝送系の幹線系では、マルチメディアやＢ−ＩＳＤＮ等のサービスの需要の増大に対して安価に柔軟な適応が可能な波長分割多重伝方式が積極的に適用されつつある。
【０００３】
したがって、このような幹線系のノード装置の送信部には、上記の光源が直接変調されたときに、変調電流や温度に応じて光学的な屈折率が変化することに起因する発振スペクトルの広がりを回避するために、例えば、ＬＮ(LiNbO3) 外部変調器が適用されている。
図６は、ＬＮ外部変調器が搭載された送信部の構成例を示す図である。
図において、光源６０の出射口は光ファイバ６１-1を介してＬＮ外部変調器６２の入射口に接続され、そのＬＮ外部変調器６２の出射口は光ファイバ６１-2を介して光伝送路の後続する伝送区間に接続される。変調器駆動部６３の第一および第二の入力には伝送情報の列を示すデータ信号とその伝送情報に同期したクロック信号とがそれぞれ入力され、この変調器駆動部６３の出力はバイアスティー回路６４を介してＬＮ外部変調器６２の一方の変調入力に接続される。ＬＮ外部変調器６２の他方の変調入力は、縦続接続された抵抗器６５およびコンデンサ７４を介して接地される。ＬＮ外部変調器６２のモニタ端子は縦続接続された抵抗器６６および電池７５を介して接地され、かつ帯域フィルタ６７を介して位相比較器６８の一方の入力に接続される。位相比較器６８の他方の入力と変調器駆動部６３の第三の入力とにはパイロット信号発生器６９の出力が接続され、その位相比較器６８の出力は低域フィルタ７０を介してバイアスティー回路６４のバイアス端子に接続される。
【０００４】
また、ＬＮ外部変調器６２は、下記の構成要素からなる。
・ 入射口と出射口との間に並列に形成された２つの光導波路７１-1、７１-2
・ この出射口に光学的に粗結合し、かつカソードが接地されると共に、アノードが上述したモニタ端子に接続されたフォトダイオード７２
・ 上述した第一および第二の入力の間に流れる電流に応じて光導波路７１-1、７１-2の光導波路長の差を可変する光導波路長可変部７３
このような構成の送信部では、パイロット信号発生器６９は、定常的にパイロット信号（ここでは、簡単のため、周波数が１キロヘルツである正弦波信号であると仮定する。）を生成する。変調器駆動部６３は、上述したデータ信号として与えられるビット列をクロック信号に同期してサンプリングすることによって、ＮＲＺ信号を生成し、そのＮＲＺ信号を上述したパイロット信号の瞬時値に応じて振幅変調することによって、変調信号を生成する。
【０００５】
一方、ＬＮ外部変調器６２では、光源６０によって発振され、かつ光ファイバ６１-1を介して与えられるレーザ光は、一旦光導波路７１-1、７１-2に分波され、かつ合成された後に、光ファイバ６１-2を介して光伝送路の後続する伝送区間に出射される。
また、光導波路７１-1、７１-2の光導波路長の差は、バイアスティー回路６４を介して変調器駆動部６３によって与えられる変調信号の瞬時値に対して、その瞬時値の正弦に相当する周期関数として与えられる。
【０００６】
すなわち、光ファイバ６１-2を介して上述した後続する伝送区間に出射されるレーザ光（以下、簡単のため、単に「出射光」という。）の輝度は、図７(a) に示すようにＬＮ外部変調器６２（光導波路長可変部７３）の動作点が適正に設定された状態では、既述の変調信号に含まれるＮＲＺ信号の論理値が「１」と「０」とである期間において、互いに反対の位相で振幅変調される。
【０００７】
しかし、例えば、図７(b)、(c) に示すように、ＬＮ外部変調器６２（光導波路長可変部７３）の動作点が上述した適正な値に設定されていない状態では、出射光の輝度は、その動作点のオフセット分に応じた位相を有し、かつ既述のパイロット信号が重畳された時間関数として与えられる。
フォトダイオード７２はこのような出射光の輝度を瞬時値として示すモニタ信号を出力し、帯域フィルタ６７は、そのモニタ信号に含まれる成分の内、上述したパイロット信号の成分を抽出する。
【０００８】
位相比較器６８は、そのパイロット信号と、パイロット信号発生部６９によって生成されたパイロット信号との位相を比較し、両者の差分を瞬時値として示す誤差信号を生成する。
低域フィルタ７０は、これらのパイロット信号の周波数以下に通過域を有し、かつバイアスティー回路６４を介してＬＮ外部変調器に、上述した誤差信号の成分の内、この通過域を介して得られた成分を（負）帰還する。
【０００９】
すなわち、温度その他の動作環境が変動しても、ＬＮ外部変調器６２（光導波路長可変部７３）の動作点が安定に適正に維持されるので、伝送品質が高く維持される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、上述した従来例では、データ信号は、多くの光伝送系では、秘匿性の確保等を目的として適用されたＰＮ系列と伝送情報を示すビット列との積として与えられる。
したがって、変調信号の周波数スペクトルは、例えば、このＰＮ系列の生成に適用されたシフトレジスタの段数がｎであり、かつクロック信号の周期（伝送情報のビットレートの逆数）がＴである場合には、図８(a) に示すように、包落線成分が周波数ｆに対して下式(1) で示される関数Ｅ(f) として与えられ、かつ周波数軸に沿って下式(2) で示される間隔Δで生じる線スペクトルとして与えられる。
【００１１】
Ｅ(f)＝(sinπｆＴ／πｆＴ)2 ・・・(1)
Δ＝１／(２n−１)・Ｔ ・・・(2)
すなわち、間隔Δは、伝送情報のビットレート（クロック信号の周波数）が小さいほど小さな値となる。
したがって、そのビットレートが例えば、１０ギガビット／秒と大きい場合には、上述した線スペクトルの成分の内、周波数軸上でパイロット信号の成分に最も近い成分（以下、単に「特定成分」という。）は、図８(b) に示すように、帯域通過フィルタ６７の通過域に位置する可能性は極めて少なく、これらの周波数スペクトルの成分の周波数軸上における差の成分が低域フィルタ７０の通過域に位置する可能性も少ない。
【００１２】
しかし、例えば、このビットレートが１５５メガビット／秒と小さい場合には、図９(a)、(b) に示すように、同様の線スペクトルの成分の内、上述した特定成分は帯域通過フィルタ６７の通過域に位置し、その「特定成分とパイロット信号との周波数の差分の成分」も低域フィルタ７０の通過域に位置する可能性が高い。
したがって、ＬＮ外部変調器６２のモニタ端子と第一の入力との間に帯域通過フィルタ６７、位相比較器６８、低域フィルタ７０およびバイアスティー回路６４によって形成されたフィードバック制御系は、上述したビットレートとパイロット信号（正弦波信号）の周波数との組み合わせによっては、そのＬＮ外部変調器６２の動作点を必ずしも適正な動作点に維持することはできず、かつ温度その他の動作環境について制約が生じ、あるいは所望の高い伝送品質を安定に得ることができない可能性があった。
【００１３】
なお、このような適正な動作点は、例えば、上述したビットレートとパイロット信号の周波数とが好適な組み合わせに設定されることによって安定に得ることが可能である。
しかし、パイロット信号の周波数については、下記の通り、技術的な制約があるために、実際には好適な値に設定することが困難である場合があった。
・ 商用電源による誘導雑音が回避され、かつ上述したフィードバック制御系の応答性が実用的な値となるためには、その商用電源の周波数（５０ヘルツあるいは６０ヘルツ）より１桁以上高い周波数であることが望ましい。
・ 表面実装による高密度実装が要求される場合には、このような実装が可能である小型の部品でハードウエアが構成され得る程度に高い周波数でなければならない。
・ 変調信号に含まれる最小の周波数の成分とその変調信号の波形に伴ない得るサグその他の波形の乱れとに対して所望の伝送品質が得られるためには、数十キロヘルツより一桁程度小さい周波数が望ましい。
【００１４】
さらに、上述したビットレートについては、特に、波長多重伝送方式が適用された光伝送系では、近年、「ビットセレクト」や「ビットフリー」のように、例えば、１５５．５２メガビット／秒ないし９．９５３２８ギガビット／秒に亘る広範な伝送速度に柔軟に適応可能であることが強く要求されるために、技術的には可能であっても、実際には変更は困難であった。
【００１５】
また、上述した適正な動作点を安定に得る他の方法としては、例えば、下記の方法がある。
・ 帯域フィルタ６７と低域フィルタ７０との双方もしくは何れか一方の通過帯域幅を可能な限り狭く設定する。
・ これらのフィルタの通過域と阻止域との境界における特性を急峻化すると共に、パイロット信号とクロック信号との周波数の精度および安定性を高める。
【００１６】
しかし、このような方法は、帯域フィルタ６７や低域フィルタ７０の回路規模が増加すると共に、パイロット信号とクロック信号との生成に際して周波数の基準となる発振器として、物理的なサイズが大きく、かつ環境変動に対して安定であって高価な高安定水晶発振器等が搭載されなければならないために、実現が困難であった。
すなわち、従来例では、既述の線スペクトルの内、周波数軸上でパイロット信号に最も近い成分とそのパイロット信号との差の周波数で振動する雑音が誤差信号に重畳するために、ＬＮ外部変調器６２によって出射される光信号の消光比が劣化して伝送品質が低下し、かつ所望の広帯域に亘る伝送が実現されない可能性があった。
【００１７】
本発明は、ハードウエアの基本的な構成と規模とに大幅な変更が伴うことなく、広範なビットレートによる高品質の変調を可能とする変調制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
図１は、本発明の原理ブロック図である。
請求項１に記載の発明では、位相差検出手段１２は、変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する。制御手段１３は、位相差検出手段１２によって検出された位相差を外部変調器１１に帰還し（例えば、位相差を平均化処理する。）、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ。濾波手段１４は、上述した帰還を実現する帰還路に配置され、かつ変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する。
【００１９】
すなわち、変調信号の周波数スペクトルの分布が如何なるものであっても、濾波手段１４がその周波数スペクトルの分布に適応した阻止域や減衰極を有する限り、外部変調器１１には上述した帰還路を介して高いＳＮ比で位相差が帰還される。
したがって、外部変調器１１の動作点は、濾波手段１４および制御手段１３が連係することによって行われるフィードバック制御の下で安定に好適な動作点に維持される。
【００２０】
請求項２に記載の発明では、位相差検出手段１２は、変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する。標準動作点設定手段１５は、外部変調器１１の動作点を標準的な動作点に設定する。制御手段１３Ａは、位相差検出手段１２によって検出された位相差と上述した標準的な動作点に相当する標準的な位相差との差分を外部変調器１１に帰還することによって、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ。濾波手段１４は、上述した帰還を実現する帰還路に配置され、かつ変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する。制御手段１３Ａは、始動時に定常的な稼働を開始する時点まで、前記外部変調器１１に対する前記差分の帰還を差し控える。
【００２１】
すなわち、外部変調器１１の動作点は、始動直後には標準動作点設定手段１５によって設定され、かつ定常的に稼働している期間には、変調信号の周波数スペクトルの分布が如何なるものであっても、制御手段１３Ａと濾波手段１４とが連係することによって高いＳＮ比で行われる帰還の下で、好適な動作点に維持される。
したがって、濾波手段１４によって行われる濾波処理の過程が定常状態に移行するために所要する時間が長い場合であっても、外部変調器１１は、速やかに始動し、かつ好適な動作点で安定に作動する。
【００２２】
請求項３に記載の発明では、位相差検出手段は、変調信号に重畳された第一のパイロット信号を抽出し、この第一のパイロット信号と、その変調信号に応じて外部変調器が出射する光信号から抽出した第二のパイロット信号との位相差を検出する。制御手段は、この検出された位相差を上述した外部変調器に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ。
【００２３】
このような第一のパイロット信号の位相は、変調信号に実際に重畳されているパイロット信号の位相とほぼ同じ値に保たれるので、その変調信号にこのパイロット信号を重畳させる手段の特性が変動し、あるいはその特性に偏差を伴う場合であっても、誤差を伴うことはない。
したがって、外部変調器１１の動作点は、精度高く、かつ安定に好適な動作点に維持される。
【００２４】
請求項４に記載の発明では、初期動作点設定手段１６は、始動時に制御手段１３が定常的な稼働を開始する時点まで、その制御手段１３によって帰還されるべき位相差に代わる標準的な位相差を外部変調器１１に与える。制御手段１３は、始動時に定常的な稼働を開始する時点まで、制御手段１３に対する位相差の帰還を差し控える。
すなわち、外部変調器１１の動作点は、始動直後には標準動作点設定手段１６によって設定され、かつ定常的に稼働している期間には、変調信号の周波数スペクトルの分布が如何なるものであっても、制御手段１３と濾波手段１４とが連係することによって高いＳＮ比で行われる帰還の下で、好適な動作点に維持される。
【００２５】
したがって、濾波手段１４によって行われる濾波処理の過程が定常状態に達するために所要する時間が長い場合であっても、外部変調器１１は、速やかに始動し、かつ好適な動作点で安定に作動する。
請求項５に記載の発明では、パイロット信号生成手段１７は、伝送情報の列に同期した第一のパイロット信号を生成する。変調器駆動手段１８は、その伝送情報の列と所定のビット列とを乗じ、両者の積にパイロット信号生成手段１７によって生成された第一のパイロット信号を重畳することによって変調信号を生成し、その変調信号を位相差検出手段１２と外部変調器１１とに与える。
【００２６】
すなわち、伝送情報とその伝送情報に同期すべきクロック信号との位相が異なる値に変動し、あるいはこの伝送情報のビットレートが変動する場合であっても、外部変調器１１の動作点は好適な動作点に安定に維持される。
請求項１、２に記載の発明の第一の下位概念の発明では、濾波手段１４は、変調信号の占有帯域の最小の周波数未満の値に遮断周波数が設定され、かつ通過域をその遮断周波数より低域に有する。
【００２７】
すなわち、濾波手段１４は、帰還路の通過域の内、変調信号の成分が分布する周波数に先鋭な減衰極を有することなく形成される。
したがって、濾波手段１４を構成するハードウエアとソフトウエアとの双方あるいは何れか一方について、構成の簡略化と規模の縮小化とが図られる。
請求項１、２に記載の発明の第二の下位概念の発明では、濾波手段１４は、変調信号の論理値が一定の値に保たれ得る期間の長さが最大である状態で帰還路の通過域に分布し得る成分を抑圧する。
【００２８】
すなわち、伝送情報の列のビットレートが著しく低い値となり、あるいはその伝送情報の列として与えられるビットパターンが多様に変化し得る場合であっても、外部変調器１１の動作点は安定に好適な動作点に保たれる。
請求項１、２に記載の発明の第三の下位概念の発明では、濾波手段１４は、外部変調器１１の動作点が変動し得る最大の速度に対して帰還路を介する帰還が追従できる程度に広い通過域を有する。
【００２９】
すなわち、外部変調器１１の動作点は、電源電圧、温度その他の環境が変化しても、安定に好適な動作点に保たれる。
請求項１、２に記載の発明の第四の下位概念の発明では、濾波手段１４は、非巡回型のディジタルフィルタとして構成される。
すなわち、濾波手段１４によって行われる濾波処理の過程では、リカーシブな演算が何ら行われないので、濾波特性が安定に確保され、かつ始動時の過渡的な応答は演算対象の値が如何なるものであっても所定の時間内に速やかに収束する。
【００３０】
したがって、外部変調器１１の動作点は、濾波手段１４が備えられてもハードウエアの規模の増加と構成の複雑化とが伴うことなく、好適な動作点に安定に維持される。
請求項１ないし請求項４に記載の発明の第一の下位概念の発明では、制御手段１３、１３Ａは、始動時に所定の期間に亘って帰還路の時定数を短く設定する。
すなわち、外部変調器１１の動作点は、始動後速やかに過渡的な動作点から定常的な動作点に収束する。
【００３１】
したがって、定常時に濾波手段１４によって達成されるべき濾波特性が如何なるものであっても、始動時の応答の高速化が図られる。
請求項１ないし請求項４に記載の発明の第二の下位概念の発明では、濾波手段１４は、ディジタル領域で濾波処理を行う。制御手段１３、１３Ａは、始動時に所定の期間に亘ってその濾波処理の基準となる時系列のインターバルを短く設定する。
【００３２】
すなわち、外部変調器１１の動作点は、始動後には、濾波手段１４によって行われるべき濾波処理の演算手順や演算対象に何ら変更が伴うことなく、定常的な動作点に速やかに収束する。
したがって、ハードウエアやソフトウエアの構成が複雑化することなく、始動時の応答の高速化が図られる。
【００３３】
請求項１ないし請求項４に記載の発明の第三の下位概念の発明では、濾波手段１４は、ディジタル領域で濾波処理を行う。制御手段１３、１３Ａは、始動時に所定の期間に亘ってその濾波処理の演算対象の数とこの演算対象の精度との双方または何れか一方を小さく設定する。
すなわち、外部変調器１１の動作点は、始動後には、濾波処理の基準となる時系列のインターバルが何ら変更されることなく、定常的な動作点に速やかに収束する。
【００３４】
したがって、濾波手段１４が蓄積論理に基づいて上述した濾波処理を行う場合には、基本的なハードウエアの構成に変更が伴うことなく、始動時の応答の高速化が図られる。
【発明の効果】
【００３５】
上述したように請求項１に記載の発明では、外部変調器の動作点は、フィードバック制御の下で安定に好適な動作点に維持される。
また、請求項２、４に記載の発明では、濾波手段が始動時に定常状態に移行するために所要する時間が長い場合であっても、外部変調器は、速やかに始動し、かつ好適な動作点で安定に作動する。
【００３６】
さらに、請求項３に記載の発明では、外部変調器の動作点は、精度高く、かつ安定に好適な動作点に維持される。
また、請求項５に記載の発明では、伝送情報とその伝送情報に同期すべきクロック信号との位相が異なる値に変動し、あるいはこの伝送情報のビットレートが変動する場合であっても、外部変調器の動作点は好適な動作点に安定に維持される。
【００３７】
さらに、請求項１、２に記載の発明の第一の下位概念の発明では、濾波手段を構成するハードウエアとソフトウエアとの双方あるいは何れか一方について、構成の簡略化と規模の縮小化とが図られる。
また、請求項１、２に記載の発明の第二の下位概念の発明では、伝送情報の列のビットレートが著しく低い値となり、あるいはその伝送情報の列として与えられるビットパターンが多様に変化し得る場合であっても、外部変調器の動作点は安定に好適な動作点に保たれる。
【００３８】
さらに、請求項１、２に記載の発明の第三の下位概念の発明では、外部変調器の動作点は、電源電圧、温度その他の環境が変化しても、安定に好適な動作点に保たれる。
また、請求項１、２に記載の発明の第四の下位概念の発明では、外部変調器の動作点は、濾波手段が備えられてもハードウエアの規模の増加と構成の複雑化とが伴うことなく、好適な動作点に安定に維持される。
【００３９】
さらに、請求項１ないし請求項４に記載の発明の第一の下位概念の発明では、定常時に濾波手段によって達成されるべき濾波特性が如何なるものであっても、始動時の応答の高速化が図られる。
また、請求項１ないし請求項４に記載の発明の第二の下位概念の発明では、ハードウエアやソフトウエアの構成が複雑化することなく、始動時の応答の高速化が図られる。
【００４０】
さらに、請求項１ないし請求項４に記載の発明の第三の下位概念の発明では、濾波手段が蓄積論理に基づいて濾波処理を行う場合には、基本的なハードウエアの構成に変更が伴うことなく、始動時の応答の高速化が図られる。
したがって、これらの発明が適用された光伝送系や計測機器では、外部変調器の利点が損なわれることなく、特性および性能が高められ、かつ安定に保たれる。
【発明を実施するための最良の形態】
【００４１】
以下、図面に基づいて本発明の実施形態について詳細に説明する。
図２は、本発明の第一ないし第五の実施形態を示す図である。
図において、図６に示すものと機能および構成が同じものについては、同じ符号を付与して示し、ここでは、その説明を省略する。
本実施形態と図６に示す従来例との構成の相違点は、低域フィルタ７０の後段に縦続接続されたＡ／Ｄ変換器２１、演算回路２２およびＤ／Ａ変換器２３が付加された点にある。
【００４２】
以下、図２を参照して本発明の第一の実施形態の動作を説明する。
Ａ／Ｄ変換器２１は、低域フィルタ７０を介して与えられる誤差信号に対してサンプリング定理が成立する周波数でその誤差信号の瞬時値をサンプリングし、その瞬時値の列を時系列の順に示すディジタル信号を生成する。
演算回路２２は、時系列ｔの順にこのディジタル信号として与えられる瞬時値ｘt と、後述する係数λ（＜１）とに対して、下記の漸化式で示される積分（指数平滑）処理を実時間で行うことによって、既述の通り誤差信号に重畳され得る「特定成分とパイロット信号との周波数の差分の成分」を所望のレベルに亘って抑圧する。
【００４３】
ｙt＝λｘt＋(１−λ)ｙt-1
ここに、係数λは、『変調信号の波形に許容されるべき最大のサグが伴う状態であっても、上述した積分処理の下で実現される低域濾波器の時定数がその変調信号の占有帯域の最小の周波数の逆数より大きな値となる値』に予め設定される。
また、Ｄ／Ａ変換器２３は、このような積分処理の結果として与えられるディジタル信号をアナログ信号に変換する。
【００４４】
すなわち、バイアスティー回路６４を介してＬＮ外部変調器６２に帰還される誤差信号のＳＮ比は、従来例より確実に改善される。
したがって、本実施形態によれば、ビットレートが低い場合であっても、ＬＮ外部変調器６２は、構成要素の特性の偏差と環境の変化とに柔軟に適応しつつ好適な動作点で安定に作動する。
【００４５】
以下、本発明の第二の実施形態について説明する。
本実施形態と上述した第一の実施形態との構成の相違点は、図２に破線で示すように、縦続接続された帯域フィルタ２４、減衰器２５および遅延回路２６を介して位相比較器６８の他方の入力に、パイロット信号発生器６９の出力に代わって変調器駆動部６３の出力が接続された点にある。
【００４６】
以下、図２を参照して本発明の第二の実施形態の動作を説明する。
帯域フィルタ２４は、周波数領域で急峻な選択特性を有し、変調器駆動部６３によって生成された変調信号の成分の内、その変調信号に重畳された既述のパイロット信号の成分をその選択特性に基づいて抽出する。
減衰器２５は、このようにして抽出されたパイロット信号のレベルを遅延回路２６を介して位相比較器６８に与えられるべき好適なレベルに調整する。
【００４７】
遅延回路２６の遅延時間Ｄは、変調器駆動部６３の出力端からバイアスティー回路６４およびＬＮ外部変調器６２を介して帯域フィルタ６７の出力端に至る区間の総合的な伝搬遅延時間Ｄd と、帯域フィルタ２４の伝搬遅延時間Ｄf と、減衰器２５の伝搬遅延時間Ｄa とに対して下式で示される値に予め設定される。
Ｄ＝Ｄd−Ｄf−Ｄa
すなわち、帯域フィルタ６７を介して与えられるモニタ信号の位相の誤差の検出の基準として位相比較器６８に与えられるモニタ信号の位相は、バイアスティー６４、ＬＮ外部変調器６２および帯域フィルタ６７の特性の偏差が補償される位相に設定される。
【００４８】
このように本実施形態によれば、構成要素の特性にの差が確度高く補償されるので、ＬＮ外部変調器６２は好適な動作点で確度高く安定に作動することができる。
なお、本実施形態では、Ａ／Ｄ変換器２１、演算回路２２、Ｄ／Ａ変換器２３を介さずに低域フィルタ７０の出力をバイアスティ回路６４に与えることもできる。
以下、本発明の第三の実施形態について説明する。
【００４９】
本実施形態と既述の第一および第二の実施形態との構成の相違点は、図２に太い破線で示すように、Ｄ／Ａ変換器２３の出力と共にバイアスティー回路６４のバイアス端子に出力が接続された初期値回路２７が備えられた点にある。
以下、図２を参照して本発明の第三の実施形態の動作を説明する。
演算回路２２は、始動直後の所定の期間には、既述の積分処理を行うが、その積分処理の結果についてはこの期間に限って出力を見合わせる。
【００５０】
一方、初期値回路２７は、バイアスティー回路６４を介してＬＮ外部変調器６２に与えられるべき誤差信号の標準的な値が予め実測値あるいは設計値として与えられ、上述した期間に限って、その標準的な値の電圧をＤ／Ａ変換器２３に代わってバイアスティー回路６４に与える。
すなわち、低いビットレートに適応するために演算回路２２によって行われる積分処理の時定数が著しく長い場合であっても、ＬＮ外部変調器６２は、始動直後から速やかに、上述した標準的な値として設定された望ましい動作点で作動することができる。
【００５１】
このように本実施形態によれば、ビットレートが低い場合であっても始動が迅速に行われ、かつ保守および運用にかかわる作業の効率が高く確保される。
本実施形態では、初期値回路２７がＤ／Ａ変換器２３に代わってバイアスティー回路６４に誤差信号を与える期間と、演算回路２２が積分処理の結果の出力を見合わせる期間との長さが同じ値に設定され、これらの初期値回路２７と演算回路２２とがそれぞれ自立的にこのような期間を識別している。
【００５２】
しかし、本発明は、このような構成に限定されず、例えば、下記の構成の何れかが適用されてもよい。
(1) 演算回路２２は、積分処理の結果が定常値に達したか否かの判別を行い、その判別の結果が真となったときに、図２に一点鎖線の矢印で示すように、初期値回路２７に、「Ｄ／Ａ変換器２３に代わってバイアスティー回路６４に誤差信号を与える動作」の中断を要求する。
(2) 上記の期間が経過した後には、初期値回路２７は始動直後と同様にしてバイアスティ回路６４に誤差信号の標準的な瞬時値を与え続け、かつ演算回路２２は、積分処理の結果とその標準的な瞬時値との差分を出力すると共に、両者の和がバイアスティー回路６４を介してＬＮ外部変調器６２に帰還される。
【００５３】
以下、本発明の第四の実施形態について説明する。
本実施形態と既述の演算回路２２に代えて演算回路２２Ａが備えられた点にある。
以下、図２を参照して本発明の第四の実施形態の動作を説明する。
演算回路２２Ａは、始動直後には、予め決められた期間に限って、既述の漸化式に基づく積分処理を定常時より大幅に短い周期で反復する。
【００５４】
すなわち、積分処理の下で得られる時定数は始動直後における上記の期間に限って短縮されるので、その積分処理の結果はこの期間内にほぼ定常状態における値に等しい値に収束する。
したがって、本実施形態によれば、所望のビットレートが低いことに起因して演算回路２２Ａによって行われるべき積分処理の時定数が著しく長い場合であっても、ハードウエアの構成が大幅に変更されることなく、始動の高速化が図られる。
【００５５】
なお、本実施形態では、演算回路２２Ａは、上述した期間に限って、定常時より大幅に短い周期で積分処理を反復している。
しかし、本発明は、このような構成に限定されず、例えば、演算回路２２Ａが所望の精度で積分処理の結果が定常値に達したことを識別したときに、自立的に積分処理が行われるべき周期を定常時の値に更新することによって、さらに、始動の効率化が図られてもよい。
【００５６】
また、本実施形態では、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３との双方に与えられるべきクロック信号の周期が一定に保たれている。
しかし、このような期間には、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３との双方もしくは何れか一方に与えられるクロック信号の周期が短く設定され、そのクロック信号に同期して演算回路２２Ａが積分処理を行うことによって、さらに、始動の効率化と定常的な稼働状態への円滑な移行とが図られてもよい。
【００５７】
以下、本発明の第五の実施形態について説明する。
本実施形態と既述の演算回路２２Ａに代えて演算回路２２Ｂが備えられた点にある。
以下、図２を参照して本発明の第五の実施形態の動作を説明する。
演算回路２２Ｂは、始動直後には、予め決められた期間に限って、既述の漸化式に基づく積分処理を下記の何れかの形態で行う。
・ 演算対象である係数λ、最新の瞬時値ｘt 、先行して得られた積分値ｙt の全てあるいは一部の語長を短く設定する。
・ 係数λを小さな値に設定する。
・ 積分処理に適用されるべき漸化式の項数を少なく設定する。（定常状態において、時系列の順に先行して得られた複数の積分結果ｙt-1、ｙt-2、…の項の積和をとる演算として積分処理が行われる場合に限る。）
すなわち、演算回路２２Ｂによって行われる積分処理の下で得られる時定数は、始動直後における上記の期間に限って短縮されるので、その積分処理の結果はこの期間内にほぼ定常状態における値に等しい値に収束する。
【００５８】
したがって、本実施形態によれば、所望のビットレートが低いことに起因して演算回路２２Ｂによって行われるべき積分処理の時定数が著しく長い場合であっても、ハードウエアの構成が大幅に変更されることなく、始動の高速化が図られる。
なお、本実施形態では、演算回路２２Ｂは、上述した期間に限って、既述の形態によって積分処理を行っている。
【００５９】
しかし、本発明は、このような構成に限定されず、例えば、演算回路２２Ｂが所望の精度で積分処理の結果が定常値に達したことを識別したときに、自立的に積分処理の形態を定常時の形態に更新することによって、さらに、始動の効率化が図られてもよい。
また、本実施形態では、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３との双方に与えられるべきクロック信号の周期が一定に保たれている。
【００６０】
しかし、このような期間には、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３との双方もしくは何れか一方に与えられるクロック信号の周期が短く設定され、そのクロック信号に同期して演算回路２２Ｂが積分処理を行うことによって、さらに、始動の効率化と定常的な稼働状態への円滑な移行とが図られてもよい。
図３は、本発明の第六の実施形態を示す図である。
【００６１】
図において、図２に示すものと機能および構成が同じものについては、同じ符号を付与して示し、ここでは、その説明を省略する。
本実施形態と既述の第一の実施形態との構成の相違点は、バイアスティー回路６４のバイアス端子に初期値回路３１の出力が直結され、その初期値回路３１の制御入力に直結された出力を有する演算回路２２Ｃが演算回路２２に代えて備えられ、位相比較器６８の他方の入力に帯域通過フィルタ３２の出力が直結され、その帯域通過フィルタ３２の前段に配置され、かつパイロット信号発生器６９の出力が一方の入力に直結された乗算器３３が配置され、その乗算器３３の他方の入力に縦続接続された減衰器３４および遅延回路３５を介してデータ信号が与えられる点にある。
【００６２】
以下、図３を参照して本実施形態の動作を説明する。
減衰器３４は、データ信号のレベルを所定のレベルに調整する。
遅延回路３５は、後述するように帯域フィルタ３２を介して位相比較器６８に与えられるべき正弦波信号の位相が好適な値となる遅延をそのデータ信号に与える。
乗算器３３は、遅延回路３５によって上述した遅延が図られたデータ信号とパイロット信号発生器６９によって生成された正弦波信号との積をとることによって、疑似変調信号を生成する。
【００６３】
帯域通過フィルタ３２は、この疑似変調信号の成分の内、上述した正弦波信号の成分を抽出して位相比較器６８に与える。
このような正弦波信号は、変調器駆動部６３によって生成された変調信号に重畳するパイロット信号とは、「クロック信号ではなく、データ信号に同期している点」で異なる。
すなわち、帯域フィルタ６７によって与えられるパイロット信号の位相の誤差の基準として位相比較器６８に与えられる正弦波信号は、クロック信号ではなくデータ信号に同期する。
【００６４】
したがって、本実施形態によれば、クロック信号とデータ信号との間の位相差が変動する状態であっても、誤差信号が確度高く得られ、ＬＮ外部変調器６２の動作点が安定に維持される。
以下、本実施形態の他の構成について説明する。
本実施形態と図３に示す実施形態との構成の相違点は、減衰器３４および遅延回路３５に代えて縦続接続された位相同期発振器４１および分周回路４２が備えられ、乗算器３３、帯域フィルタ３２およびパイロット信号発生器６９は備えられず、この分周回路４２の出力が変調器駆動部６３の第三の入力および位相比較器６８の他方の入力に直結された点にある。
【００６５】
本実施形態では、位相同期発振器４１は、データ信号に同期し、かつ周波数が既述の正弦波信号の周波数の整数倍である基準信号（ディジタル信号とアナログ信号との何れであってもよい。）を生成する。
分周回路４２は、この基準信号を分周することによって、図３に示す帯域フィルタ３２の出力端に得られる正弦波信号と同様に、データ信号に同期した正弦波信号を生成すると共に、その正弦波信号を変調器駆動部６３および位相比較器６８に与える。
【００６６】
したがって、本実施形態によれば、図３に示す実施形態と同様に、クロック信号とデータ信号との間の位相差が変動する状態であっても、誤差信号が確度高く得られ、ＬＮ外部変調器の動作点が安定に維持される。
なお、本実施形態では、位相同期発振器４１の後段に分周回路４２が備えられている。
しかし、本発明はこのような構成に限定されず、位相同期発振器に設定された合成比の下で上述した正弦波信号が直接生成される場合には、分周回路４２が備えられなくてもよい。
【００６７】
さらに、クロック信号とデータ信号との間の位相差の変動が許容される程度に小さい場合には、例えば、データ信号に代えて、クロック信号が位相同期発振器４１の入力に与えられてもよい。
また、位相比較器６８がディジタル領域において位相差を識別する場合には、図５に示すように、位相同期発振器４１（および分周器４２）に代えて分周器５１が備えられてもよい。
【００６８】
さらに、上述した各実施形態では、演算回路２２、２２Ａ〜２２Ｃは、既述の漸化式で示されるように、指数平滑法に基づいて一次の積分処理を行っている。
しかし、本発明では、このような指数平滑法に限定されず、既述の時定数や周波数特性が得られるならば、例えば、移動平均法に基づいて積分処理が行われてもよい。
また、このような積分処理の過程で演算対象となるべき、項の数および各項に乗じられるべき重み（係数）の値については、同様に既述の時定数や周波数特性が得られる限り、如何なる値であってもよい。
【００６９】
さらに、上述した各実施形態では、専用のディジタル回路として構成された演算回路２２、２２Ａ〜２２Ｃによって既述の積分処理が行われている。
しかし、このような積分処理については、所望の精度で安定にＬＮ外部変調器６２の動作点が維持されるならば、その積分処理の一部もしくは全てはアナログ演算回路によって実現され、またはＤＳＰその他のプロセッサが所定のプログラムを実行することによって蓄積論理として実現されてもよい。
【００７０】
また、上述した各実施形態では、光伝送系のノード装置に備えられた送信部に本願発明が適用されている。
しかし、本発明は、このような送信部に限定されず、例えば、所望の変調信号に応じて精度よく変調処理を行うことが要求される伝送系の試験や評価に供される測定器にも、同様に適用が可能である。
【００７１】
さらに、上述した各実施形態では、ＬＮ外部変調器６２の好適な動作点を安定に維持する変調制御回路に本願発明が適用されている。
しかし、本発明は、このようなＬＮ外部変調器６２に限定されず、ＬＮ外部変調器６２と同様に、変調信号の瞬時値に応じて出射される光信号の輝度がその瞬時値の周期関数として与えられるならば、如何なる外部変調器にも適用可能である。
【００７２】
また、上述した各実施形態では、演算回路２２、２２Ａ〜２２Ｃは、既述の積分処理を行うことによって低域フィルタとして作動している。
しかし、本発明では、演算回路２２、２２Ａ〜２２Ｃによって行われるべき処理は、このような積分処理に限定されず、例えば、図９(c) に点線で示すように、低域フィルタ７０の通過域において、周波数軸上で誤差信号の近傍に位置する雑音の周波数に先鋭な減衰極を有するノッチフィルタを実現する濾波処理であってもよい。
【００７３】
さらに、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲において、多様な形態による実施形態が可能であり、かつ構成装置の一部もしくは全てに如何なる改良が施されてもよい。
以下、上述した各実施形態に開示された発明の構成を階層的・多面的に整理し、かつ付記項として順次列記する。
（付記１） 変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段１２と、
前記位相差検出手段１２によって検出された位相差を前記外部変調器１１に帰還し、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ制御手段１３と
を備えた変調制御回路において、
前記帰還を実現する帰還路に配置され、かつ前記変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段１４を備えた
ことを特徴とする変調制御回路。
（付記２） 変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出された第二のパイロット信号との位相差を検出する位相差検出手段１２と、
前記外部変調器１１の動作点を標準的な動作点に設定する標準動作点設定手段１５と、
前記位相差検出手段１２によって検出された位相差と前記標準的な動作点に相当する標準的な位相差との差分を前記外部変調器１１に帰還し、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ制御手段１３Ａと、
前記帰還を実現する帰還路に配置され、かつ前記変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段１４を備え、
前記制御手段１３Ａは、
始動時に定常的な稼働を開始する時点まで、前記外部変調器１１に対する前記差分の帰還を差し控える
ことを特徴とする変調制御回路。
（付記３） 付記１または付記２に記載の変調制御回路において、
濾波手段１４は、
変調信号の占有帯域の最小の周波数未満の値に遮断周波数が設定され、かつ通過域をその遮断周波数より低域に有する
ことを特徴とする変調制御回路。
（付記４） 付記１ないし付記３の何れか１項に記載の変調制御回路において、
濾波手段１４は、
変調信号の論理値が一定の値に保たれ得る期間の長さが最大である状態で帰還路の通過域に分布し得る成分を抑圧する
ことを特徴とする変調制御回路。
（付記５） 付記１ないし付記４の何れか１項に記載の変調制御回路において、
濾波手段１４は、
外部変調器１１の動作点が変動し得る最大の速度に対して帰還路を介する帰還が追従できる程度に広い通過域を有する
ことを特徴とする変調制御回路。
（付記６） 付記１ないし付記５の何れか１項に記載の変調制御回路において、
濾波手段１４は、
非巡回型のディジタルフィルタとして構成された
ことを特徴とする変調制御回路。
（付記７） 変調信号に重畳された第一のパイロット信号を抽出し、この第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段１２Ａと、
前記位相差検出手段１２Ａによって検出された位相差を前記外部変調器１１に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ制御手段１３Ｂと
を備えたことを特徴とする変調制御回路。
（付記８） 付記１、付記３〜付記６の何れか１項に記載の変調制御回路において、
始動時に制御手段１３が定常的な稼働を開始する時点まで、その制御手段１３によって帰還されるべき位相差に代わる標準的な位相差を外部変調器１１に与える初期動作点設定手段１６を備え、
前記制御手段１３は、
前記始動時に前記定常的な稼働を開始する時点まで、前記外部変調器１１に対する位相差の帰還を差し控える
ことを特徴とする変調制御回路。
（付記９） 付記１ないし付記６および付記８の何れか１項に記載の変調制御回路において、
制御手段１３、１３Ａは、
始動時に所定の期間に亘って帰還路の時定数を短く設定する
ことを特徴とする変調制御回路。
（付記１０） 付記９に記載の変調制御回路において、
濾波手段１４は、
ディジタル領域で濾波処理を行い、
制御手段１３、１３Ａは、
始動時に所定の期間に亘って前記濾波処理の基準となる時系列のインターバルを短く設定する
ことを特徴とする変調制御回路。
（付記１１） 付記９に記載の変調制御回路において、
濾波手段１４は、
ディジタル領域で濾波処理を行い、
制御手段１３、１３Ａは、
始動時に所定の期間に亘って前記濾波処理の演算対象の数とその演算対象の精度との双方または何れか一方を小さく設定する
ことを特徴とする変調制御回路。
（付記１２） 付記１ないし付記６および付記８ないし付記１１の何れか１項に記載の変調制御回路において、
伝送情報の列に同期した第一のパイロット信号を生成するパイロット信号生成手段１７と、
その伝送情報の列と所定のビット列とを乗じ、両者の積る前記パイロット信号生成手段１７によって生成された第一のパイロット信号を重畳するして変調信号を生成し、その変調信号を位相差検出手段１２と外部変調器１１とに与える変調器駆動手段１８と
を備えたことを特徴とする変調制御回路。
【図面の簡単な説明】
【００７４】
【図１】本発明の原理ブロック図である。
【図２】本発明の第一ないし第五の実施形態を示す図である。
【図３】本発明の第六の実施形態を示す図である。
【図４】本発明の第六の実施形態の他の構成を示す図(1) である。
【図５】本発明の第六の実施形態の他の構成を示す図(2) である。
【図６】ＬＮ外部変調器が搭載された送信部の構成例を示す図である。
【図７】ＬＮ外部変調器の動作点に対する応答を示す図である。
【図８】従来例の課題を説明する図(1) である。
【図９】従来例の課題を説明する図(2) である。
【符号の説明】
【００７５】
１１ 外部変調器
１２，１２Ａ 位相差検出手段
１３，１３Ａ，１３Ｂ 制御手段
１４ 濾波手段
１５ 標準動作点設定手段
１６ 初期動作点設定手段
１７ パイロット信号生成手段
１８ 変調駆動手段
２１ Ａ／Ｄ変換器
２２，２２Ａ，２２Ｂ，２２Ｃ 演算回路
２３ Ｄ／Ａ変換器
２４，３２，６７ 帯域フィルタ
２５，３４ 減衰器
２６，３５ 遅延回路
２７，３１ 初期値回路
３３ 乗算器
４１ 位相同期発振器
４２，５１ 分周回路
６０ 光源
６１ 光ファイバ
６２ ＬＮ外部変調器
６３ 変調器駆動部
６４ バイアスティー回路
６５，６６ 抵抗器
６８ 位相比較器
６９ パイロット信号発生器
７０ 低域フィルタ
７１ 光導波路
７２ フォトダイオード
７３ 光導波路長可変部
７４ コンデンサ
７５ 電池
【技術分野】
【０００１】
本発明は、変調された光信号を出射する外部変調器に好適な動作点を設定しつつ変調信号を与える変調制御回路に関する。
【背景技術】
【０００２】
近年、波長選択性が先鋭であって発振波長の自在な調整が可能であるＤＦＢレーザ等の光源が実用化され、かつ光伝送系には、光ファイバに特有の分散特性と非線形効果とに起因するスペクトルの変化を抑制する技術が適用されている。
また、このような光伝送系の幹線系では、マルチメディアやＢ−ＩＳＤＮ等のサービスの需要の増大に対して安価に柔軟な適応が可能な波長分割多重伝方式が積極的に適用されつつある。
【０００３】
したがって、このような幹線系のノード装置の送信部には、上記の光源が直接変調されたときに、変調電流や温度に応じて光学的な屈折率が変化することに起因する発振スペクトルの広がりを回避するために、例えば、ＬＮ(LiNbO3) 外部変調器が適用されている。
図６は、ＬＮ外部変調器が搭載された送信部の構成例を示す図である。
図において、光源６０の出射口は光ファイバ６１-1を介してＬＮ外部変調器６２の入射口に接続され、そのＬＮ外部変調器６２の出射口は光ファイバ６１-2を介して光伝送路の後続する伝送区間に接続される。変調器駆動部６３の第一および第二の入力には伝送情報の列を示すデータ信号とその伝送情報に同期したクロック信号とがそれぞれ入力され、この変調器駆動部６３の出力はバイアスティー回路６４を介してＬＮ外部変調器６２の一方の変調入力に接続される。ＬＮ外部変調器６２の他方の変調入力は、縦続接続された抵抗器６５およびコンデンサ７４を介して接地される。ＬＮ外部変調器６２のモニタ端子は縦続接続された抵抗器６６および電池７５を介して接地され、かつ帯域フィルタ６７を介して位相比較器６８の一方の入力に接続される。位相比較器６８の他方の入力と変調器駆動部６３の第三の入力とにはパイロット信号発生器６９の出力が接続され、その位相比較器６８の出力は低域フィルタ７０を介してバイアスティー回路６４のバイアス端子に接続される。
【０００４】
また、ＬＮ外部変調器６２は、下記の構成要素からなる。
・ 入射口と出射口との間に並列に形成された２つの光導波路７１-1、７１-2
・ この出射口に光学的に粗結合し、かつカソードが接地されると共に、アノードが上述したモニタ端子に接続されたフォトダイオード７２
・ 上述した第一および第二の入力の間に流れる電流に応じて光導波路７１-1、７１-2の光導波路長の差を可変する光導波路長可変部７３
このような構成の送信部では、パイロット信号発生器６９は、定常的にパイロット信号（ここでは、簡単のため、周波数が１キロヘルツである正弦波信号であると仮定する。）を生成する。変調器駆動部６３は、上述したデータ信号として与えられるビット列をクロック信号に同期してサンプリングすることによって、ＮＲＺ信号を生成し、そのＮＲＺ信号を上述したパイロット信号の瞬時値に応じて振幅変調することによって、変調信号を生成する。
【０００５】
一方、ＬＮ外部変調器６２では、光源６０によって発振され、かつ光ファイバ６１-1を介して与えられるレーザ光は、一旦光導波路７１-1、７１-2に分波され、かつ合成された後に、光ファイバ６１-2を介して光伝送路の後続する伝送区間に出射される。
また、光導波路７１-1、７１-2の光導波路長の差は、バイアスティー回路６４を介して変調器駆動部６３によって与えられる変調信号の瞬時値に対して、その瞬時値の正弦に相当する周期関数として与えられる。
【０００６】
すなわち、光ファイバ６１-2を介して上述した後続する伝送区間に出射されるレーザ光（以下、簡単のため、単に「出射光」という。）の輝度は、図７(a) に示すようにＬＮ外部変調器６２（光導波路長可変部７３）の動作点が適正に設定された状態では、既述の変調信号に含まれるＮＲＺ信号の論理値が「１」と「０」とである期間において、互いに反対の位相で振幅変調される。
【０００７】
しかし、例えば、図７(b)、(c) に示すように、ＬＮ外部変調器６２（光導波路長可変部７３）の動作点が上述した適正な値に設定されていない状態では、出射光の輝度は、その動作点のオフセット分に応じた位相を有し、かつ既述のパイロット信号が重畳された時間関数として与えられる。
フォトダイオード７２はこのような出射光の輝度を瞬時値として示すモニタ信号を出力し、帯域フィルタ６７は、そのモニタ信号に含まれる成分の内、上述したパイロット信号の成分を抽出する。
【０００８】
位相比較器６８は、そのパイロット信号と、パイロット信号発生部６９によって生成されたパイロット信号との位相を比較し、両者の差分を瞬時値として示す誤差信号を生成する。
低域フィルタ７０は、これらのパイロット信号の周波数以下に通過域を有し、かつバイアスティー回路６４を介してＬＮ外部変調器に、上述した誤差信号の成分の内、この通過域を介して得られた成分を（負）帰還する。
【０００９】
すなわち、温度その他の動作環境が変動しても、ＬＮ外部変調器６２（光導波路長可変部７３）の動作点が安定に適正に維持されるので、伝送品質が高く維持される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、上述した従来例では、データ信号は、多くの光伝送系では、秘匿性の確保等を目的として適用されたＰＮ系列と伝送情報を示すビット列との積として与えられる。
したがって、変調信号の周波数スペクトルは、例えば、このＰＮ系列の生成に適用されたシフトレジスタの段数がｎであり、かつクロック信号の周期（伝送情報のビットレートの逆数）がＴである場合には、図８(a) に示すように、包落線成分が周波数ｆに対して下式(1) で示される関数Ｅ(f) として与えられ、かつ周波数軸に沿って下式(2) で示される間隔Δで生じる線スペクトルとして与えられる。
【００１１】
Ｅ(f)＝(sinπｆＴ／πｆＴ)2 ・・・(1)
Δ＝１／(２n−１)・Ｔ ・・・(2)
すなわち、間隔Δは、伝送情報のビットレート（クロック信号の周波数）が小さいほど小さな値となる。
したがって、そのビットレートが例えば、１０ギガビット／秒と大きい場合には、上述した線スペクトルの成分の内、周波数軸上でパイロット信号の成分に最も近い成分（以下、単に「特定成分」という。）は、図８(b) に示すように、帯域通過フィルタ６７の通過域に位置する可能性は極めて少なく、これらの周波数スペクトルの成分の周波数軸上における差の成分が低域フィルタ７０の通過域に位置する可能性も少ない。
【００１２】
しかし、例えば、このビットレートが１５５メガビット／秒と小さい場合には、図９(a)、(b) に示すように、同様の線スペクトルの成分の内、上述した特定成分は帯域通過フィルタ６７の通過域に位置し、その「特定成分とパイロット信号との周波数の差分の成分」も低域フィルタ７０の通過域に位置する可能性が高い。
したがって、ＬＮ外部変調器６２のモニタ端子と第一の入力との間に帯域通過フィルタ６７、位相比較器６８、低域フィルタ７０およびバイアスティー回路６４によって形成されたフィードバック制御系は、上述したビットレートとパイロット信号（正弦波信号）の周波数との組み合わせによっては、そのＬＮ外部変調器６２の動作点を必ずしも適正な動作点に維持することはできず、かつ温度その他の動作環境について制約が生じ、あるいは所望の高い伝送品質を安定に得ることができない可能性があった。
【００１３】
なお、このような適正な動作点は、例えば、上述したビットレートとパイロット信号の周波数とが好適な組み合わせに設定されることによって安定に得ることが可能である。
しかし、パイロット信号の周波数については、下記の通り、技術的な制約があるために、実際には好適な値に設定することが困難である場合があった。
・ 商用電源による誘導雑音が回避され、かつ上述したフィードバック制御系の応答性が実用的な値となるためには、その商用電源の周波数（５０ヘルツあるいは６０ヘルツ）より１桁以上高い周波数であることが望ましい。
・ 表面実装による高密度実装が要求される場合には、このような実装が可能である小型の部品でハードウエアが構成され得る程度に高い周波数でなければならない。
・ 変調信号に含まれる最小の周波数の成分とその変調信号の波形に伴ない得るサグその他の波形の乱れとに対して所望の伝送品質が得られるためには、数十キロヘルツより一桁程度小さい周波数が望ましい。
【００１４】
さらに、上述したビットレートについては、特に、波長多重伝送方式が適用された光伝送系では、近年、「ビットセレクト」や「ビットフリー」のように、例えば、１５５．５２メガビット／秒ないし９．９５３２８ギガビット／秒に亘る広範な伝送速度に柔軟に適応可能であることが強く要求されるために、技術的には可能であっても、実際には変更は困難であった。
【００１５】
また、上述した適正な動作点を安定に得る他の方法としては、例えば、下記の方法がある。
・ 帯域フィルタ６７と低域フィルタ７０との双方もしくは何れか一方の通過帯域幅を可能な限り狭く設定する。
・ これらのフィルタの通過域と阻止域との境界における特性を急峻化すると共に、パイロット信号とクロック信号との周波数の精度および安定性を高める。
【００１６】
しかし、このような方法は、帯域フィルタ６７や低域フィルタ７０の回路規模が増加すると共に、パイロット信号とクロック信号との生成に際して周波数の基準となる発振器として、物理的なサイズが大きく、かつ環境変動に対して安定であって高価な高安定水晶発振器等が搭載されなければならないために、実現が困難であった。
すなわち、従来例では、既述の線スペクトルの内、周波数軸上でパイロット信号に最も近い成分とそのパイロット信号との差の周波数で振動する雑音が誤差信号に重畳するために、ＬＮ外部変調器６２によって出射される光信号の消光比が劣化して伝送品質が低下し、かつ所望の広帯域に亘る伝送が実現されない可能性があった。
【００１７】
本発明は、ハードウエアの基本的な構成と規模とに大幅な変更が伴うことなく、広範なビットレートによる高品質の変調を可能とする変調制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
図１は、本発明の原理ブロック図である。
請求項１に記載の発明では、位相差検出手段１２は、変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する。制御手段１３は、位相差検出手段１２によって検出された位相差を外部変調器１１に帰還し（例えば、位相差を平均化処理する。）、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ。濾波手段１４は、上述した帰還を実現する帰還路に配置され、かつ変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する。
【００１９】
すなわち、変調信号の周波数スペクトルの分布が如何なるものであっても、濾波手段１４がその周波数スペクトルの分布に適応した阻止域や減衰極を有する限り、外部変調器１１には上述した帰還路を介して高いＳＮ比で位相差が帰還される。
したがって、外部変調器１１の動作点は、濾波手段１４および制御手段１３が連係することによって行われるフィードバック制御の下で安定に好適な動作点に維持される。
【００２０】
請求項２に記載の発明では、位相差検出手段１２は、変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する。標準動作点設定手段１５は、外部変調器１１の動作点を標準的な動作点に設定する。制御手段１３Ａは、位相差検出手段１２によって検出された位相差と上述した標準的な動作点に相当する標準的な位相差との差分を外部変調器１１に帰還することによって、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ。濾波手段１４は、上述した帰還を実現する帰還路に配置され、かつ変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する。制御手段１３Ａは、始動時に定常的な稼働を開始する時点まで、前記外部変調器１１に対する前記差分の帰還を差し控える。
【００２１】
すなわち、外部変調器１１の動作点は、始動直後には標準動作点設定手段１５によって設定され、かつ定常的に稼働している期間には、変調信号の周波数スペクトルの分布が如何なるものであっても、制御手段１３Ａと濾波手段１４とが連係することによって高いＳＮ比で行われる帰還の下で、好適な動作点に維持される。
したがって、濾波手段１４によって行われる濾波処理の過程が定常状態に移行するために所要する時間が長い場合であっても、外部変調器１１は、速やかに始動し、かつ好適な動作点で安定に作動する。
【００２２】
請求項３に記載の発明では、位相差検出手段は、変調信号に重畳された第一のパイロット信号を抽出し、この第一のパイロット信号と、その変調信号に応じて外部変調器が出射する光信号から抽出した第二のパイロット信号との位相差を検出する。制御手段は、この検出された位相差を上述した外部変調器に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ。
【００２３】
このような第一のパイロット信号の位相は、変調信号に実際に重畳されているパイロット信号の位相とほぼ同じ値に保たれるので、その変調信号にこのパイロット信号を重畳させる手段の特性が変動し、あるいはその特性に偏差を伴う場合であっても、誤差を伴うことはない。
したがって、外部変調器１１の動作点は、精度高く、かつ安定に好適な動作点に維持される。
【００２４】
請求項４に記載の発明では、初期動作点設定手段１６は、始動時に制御手段１３が定常的な稼働を開始する時点まで、その制御手段１３によって帰還されるべき位相差に代わる標準的な位相差を外部変調器１１に与える。制御手段１３は、始動時に定常的な稼働を開始する時点まで、制御手段１３に対する位相差の帰還を差し控える。
すなわち、外部変調器１１の動作点は、始動直後には標準動作点設定手段１６によって設定され、かつ定常的に稼働している期間には、変調信号の周波数スペクトルの分布が如何なるものであっても、制御手段１３と濾波手段１４とが連係することによって高いＳＮ比で行われる帰還の下で、好適な動作点に維持される。
【００２５】
したがって、濾波手段１４によって行われる濾波処理の過程が定常状態に達するために所要する時間が長い場合であっても、外部変調器１１は、速やかに始動し、かつ好適な動作点で安定に作動する。
請求項５に記載の発明では、パイロット信号生成手段１７は、伝送情報の列に同期した第一のパイロット信号を生成する。変調器駆動手段１８は、その伝送情報の列と所定のビット列とを乗じ、両者の積にパイロット信号生成手段１７によって生成された第一のパイロット信号を重畳することによって変調信号を生成し、その変調信号を位相差検出手段１２と外部変調器１１とに与える。
【００２６】
すなわち、伝送情報とその伝送情報に同期すべきクロック信号との位相が異なる値に変動し、あるいはこの伝送情報のビットレートが変動する場合であっても、外部変調器１１の動作点は好適な動作点に安定に維持される。
請求項１、２に記載の発明の第一の下位概念の発明では、濾波手段１４は、変調信号の占有帯域の最小の周波数未満の値に遮断周波数が設定され、かつ通過域をその遮断周波数より低域に有する。
【００２７】
すなわち、濾波手段１４は、帰還路の通過域の内、変調信号の成分が分布する周波数に先鋭な減衰極を有することなく形成される。
したがって、濾波手段１４を構成するハードウエアとソフトウエアとの双方あるいは何れか一方について、構成の簡略化と規模の縮小化とが図られる。
請求項１、２に記載の発明の第二の下位概念の発明では、濾波手段１４は、変調信号の論理値が一定の値に保たれ得る期間の長さが最大である状態で帰還路の通過域に分布し得る成分を抑圧する。
【００２８】
すなわち、伝送情報の列のビットレートが著しく低い値となり、あるいはその伝送情報の列として与えられるビットパターンが多様に変化し得る場合であっても、外部変調器１１の動作点は安定に好適な動作点に保たれる。
請求項１、２に記載の発明の第三の下位概念の発明では、濾波手段１４は、外部変調器１１の動作点が変動し得る最大の速度に対して帰還路を介する帰還が追従できる程度に広い通過域を有する。
【００２９】
すなわち、外部変調器１１の動作点は、電源電圧、温度その他の環境が変化しても、安定に好適な動作点に保たれる。
請求項１、２に記載の発明の第四の下位概念の発明では、濾波手段１４は、非巡回型のディジタルフィルタとして構成される。
すなわち、濾波手段１４によって行われる濾波処理の過程では、リカーシブな演算が何ら行われないので、濾波特性が安定に確保され、かつ始動時の過渡的な応答は演算対象の値が如何なるものであっても所定の時間内に速やかに収束する。
【００３０】
したがって、外部変調器１１の動作点は、濾波手段１４が備えられてもハードウエアの規模の増加と構成の複雑化とが伴うことなく、好適な動作点に安定に維持される。
請求項１ないし請求項４に記載の発明の第一の下位概念の発明では、制御手段１３、１３Ａは、始動時に所定の期間に亘って帰還路の時定数を短く設定する。
すなわち、外部変調器１１の動作点は、始動後速やかに過渡的な動作点から定常的な動作点に収束する。
【００３１】
したがって、定常時に濾波手段１４によって達成されるべき濾波特性が如何なるものであっても、始動時の応答の高速化が図られる。
請求項１ないし請求項４に記載の発明の第二の下位概念の発明では、濾波手段１４は、ディジタル領域で濾波処理を行う。制御手段１３、１３Ａは、始動時に所定の期間に亘ってその濾波処理の基準となる時系列のインターバルを短く設定する。
【００３２】
すなわち、外部変調器１１の動作点は、始動後には、濾波手段１４によって行われるべき濾波処理の演算手順や演算対象に何ら変更が伴うことなく、定常的な動作点に速やかに収束する。
したがって、ハードウエアやソフトウエアの構成が複雑化することなく、始動時の応答の高速化が図られる。
【００３３】
請求項１ないし請求項４に記載の発明の第三の下位概念の発明では、濾波手段１４は、ディジタル領域で濾波処理を行う。制御手段１３、１３Ａは、始動時に所定の期間に亘ってその濾波処理の演算対象の数とこの演算対象の精度との双方または何れか一方を小さく設定する。
すなわち、外部変調器１１の動作点は、始動後には、濾波処理の基準となる時系列のインターバルが何ら変更されることなく、定常的な動作点に速やかに収束する。
【００３４】
したがって、濾波手段１４が蓄積論理に基づいて上述した濾波処理を行う場合には、基本的なハードウエアの構成に変更が伴うことなく、始動時の応答の高速化が図られる。
【発明の効果】
【００３５】
上述したように請求項１に記載の発明では、外部変調器の動作点は、フィードバック制御の下で安定に好適な動作点に維持される。
また、請求項２、４に記載の発明では、濾波手段が始動時に定常状態に移行するために所要する時間が長い場合であっても、外部変調器は、速やかに始動し、かつ好適な動作点で安定に作動する。
【００３６】
さらに、請求項３に記載の発明では、外部変調器の動作点は、精度高く、かつ安定に好適な動作点に維持される。
また、請求項５に記載の発明では、伝送情報とその伝送情報に同期すべきクロック信号との位相が異なる値に変動し、あるいはこの伝送情報のビットレートが変動する場合であっても、外部変調器の動作点は好適な動作点に安定に維持される。
【００３７】
さらに、請求項１、２に記載の発明の第一の下位概念の発明では、濾波手段を構成するハードウエアとソフトウエアとの双方あるいは何れか一方について、構成の簡略化と規模の縮小化とが図られる。
また、請求項１、２に記載の発明の第二の下位概念の発明では、伝送情報の列のビットレートが著しく低い値となり、あるいはその伝送情報の列として与えられるビットパターンが多様に変化し得る場合であっても、外部変調器の動作点は安定に好適な動作点に保たれる。
【００３８】
さらに、請求項１、２に記載の発明の第三の下位概念の発明では、外部変調器の動作点は、電源電圧、温度その他の環境が変化しても、安定に好適な動作点に保たれる。
また、請求項１、２に記載の発明の第四の下位概念の発明では、外部変調器の動作点は、濾波手段が備えられてもハードウエアの規模の増加と構成の複雑化とが伴うことなく、好適な動作点に安定に維持される。
【００３９】
さらに、請求項１ないし請求項４に記載の発明の第一の下位概念の発明では、定常時に濾波手段によって達成されるべき濾波特性が如何なるものであっても、始動時の応答の高速化が図られる。
また、請求項１ないし請求項４に記載の発明の第二の下位概念の発明では、ハードウエアやソフトウエアの構成が複雑化することなく、始動時の応答の高速化が図られる。
【００４０】
さらに、請求項１ないし請求項４に記載の発明の第三の下位概念の発明では、濾波手段が蓄積論理に基づいて濾波処理を行う場合には、基本的なハードウエアの構成に変更が伴うことなく、始動時の応答の高速化が図られる。
したがって、これらの発明が適用された光伝送系や計測機器では、外部変調器の利点が損なわれることなく、特性および性能が高められ、かつ安定に保たれる。
【発明を実施するための最良の形態】
【００４１】
以下、図面に基づいて本発明の実施形態について詳細に説明する。
図２は、本発明の第一ないし第五の実施形態を示す図である。
図において、図６に示すものと機能および構成が同じものについては、同じ符号を付与して示し、ここでは、その説明を省略する。
本実施形態と図６に示す従来例との構成の相違点は、低域フィルタ７０の後段に縦続接続されたＡ／Ｄ変換器２１、演算回路２２およびＤ／Ａ変換器２３が付加された点にある。
【００４２】
以下、図２を参照して本発明の第一の実施形態の動作を説明する。
Ａ／Ｄ変換器２１は、低域フィルタ７０を介して与えられる誤差信号に対してサンプリング定理が成立する周波数でその誤差信号の瞬時値をサンプリングし、その瞬時値の列を時系列の順に示すディジタル信号を生成する。
演算回路２２は、時系列ｔの順にこのディジタル信号として与えられる瞬時値ｘt と、後述する係数λ（＜１）とに対して、下記の漸化式で示される積分（指数平滑）処理を実時間で行うことによって、既述の通り誤差信号に重畳され得る「特定成分とパイロット信号との周波数の差分の成分」を所望のレベルに亘って抑圧する。
【００４３】
ｙt＝λｘt＋(１−λ)ｙt-1
ここに、係数λは、『変調信号の波形に許容されるべき最大のサグが伴う状態であっても、上述した積分処理の下で実現される低域濾波器の時定数がその変調信号の占有帯域の最小の周波数の逆数より大きな値となる値』に予め設定される。
また、Ｄ／Ａ変換器２３は、このような積分処理の結果として与えられるディジタル信号をアナログ信号に変換する。
【００４４】
すなわち、バイアスティー回路６４を介してＬＮ外部変調器６２に帰還される誤差信号のＳＮ比は、従来例より確実に改善される。
したがって、本実施形態によれば、ビットレートが低い場合であっても、ＬＮ外部変調器６２は、構成要素の特性の偏差と環境の変化とに柔軟に適応しつつ好適な動作点で安定に作動する。
【００４５】
以下、本発明の第二の実施形態について説明する。
本実施形態と上述した第一の実施形態との構成の相違点は、図２に破線で示すように、縦続接続された帯域フィルタ２４、減衰器２５および遅延回路２６を介して位相比較器６８の他方の入力に、パイロット信号発生器６９の出力に代わって変調器駆動部６３の出力が接続された点にある。
【００４６】
以下、図２を参照して本発明の第二の実施形態の動作を説明する。
帯域フィルタ２４は、周波数領域で急峻な選択特性を有し、変調器駆動部６３によって生成された変調信号の成分の内、その変調信号に重畳された既述のパイロット信号の成分をその選択特性に基づいて抽出する。
減衰器２５は、このようにして抽出されたパイロット信号のレベルを遅延回路２６を介して位相比較器６８に与えられるべき好適なレベルに調整する。
【００４７】
遅延回路２６の遅延時間Ｄは、変調器駆動部６３の出力端からバイアスティー回路６４およびＬＮ外部変調器６２を介して帯域フィルタ６７の出力端に至る区間の総合的な伝搬遅延時間Ｄd と、帯域フィルタ２４の伝搬遅延時間Ｄf と、減衰器２５の伝搬遅延時間Ｄa とに対して下式で示される値に予め設定される。
Ｄ＝Ｄd−Ｄf−Ｄa
すなわち、帯域フィルタ６７を介して与えられるモニタ信号の位相の誤差の検出の基準として位相比較器６８に与えられるモニタ信号の位相は、バイアスティー６４、ＬＮ外部変調器６２および帯域フィルタ６７の特性の偏差が補償される位相に設定される。
【００４８】
このように本実施形態によれば、構成要素の特性にの差が確度高く補償されるので、ＬＮ外部変調器６２は好適な動作点で確度高く安定に作動することができる。
なお、本実施形態では、Ａ／Ｄ変換器２１、演算回路２２、Ｄ／Ａ変換器２３を介さずに低域フィルタ７０の出力をバイアスティ回路６４に与えることもできる。
以下、本発明の第三の実施形態について説明する。
【００４９】
本実施形態と既述の第一および第二の実施形態との構成の相違点は、図２に太い破線で示すように、Ｄ／Ａ変換器２３の出力と共にバイアスティー回路６４のバイアス端子に出力が接続された初期値回路２７が備えられた点にある。
以下、図２を参照して本発明の第三の実施形態の動作を説明する。
演算回路２２は、始動直後の所定の期間には、既述の積分処理を行うが、その積分処理の結果についてはこの期間に限って出力を見合わせる。
【００５０】
一方、初期値回路２７は、バイアスティー回路６４を介してＬＮ外部変調器６２に与えられるべき誤差信号の標準的な値が予め実測値あるいは設計値として与えられ、上述した期間に限って、その標準的な値の電圧をＤ／Ａ変換器２３に代わってバイアスティー回路６４に与える。
すなわち、低いビットレートに適応するために演算回路２２によって行われる積分処理の時定数が著しく長い場合であっても、ＬＮ外部変調器６２は、始動直後から速やかに、上述した標準的な値として設定された望ましい動作点で作動することができる。
【００５１】
このように本実施形態によれば、ビットレートが低い場合であっても始動が迅速に行われ、かつ保守および運用にかかわる作業の効率が高く確保される。
本実施形態では、初期値回路２７がＤ／Ａ変換器２３に代わってバイアスティー回路６４に誤差信号を与える期間と、演算回路２２が積分処理の結果の出力を見合わせる期間との長さが同じ値に設定され、これらの初期値回路２７と演算回路２２とがそれぞれ自立的にこのような期間を識別している。
【００５２】
しかし、本発明は、このような構成に限定されず、例えば、下記の構成の何れかが適用されてもよい。
(1) 演算回路２２は、積分処理の結果が定常値に達したか否かの判別を行い、その判別の結果が真となったときに、図２に一点鎖線の矢印で示すように、初期値回路２７に、「Ｄ／Ａ変換器２３に代わってバイアスティー回路６４に誤差信号を与える動作」の中断を要求する。
(2) 上記の期間が経過した後には、初期値回路２７は始動直後と同様にしてバイアスティ回路６４に誤差信号の標準的な瞬時値を与え続け、かつ演算回路２２は、積分処理の結果とその標準的な瞬時値との差分を出力すると共に、両者の和がバイアスティー回路６４を介してＬＮ外部変調器６２に帰還される。
【００５３】
以下、本発明の第四の実施形態について説明する。
本実施形態と既述の演算回路２２に代えて演算回路２２Ａが備えられた点にある。
以下、図２を参照して本発明の第四の実施形態の動作を説明する。
演算回路２２Ａは、始動直後には、予め決められた期間に限って、既述の漸化式に基づく積分処理を定常時より大幅に短い周期で反復する。
【００５４】
すなわち、積分処理の下で得られる時定数は始動直後における上記の期間に限って短縮されるので、その積分処理の結果はこの期間内にほぼ定常状態における値に等しい値に収束する。
したがって、本実施形態によれば、所望のビットレートが低いことに起因して演算回路２２Ａによって行われるべき積分処理の時定数が著しく長い場合であっても、ハードウエアの構成が大幅に変更されることなく、始動の高速化が図られる。
【００５５】
なお、本実施形態では、演算回路２２Ａは、上述した期間に限って、定常時より大幅に短い周期で積分処理を反復している。
しかし、本発明は、このような構成に限定されず、例えば、演算回路２２Ａが所望の精度で積分処理の結果が定常値に達したことを識別したときに、自立的に積分処理が行われるべき周期を定常時の値に更新することによって、さらに、始動の効率化が図られてもよい。
【００５６】
また、本実施形態では、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３との双方に与えられるべきクロック信号の周期が一定に保たれている。
しかし、このような期間には、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３との双方もしくは何れか一方に与えられるクロック信号の周期が短く設定され、そのクロック信号に同期して演算回路２２Ａが積分処理を行うことによって、さらに、始動の効率化と定常的な稼働状態への円滑な移行とが図られてもよい。
【００５７】
以下、本発明の第五の実施形態について説明する。
本実施形態と既述の演算回路２２Ａに代えて演算回路２２Ｂが備えられた点にある。
以下、図２を参照して本発明の第五の実施形態の動作を説明する。
演算回路２２Ｂは、始動直後には、予め決められた期間に限って、既述の漸化式に基づく積分処理を下記の何れかの形態で行う。
・ 演算対象である係数λ、最新の瞬時値ｘt 、先行して得られた積分値ｙt の全てあるいは一部の語長を短く設定する。
・ 係数λを小さな値に設定する。
・ 積分処理に適用されるべき漸化式の項数を少なく設定する。（定常状態において、時系列の順に先行して得られた複数の積分結果ｙt-1、ｙt-2、…の項の積和をとる演算として積分処理が行われる場合に限る。）
すなわち、演算回路２２Ｂによって行われる積分処理の下で得られる時定数は、始動直後における上記の期間に限って短縮されるので、その積分処理の結果はこの期間内にほぼ定常状態における値に等しい値に収束する。
【００５８】
したがって、本実施形態によれば、所望のビットレートが低いことに起因して演算回路２２Ｂによって行われるべき積分処理の時定数が著しく長い場合であっても、ハードウエアの構成が大幅に変更されることなく、始動の高速化が図られる。
なお、本実施形態では、演算回路２２Ｂは、上述した期間に限って、既述の形態によって積分処理を行っている。
【００５９】
しかし、本発明は、このような構成に限定されず、例えば、演算回路２２Ｂが所望の精度で積分処理の結果が定常値に達したことを識別したときに、自立的に積分処理の形態を定常時の形態に更新することによって、さらに、始動の効率化が図られてもよい。
また、本実施形態では、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３との双方に与えられるべきクロック信号の周期が一定に保たれている。
【００６０】
しかし、このような期間には、Ａ／Ｄ変換器２１とＤ／Ａ変換器２３との双方もしくは何れか一方に与えられるクロック信号の周期が短く設定され、そのクロック信号に同期して演算回路２２Ｂが積分処理を行うことによって、さらに、始動の効率化と定常的な稼働状態への円滑な移行とが図られてもよい。
図３は、本発明の第六の実施形態を示す図である。
【００６１】
図において、図２に示すものと機能および構成が同じものについては、同じ符号を付与して示し、ここでは、その説明を省略する。
本実施形態と既述の第一の実施形態との構成の相違点は、バイアスティー回路６４のバイアス端子に初期値回路３１の出力が直結され、その初期値回路３１の制御入力に直結された出力を有する演算回路２２Ｃが演算回路２２に代えて備えられ、位相比較器６８の他方の入力に帯域通過フィルタ３２の出力が直結され、その帯域通過フィルタ３２の前段に配置され、かつパイロット信号発生器６９の出力が一方の入力に直結された乗算器３３が配置され、その乗算器３３の他方の入力に縦続接続された減衰器３４および遅延回路３５を介してデータ信号が与えられる点にある。
【００６２】
以下、図３を参照して本実施形態の動作を説明する。
減衰器３４は、データ信号のレベルを所定のレベルに調整する。
遅延回路３５は、後述するように帯域フィルタ３２を介して位相比較器６８に与えられるべき正弦波信号の位相が好適な値となる遅延をそのデータ信号に与える。
乗算器３３は、遅延回路３５によって上述した遅延が図られたデータ信号とパイロット信号発生器６９によって生成された正弦波信号との積をとることによって、疑似変調信号を生成する。
【００６３】
帯域通過フィルタ３２は、この疑似変調信号の成分の内、上述した正弦波信号の成分を抽出して位相比較器６８に与える。
このような正弦波信号は、変調器駆動部６３によって生成された変調信号に重畳するパイロット信号とは、「クロック信号ではなく、データ信号に同期している点」で異なる。
すなわち、帯域フィルタ６７によって与えられるパイロット信号の位相の誤差の基準として位相比較器６８に与えられる正弦波信号は、クロック信号ではなくデータ信号に同期する。
【００６４】
したがって、本実施形態によれば、クロック信号とデータ信号との間の位相差が変動する状態であっても、誤差信号が確度高く得られ、ＬＮ外部変調器６２の動作点が安定に維持される。
以下、本実施形態の他の構成について説明する。
本実施形態と図３に示す実施形態との構成の相違点は、減衰器３４および遅延回路３５に代えて縦続接続された位相同期発振器４１および分周回路４２が備えられ、乗算器３３、帯域フィルタ３２およびパイロット信号発生器６９は備えられず、この分周回路４２の出力が変調器駆動部６３の第三の入力および位相比較器６８の他方の入力に直結された点にある。
【００６５】
本実施形態では、位相同期発振器４１は、データ信号に同期し、かつ周波数が既述の正弦波信号の周波数の整数倍である基準信号（ディジタル信号とアナログ信号との何れであってもよい。）を生成する。
分周回路４２は、この基準信号を分周することによって、図３に示す帯域フィルタ３２の出力端に得られる正弦波信号と同様に、データ信号に同期した正弦波信号を生成すると共に、その正弦波信号を変調器駆動部６３および位相比較器６８に与える。
【００６６】
したがって、本実施形態によれば、図３に示す実施形態と同様に、クロック信号とデータ信号との間の位相差が変動する状態であっても、誤差信号が確度高く得られ、ＬＮ外部変調器の動作点が安定に維持される。
なお、本実施形態では、位相同期発振器４１の後段に分周回路４２が備えられている。
しかし、本発明はこのような構成に限定されず、位相同期発振器に設定された合成比の下で上述した正弦波信号が直接生成される場合には、分周回路４２が備えられなくてもよい。
【００６７】
さらに、クロック信号とデータ信号との間の位相差の変動が許容される程度に小さい場合には、例えば、データ信号に代えて、クロック信号が位相同期発振器４１の入力に与えられてもよい。
また、位相比較器６８がディジタル領域において位相差を識別する場合には、図５に示すように、位相同期発振器４１（および分周器４２）に代えて分周器５１が備えられてもよい。
【００６８】
さらに、上述した各実施形態では、演算回路２２、２２Ａ〜２２Ｃは、既述の漸化式で示されるように、指数平滑法に基づいて一次の積分処理を行っている。
しかし、本発明では、このような指数平滑法に限定されず、既述の時定数や周波数特性が得られるならば、例えば、移動平均法に基づいて積分処理が行われてもよい。
また、このような積分処理の過程で演算対象となるべき、項の数および各項に乗じられるべき重み（係数）の値については、同様に既述の時定数や周波数特性が得られる限り、如何なる値であってもよい。
【００６９】
さらに、上述した各実施形態では、専用のディジタル回路として構成された演算回路２２、２２Ａ〜２２Ｃによって既述の積分処理が行われている。
しかし、このような積分処理については、所望の精度で安定にＬＮ外部変調器６２の動作点が維持されるならば、その積分処理の一部もしくは全てはアナログ演算回路によって実現され、またはＤＳＰその他のプロセッサが所定のプログラムを実行することによって蓄積論理として実現されてもよい。
【００７０】
また、上述した各実施形態では、光伝送系のノード装置に備えられた送信部に本願発明が適用されている。
しかし、本発明は、このような送信部に限定されず、例えば、所望の変調信号に応じて精度よく変調処理を行うことが要求される伝送系の試験や評価に供される測定器にも、同様に適用が可能である。
【００７１】
さらに、上述した各実施形態では、ＬＮ外部変調器６２の好適な動作点を安定に維持する変調制御回路に本願発明が適用されている。
しかし、本発明は、このようなＬＮ外部変調器６２に限定されず、ＬＮ外部変調器６２と同様に、変調信号の瞬時値に応じて出射される光信号の輝度がその瞬時値の周期関数として与えられるならば、如何なる外部変調器にも適用可能である。
【００７２】
また、上述した各実施形態では、演算回路２２、２２Ａ〜２２Ｃは、既述の積分処理を行うことによって低域フィルタとして作動している。
しかし、本発明では、演算回路２２、２２Ａ〜２２Ｃによって行われるべき処理は、このような積分処理に限定されず、例えば、図９(c) に点線で示すように、低域フィルタ７０の通過域において、周波数軸上で誤差信号の近傍に位置する雑音の周波数に先鋭な減衰極を有するノッチフィルタを実現する濾波処理であってもよい。
【００７３】
さらに、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲において、多様な形態による実施形態が可能であり、かつ構成装置の一部もしくは全てに如何なる改良が施されてもよい。
以下、上述した各実施形態に開示された発明の構成を階層的・多面的に整理し、かつ付記項として順次列記する。
（付記１） 変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段１２と、
前記位相差検出手段１２によって検出された位相差を前記外部変調器１１に帰還し、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ制御手段１３と
を備えた変調制御回路において、
前記帰還を実現する帰還路に配置され、かつ前記変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段１４を備えた
ことを特徴とする変調制御回路。
（付記２） 変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出された第二のパイロット信号との位相差を検出する位相差検出手段１２と、
前記外部変調器１１の動作点を標準的な動作点に設定する標準動作点設定手段１５と、
前記位相差検出手段１２によって検出された位相差と前記標準的な動作点に相当する標準的な位相差との差分を前記外部変調器１１に帰還し、その外部変調器１１の動作点をこの位相差が抑圧される動作点に保つ制御手段１３Ａと、
前記帰還を実現する帰還路に配置され、かつ前記変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段１４を備え、
前記制御手段１３Ａは、
始動時に定常的な稼働を開始する時点まで、前記外部変調器１１に対する前記差分の帰還を差し控える
ことを特徴とする変調制御回路。
（付記３） 付記１または付記２に記載の変調制御回路において、
濾波手段１４は、
変調信号の占有帯域の最小の周波数未満の値に遮断周波数が設定され、かつ通過域をその遮断周波数より低域に有する
ことを特徴とする変調制御回路。
（付記４） 付記１ないし付記３の何れか１項に記載の変調制御回路において、
濾波手段１４は、
変調信号の論理値が一定の値に保たれ得る期間の長さが最大である状態で帰還路の通過域に分布し得る成分を抑圧する
ことを特徴とする変調制御回路。
（付記５） 付記１ないし付記４の何れか１項に記載の変調制御回路において、
濾波手段１４は、
外部変調器１１の動作点が変動し得る最大の速度に対して帰還路を介する帰還が追従できる程度に広い通過域を有する
ことを特徴とする変調制御回路。
（付記６） 付記１ないし付記５の何れか１項に記載の変調制御回路において、
濾波手段１４は、
非巡回型のディジタルフィルタとして構成された
ことを特徴とする変調制御回路。
（付記７） 変調信号に重畳された第一のパイロット信号を抽出し、この第一のパイロット信号と、その変調信号に応じて外部変調器１１が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段１２Ａと、
前記位相差検出手段１２Ａによって検出された位相差を前記外部変調器１１に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ制御手段１３Ｂと
を備えたことを特徴とする変調制御回路。
（付記８） 付記１、付記３〜付記６の何れか１項に記載の変調制御回路において、
始動時に制御手段１３が定常的な稼働を開始する時点まで、その制御手段１３によって帰還されるべき位相差に代わる標準的な位相差を外部変調器１１に与える初期動作点設定手段１６を備え、
前記制御手段１３は、
前記始動時に前記定常的な稼働を開始する時点まで、前記外部変調器１１に対する位相差の帰還を差し控える
ことを特徴とする変調制御回路。
（付記９） 付記１ないし付記６および付記８の何れか１項に記載の変調制御回路において、
制御手段１３、１３Ａは、
始動時に所定の期間に亘って帰還路の時定数を短く設定する
ことを特徴とする変調制御回路。
（付記１０） 付記９に記載の変調制御回路において、
濾波手段１４は、
ディジタル領域で濾波処理を行い、
制御手段１３、１３Ａは、
始動時に所定の期間に亘って前記濾波処理の基準となる時系列のインターバルを短く設定する
ことを特徴とする変調制御回路。
（付記１１） 付記９に記載の変調制御回路において、
濾波手段１４は、
ディジタル領域で濾波処理を行い、
制御手段１３、１３Ａは、
始動時に所定の期間に亘って前記濾波処理の演算対象の数とその演算対象の精度との双方または何れか一方を小さく設定する
ことを特徴とする変調制御回路。
（付記１２） 付記１ないし付記６および付記８ないし付記１１の何れか１項に記載の変調制御回路において、
伝送情報の列に同期した第一のパイロット信号を生成するパイロット信号生成手段１７と、
その伝送情報の列と所定のビット列とを乗じ、両者の積る前記パイロット信号生成手段１７によって生成された第一のパイロット信号を重畳するして変調信号を生成し、その変調信号を位相差検出手段１２と外部変調器１１とに与える変調器駆動手段１８と
を備えたことを特徴とする変調制御回路。
【図面の簡単な説明】
【００７４】
【図１】本発明の原理ブロック図である。
【図２】本発明の第一ないし第五の実施形態を示す図である。
【図３】本発明の第六の実施形態を示す図である。
【図４】本発明の第六の実施形態の他の構成を示す図(1) である。
【図５】本発明の第六の実施形態の他の構成を示す図(2) である。
【図６】ＬＮ外部変調器が搭載された送信部の構成例を示す図である。
【図７】ＬＮ外部変調器の動作点に対する応答を示す図である。
【図８】従来例の課題を説明する図(1) である。
【図９】従来例の課題を説明する図(2) である。
【符号の説明】
【００７５】
１１ 外部変調器
１２，１２Ａ 位相差検出手段
１３，１３Ａ，１３Ｂ 制御手段
１４ 濾波手段
１５ 標準動作点設定手段
１６ 初期動作点設定手段
１７ パイロット信号生成手段
１８ 変調駆動手段
２１ Ａ／Ｄ変換器
２２，２２Ａ，２２Ｂ，２２Ｃ 演算回路
２３ Ｄ／Ａ変換器
２４，３２，６７ 帯域フィルタ
２５，３４ 減衰器
２６，３５ 遅延回路
２７，３１ 初期値回路
３３ 乗算器
４１ 位相同期発振器
４２，５１ 分周回路
６０ 光源
６１ 光ファイバ
６２ ＬＮ外部変調器
６３ 変調器駆動部
６４ バイアスティー回路
６５，６６ 抵抗器
６８ 位相比較器
６９ パイロット信号発生器
７０ 低域フィルタ
７１ 光導波路
７２ フォトダイオード
７３ 光導波路長可変部
７４ コンデンサ
７５ 電池
【特許請求の範囲】
【請求項１】
変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段と、
前記位相差検出手段によって検出された位相差を前記外部変調器に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ制御手段と
を備えた変調制御回路において、
前記帰還を実現する帰還路に配置され、かつ前記変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段を備えた
ことを特徴とする変調制御回路。
【請求項２】
変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段と、
前記外部変調器の動作点を標準的な動作点に設定する標準動作点設定手段と、
前記位相差検出手段によって検出された位相差と前記標準的な動作点に相当する標準的な位相差との差分を前記外部変調器に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ制御手段と、
前記帰還を実現する帰還路に配置され、かつ前記変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段を備え、
前記制御手段は、
始動時に定常的な稼働を開始する時点まで、前記外部変調器に対する前記差分の帰還を差し控える
ことを特徴とする変調制御回路。
【請求項３】
変調信号に重畳された第一のパイロット信号を抽出し、この第一のパイロット信号と、その変調信号に応じて外部変調器が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段と、
前記位相差検出手段によって検出された位相差を前記外部変調器に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ制御手段と
を備えたことを特徴とする変調制御回路。
【請求項４】
請求項１に記載の変調制御回路において、
始動時に制御手段が定常的な稼働を開始する時点まで、その制御手段によって帰還されるべき位相差に代わる標準的な位相差を外部変調器に与える初期動作点設定手段を備え、
前記制御手段は、
前記始動時に前記定常的な稼働を開始する時点まで、前記外部変調器に対する位相差の帰還を差し控える
ことを特徴とする変調制御回路。
【請求項５】
請求項１に記載の変調制御回路において、
伝送情報の列に同期した第一のパイロット信号を生成するパイロット信号生成手段と、
その伝送情報の列と所定のビット列とを乗じ、両者の積に前記パイロット信号生成手段によって生成された第一のパイロット信号を重畳して変調信号を生成し、その変調信号を位相差検出手段と外部変調器とに与える変調器駆動手段と
を備えたことを特徴とする変調制御回路。
【請求項１】
変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段と、
前記位相差検出手段によって検出された位相差を前記外部変調器に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ制御手段と
を備えた変調制御回路において、
前記帰還を実現する帰還路に配置され、かつ前記変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段を備えた
ことを特徴とする変調制御回路。
【請求項２】
変調信号に重畳される第一のパイロット信号またはこの変調信号に重畳された第一のパイロット信号と、その変調信号に応じて外部変調器が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段と、
前記外部変調器の動作点を標準的な動作点に設定する標準動作点設定手段と、
前記位相差検出手段によって検出された位相差と前記標準的な動作点に相当する標準的な位相差との差分を前記外部変調器に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ制御手段と、
前記帰還を実現する帰還路に配置され、かつ前記変調信号の成分の内、この変調信号の波形に伴う波形の乱れに応じてその帰還路の通過域に分布し得る成分を抑圧する濾波手段を備え、
前記制御手段は、
始動時に定常的な稼働を開始する時点まで、前記外部変調器に対する前記差分の帰還を差し控える
ことを特徴とする変調制御回路。
【請求項３】
変調信号に重畳された第一のパイロット信号を抽出し、この第一のパイロット信号と、その変調信号に応じて外部変調器が出射する光信号から抽出した第二のパイロット信号との位相差を検出する位相差検出手段と、
前記位相差検出手段によって検出された位相差を前記外部変調器に帰還し、その外部変調器の動作点をこの位相差が抑圧される動作点に保つ制御手段と
を備えたことを特徴とする変調制御回路。
【請求項４】
請求項１に記載の変調制御回路において、
始動時に制御手段が定常的な稼働を開始する時点まで、その制御手段によって帰還されるべき位相差に代わる標準的な位相差を外部変調器に与える初期動作点設定手段を備え、
前記制御手段は、
前記始動時に前記定常的な稼働を開始する時点まで、前記外部変調器に対する位相差の帰還を差し控える
ことを特徴とする変調制御回路。
【請求項５】
請求項１に記載の変調制御回路において、
伝送情報の列に同期した第一のパイロット信号を生成するパイロット信号生成手段と、
その伝送情報の列と所定のビット列とを乗じ、両者の積に前記パイロット信号生成手段によって生成された第一のパイロット信号を重畳して変調信号を生成し、その変調信号を位相差検出手段と外部変調器とに与える変調器駆動手段と
を備えたことを特徴とする変調制御回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−３３８０４１（Ｐ２００６−３３８０４１Ａ）
【公開日】平成１８年１２月１４日（２００６．１２．１４）
【国際特許分類】
【出願番号】特願２００６−１８９５６４（Ｐ２００６−１８９５６４）
【出願日】平成１８年７月１０日（２００６．７．１０）
【分割の表示】特願２０００−２３８０１２（Ｐ２０００−２３８０１２）の分割
【原出願日】平成１２年８月７日（２０００．８．７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１８年１２月１４日（２００６．１２．１４）
【国際特許分類】
【出願日】平成１８年７月１０日（２００６．７．１０）
【分割の表示】特願２０００−２３８０１２（Ｐ２０００−２３８０１２）の分割
【原出願日】平成１２年８月７日（２０００．８．７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]