【課題】
ジッタが少なく安定に動作する高い逓倍比を持つ回路を提供する。
【解決手段】
逓倍回路１０は、入力クロック信号ＣＬＫと入力クロック信号ＣＬＫをｍ逓倍したクロック信号とを選択して出力するセレクタ回路１５を備える。ＰＬＬ回路２０は、セレクタ回路１５が出力するクロック信号と帰還クロック信号とを位相比較する位相差検出回路２１と、位相差検出回路２１が出力する位相差信号を入力するチャージポンプ回路２２と、チャージポンプ回路２２が出力する信号の低域成分を取り出して出力するローパスフィルタ２３と、ローパスフィルタ２３の出力レベルに応じた周波数で発振する電圧制御発振器２４と、電圧制御発振器２４の出力クロックを入力してｎ分周して帰還クロック信号として出力する分周器２５と、を備える。 （もっと読む）

【課題】ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法を提供する。
【解決手段】出力信号を受信し、出力信号の周波数を異なる分周比で分周させた第１フィードバック信号ＦＤＢ１及び第２フィードバック信号ＦＤＢ２を生成する分周部４３０、及び第２フィードバック信号ＦＤＢ２に応答して基準信号と所定の位相差を有する出力信号を生成する位相オフセット部を備え、第２フィードバック信号ＦＤＢ２は、第１フィードバック信号ＦＤＢ１より高い周波数を有する半導体装置であり、直列に連結される複数個の分周器及び複数個の分周器の出力のうち少なくとも一つの出力に応答して、複数個の出力信号のうち一つを選択して出力する選択器４２０を備え、複数個の出力信号のそれぞれは、基準信号に比べて互いに異なる位相差を有する分散スペクトルクロック発生器４００である。 （もっと読む）

【課題】 クロック切り替え時において、現状の基準分周クロックと切り替わり先の基準分周クロックの信号レベルや、比較分周信号の信号レベルに関わらず、クロック切り替え時の異常を回避することができ、更に入力基準クロックに用いる周波数の制限を大幅に緩和することができる、ＰＬＬ回路を有したクロック生成回路を得る。
【解決手段】 入力クロックＣＬＫ１とＣＬＫ２との切り替わり直後に第１及び第２の各基準分周回路１６，１７と第１及び第２の各比較分周回路１９，２０をそれぞれリセットすると共に、第１の選択回路１５から出力された基準選択クロックＳＥＬ１と第２の選択回路１８から出力された比較選択クロックＳＥＬ２にパルス信号Ｃをそれぞれ加えてＰＬＬ回路１１に入力するようにした。 （もっと読む）

【課題】プロセスばらつき、環境変動によらず、所望の特性を満足する自動調整できる位相同期回路を提供すること。
【解決手段】位相同期回路は、位相周波数比較器１、チャージポンプ２、ループフィルタ３、分周器６、セレクタ７、電圧制御発振器８を備えている。分周器６は、出力信号と基準信号を入力して出力信号を分周して帰還信号を出力するとともに出力信号から選択信号とトリミング信号とリミット信号を出力する。電圧制御発振器８は、制御電圧と基準電圧とトリミング信号とリミット信号を入力して制御電圧に応じて出力信号周波数を変え、出力信号の上限周波数を制限できるとともに、トリミング信号によって制御電圧に対して出力する出力信号の周波数感度と、リミット信号によって出力信号の上限周波数を変えることができる。 （もっと読む）

【課題】高速動作する複数の回路ブロック間で同時に割り込み処理をおこなう場合のタイミング設計を容易化し、回路規模・消費電力を低減する。
【解決手段】クロック信号発生回路５と、クロック信号clkに同期して動作する複数の回路ブロック６とを有し、複数の回路ブロックのそれぞれは、周波数引き込み過程のクロック信号に同期して出力した割り込み信号reset_inを受けてリセット処理を行う。
【効果】タイミングマージンを大幅に向上させる。 （もっと読む）

【課題】工程変化に鈍感なセルフバイアス位相同期ループ回路及びそのセルフバイアス方法を提供する。
【解決手段】第１演算増幅器は、ループフィルタキャパシタの電圧を増幅して出力し、レギュレータとして機能する第２演算増幅器は、第１演算増幅器の出力電圧をさらに増幅して出力する。第２演算増幅器の出力電圧は、電圧制御発振器の制御電圧として使われる。バイアス回路は、第２演算増幅器の出力電圧に応答して、ＮＭＯＳトランジスタによって第１バイアス電流を発生し、ＰＭＯＳトランジスタによって第２バイアス電流を発生し、第１バイアス電流と第２バイアス電流とを加算して第３バイアス電流を発生する。そして、第１バイアス電流は、主電荷ポンプ回路及び補助電荷ポンプ回路のバイアス電流として提供され、第３バイアス電流は、第１演算増幅器のバイアス電流として提供される。 （もっと読む）

【課題】外乱によるビットずれを防止するクロック再生回路を提供する。
【解決手段】２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器３と、任意の正の整数をＭとして、制御発振器２の出力である発振クロックを１／（Ｍ・Ｎ）に分周する制御発振器用分周器４と、制御発振器２の出力である発振クロックを１／Ｍに分周する再生クロック分周器５と、を備え、位相比較器１の一方の入力は検波クロック分周器３の出力であり、位相比較器１の他方の入力は制御発振器用分周器４の出力であり、位相比較器１は、１／Ｎに分周された検波クロックと、１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較し、制御発振器２は、１／Ｎに分周された検波クロックと、１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、再生クロック分周器５の出力を再生クロックとする。 （もっと読む）

【課題】瞬時に位相同期を確立し高精度で周波数変動が少ないＤＰＬＬ回路を実現する。【解決手段】位相差積算部１１は，入力基準信号と位相同期ループの帰還信号との位相差をＭ回分（Ｍ≧２）積算する。位相収束点設定部１２は，積算した位相差をもとに，測定された位相差を仮の位相収束点として設定することにより，高速に位相を引込む。その位相収束点のもとでの周波数同期完了を確認した後，位相収束点変更部１６によって収束点の補正値を更新し，位相差をあらかじめ設定された目的とする最終位相収束点に徐々に近づける。 （もっと読む）

【課題】発振装置の電力を削減する。
【解決手段】通常の使用状態では、ＰＬＬ周波数シンセサイザ部３１の基準発振器１１、第１分周器１２、位相比較器１３および第２分周器１６は動作せず、消費電流量を格段に小さなものとする。そして、Ａ／Ｄ変換機１８、制御回路２１、Ｄ／Ａ変換器２０、第１スイッチ１７、第２スイッチ１９およびコンデンサ２２を備えることによって、ＰＬＬ周波数シンセサイザ部３１を間欠的に働作させ、出力発振信号Ｓｆｏが所望の周波数となるように較正し、出力発振信号Ｓｆｏを得る。 （もっと読む）

【課題】 処理速度の高速化を円滑に図ることができるＰＬＬ回路およびそれを用いたデータ再生装置を提供する。
【解決手段】 固定クロックによってサンプリングされた一連のＡＤデータに対し、時系列上交互に補間処理が施されるよう、２つのデータ補間回路２０３、２０４によって、並行して、補間処理を施す。このとき、各補間回路は、固定クロックの周期を１／２に低減した共通の動作クロック（１／２クロック）によって、対応するデータに補間処理を施す。このように、共通の動作クロックによって補間処理を並列的に行うことにより、動作クロックの周波数を固定クロックの１／２程度にまで低減させることができる。従って、その後段側に配される位相比較器１０７、ＬＰＦ１０８、デジタルＶＣＯ１０９の動作周波数も同様に低減することができ、ＰＬＬ回路の高速化を図ることができる。 （もっと読む）

【課題】クロック信号の分配のために長い配線を引き回す必要がなく、しかも同一周波数のクロック信号間で位相を揃えることができるクロック生成器を提供する。
【解決手段】共通の基準信号源１１からの基準信号を受けて周波数の異なる複数のクロック信号群をそれぞれ発生する複数のフェーズロックドループ１２−１〜１２ｎを有するクロック生成器１０は、基準信号の位相と帰還信号との位相差に応じた電圧信号を発生する位相比較器１３−１〜１３ｎと、位相比較器１３−１〜１３ｎからの電圧信号によって制御されるＶＣＯ１５−１〜１５−ｎと、ＶＣＯ１５−１〜１５−ｎの出力から位相比較器１３−１〜１３ｎの帰還信号入力までの帰還経路内に縦続接続される分周器群Ｄ１〜Ｄｍ群を有し、分周器群Ｄ１〜Ｄｍの各々の出力からクロック信号群を取り出す。 （もっと読む）

【課題】マルチバンドを使用してデータを送受信する超広帯域無線通信システムにおいて、信号の伝送及び受信のために複数のサブバンドの中心周波数信号生成が可能な周波数合成装置を提供することにある。
【解決手段】マルチバンドを使用してデータを送受信する超広帯域無線通信システムでの周波数合成装置において、複数の周波数信号を生成させる周波数生成手段１００と、周波数生成手段１００から複数の周波数信号を受信して、周波数調整により超広帯域内のすべてのサブバンドの中心周波数を生成する周波数調整手段２００と、を備える。 （もっと読む）

【課題】 ＰＬＬ回路等で発生されたクロック信号のジッタ等のタイミング精度を高分解能且つ高精度に評価可能なテスト回路を提供する。
【解決手段】 遅延時間を制御可能な遅延回路１１、テスト対象のクロック信号Ｓ０の位相、クロック信号Ｓ０を遅延回路１１で遅延させた遅延クロック信号Ｓ１の位相を比較する位相比較回路１２、位相比較回路１２からの所定の比較結果に対する出力回数をカウントする回数カウンタ１３、遅延回路１１に入力する信号をクロック信号Ｓ０から遅延回路１１を経由した発振条件を満足する遅延信号に切り替えてリング発振器を形成する信号切替回路１４、及び、リング発振器が形成されたときの発振周波数を測定する周波数測定回路１５を備え、遅延回路１１が可変遅延ユニットを複数縦列に接続してなる可変遅延回路部１７を備えてなり、可変遅延ユニットの遅延時間が各別に制御可能に構成されている。 （もっと読む）

【課題】安定性の高いバンバンＣＤＲループを提供すること。
【解決手段】本発明によるクロックデータリカバリループ（３０）は、非線形（例えば、バンバン）位相検出器（３１１）、チャージポンプ（３１）、ＲＣループフィルタ（３２）、および、信号生成器（例えば、電圧制御発振器（ＶＣＯ）（３３））を含む。データ速度が遅いときは、ループ（３０）はチャージポンプ（３１）と、安定な二次挙動を示すループフィルタ（３２）とともに、動作され得る。このとき、ループフィルタ（３２）の抵抗器Ｒは比例経路として機能する。また、別途の比例経路（３１２）も提供され、ＶＣＯ（３３）の制御入力に位相検出器（３１１）の出力を直接提供する。その間、ループフィルタ（３２）の抵抗器Ｒもバイパスされる。データ速度の増加が、三次の影響を生じさせるとき、別途の比例経路（３１２）が二次挙動を維持するように活性化され得る。 （もっと読む）

【課題】 自走時においても高精度の発振器を用いることなく、周囲の温度が変化した場合でも基準発振周波数を、経時変化を補償した一定のレベル以上の精度とすることができる同期式発振装置及び同期式発振方法を提供する。
【解決手段】 本発明に係る同期式発振装置は、電圧制御発振部の周囲の温度を測定し、測定した温度、及び温度の測定時における制御電圧を含む温度補償データを所定の周期で記録する。さらに、同期式発振装置は、所定の条件に合致する場合、例えば、同期用信号が受信できない場合、温度補償データに基づいて制御電圧を制御する。 （もっと読む）

【課題】供給される信号と帰還信号が一定の位相になるよう負帰還により調整を行う回路において、供給される信号がない場合、外部からのノイズにより、クロックの周波数が変動し通信に不具合が生じる問題を課題とする。
【解決手段】ＰＬＬ回路と、発振回路とを有し、ＰＬＬ回路からの信号と、発振回路からの信号との出力を切り替えるためのスイッチが設け、受信信号が無い場合にＰＬＬ回路との接続を発振回路との接続に切り替える。 （もっと読む）

【課題】スペクトラム拡散クロックを発生し、参照クロック信号及び出力クロック信号の高精度な位相の制御を高速に行い、かつ、コンパクトな回路で構成するクロック発生回路及びクロック発生方法を提供する。
【解決手段】スペクトラム拡散クロック発生回路１は、参照クロック信号ＣＬＫＳと内部クロック信号ＣＬＫＮの位相差を比較し、比較結果に応じた制御電流ＩＣ１を出力する位相比較部１０、出力クロック信号ＣＬＫＯを生成するクロック生成部２０、制御電流ＩＣ３を出力する位相差信号変調部３０及び制御電流ＩＣ３に応じて出力クロックを遅延させ、内部クロック信号ＣＬＫＮを出力する遅延部４０と、を備えている。 （もっと読む）

本発明は、クライアント信号クロックを復元するためのシステム、装置、および方法を提供する。本発明は、入力基準クロックにおける突然の変化を補償するために、ＰＬＬシステムのフィードバックにおいて位相シフト要素を提供することによって、クロック信号内のジッターをさらに効果的に除去することができる。ＰＬＬシステムは、対応する調整カウント数に依存せず、クライアントクロック信号を抽出するので、さまざまなペイロードタイプに適応することができるように、柔軟なクロック復元を提供する。
（もっと読む）

【課題】 電源電圧のレベルが低くなっても高周波数の多様なクロック信号を発生することが可能な位相同期ループ及び方法を提供すること。
【解決手段】 位相同期ループ回路は外部クロック信号と帰還クロック信号を受信し、外部クロック信号の位相が帰還クロック信号の位相より先行するとアップ信号を発生し、外部クロック信号の位相が帰還クロック信号の位相より遅れるとダウン信号を発生する位相検出器と、アップ信号に応答して制御電圧が増加し、ダウン信号に応答して制御電圧を減少するループフィルタ回路と、制御電圧を受信してｎ（ｎは４以上の整数）個の内部クロック信号を直接発生する電圧制御発振器回路とを含むこともできる。また、位相同期ループ回路は少なくとも４個のループを含み制御電圧を受信して複数の内部クロック信号を発生する電圧制御発振器回路も含むことができる。 （もっと読む）

【課題】 ループ帯域に影響を及ぼさず、電圧制御発振器の制御電圧の安定した応答特性が得られ、印加電源に発生する外乱による周波数変動を抑えることができる。
【解決手段】 基準信号発生装置１、位相比較器２、チャージポンプ回路３、ループフィルタ４、電圧制御発振器５、分周器６を有する周波数シンセサイザ回路であって、直列接続された２つの抵抗Ｒ７１１、Ｒ７１２を備える加算回路７１と、ゲートが前記ループフィルタの第１出力端にかつソースが前記第１の加算回路の一端に接続されたＭＯＳトランジスタＭ７０１と、ゲートが前記ループフィルタの第２出力端にかつソースが前記加算回路の他端に接続されたＭＯＳトランジスタＭ７０２と、第１入力端が前記加算回路７１の中点に接続されかつ第２入力端子が基準電圧源に接続され出力端子が前記チャージポンプ回路３に接続される比較回路７２を備える。 （もっと読む）