PLL制御のためのシステム及び方法
【課題】フェーズロックループ(PLL)回路に対するロジックの動作の影響を弱めるためのシステム及び方法を提供する。
【解決手段】システムと方法は、PLL回路が命令の予期される影響を命令の実行前、同時、あるいは後で補償することを実質的に許してもよい。より特に、システムの命令の発行に関連したロジックは、命令に基づいたシステムでのPLLに信号を供給してもよい。その後、PLLはこの制御信号に基づいた命令の予期される影響を補償するために調節されてもよい。
【解決手段】システムと方法は、PLL回路が命令の予期される影響を命令の実行前、同時、あるいは後で補償することを実質的に許してもよい。より特に、システムの命令の発行に関連したロジックは、命令に基づいたシステムでのPLLに信号を供給してもよい。その後、PLLはこの制御信号に基づいた命令の予期される影響を補償するために調節されてもよい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、フェーズロックループ(PLL)回路に一般に関し、より特にPLL回路のジッタの低減に関する。
【背景技術】
【0002】
フェーズロックループ(PLL)集積回路は、入力周波数信号と一致するか、入力周波数の複数回と一致する発振器周波数出力を生成する。典型的なPLLは、位相周波数検出器、チャージポンプ及び電圧制御発振器を含んでもよい。
【0003】
図1は、典型的なフェーズロックループ(PLL)回路のブロック図である。PLL 100は、位相周波数検出器(PFD)112を含んでいる。PFD 112は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検出する。検出された相違から、PFD 112は差信号を発生する。発生された差信号は、正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNは、チャージポンプ114に入力を供給する。電流源UP及びDNを用いて、チャージポンプ114は比例する電荷を発生する。従って、チャージポンプ114は電圧制御発振器(VCO)116に電圧を供給する。VCO 116は、Node_Nの入力電圧にしたがった周期信号を発生する。この周期信号はPLL_Outと呼ばれてもよい。
【0004】
VCO 116によって発生されたこの周期信号PLL_Outは、設定可能な周波数分周器118へ入力される。例えば、PLL_Outで要求された周波数が1.0GHzである時、もし与えられたRef_clkが500MHzならば、「2」の分周比が選択されてもよい。あるいは、PLL_Outが2.0GHzであると望まれた時、分周比「4」が選択されても良い。他の例として、設定可能な周波数分周器118は、1、2、あるいは3の分周比で形成されても良い。VCO 116の出力は、PFD 112へのフィードバック入力の途中の周波数分周器118に供給される。このように、PLL_Outは、フィードバック分周器118へ入力され、そしてFB_CLKはフィードバック分周器118から出力される。
【0005】
上に描かれたタイプのフェーズロックループは、ディジタルエレクトロニクス、信号の遠隔測定及び通信応用の中で広く用いられる。多くの応用が、高周波で作動するフェーズロックループ(PLL)回路を要求する。PLL回路は、特に半導体装置でしばしば利用される。より具体的には、PLL回路は、チップ上のシステム(SOC)で共通に引用されるものに利用されてもよい。チップ上のシステムは、特定のシステム用の必要なハードウェア及び電子回路をすべて実質的に保持するチップ、半導体あるいは集積回路かもしれない。望まれたシステムによって、SOCは、実質的に特定のシステムを含むオンチップメモリ(RAMとROM)、プロセッサロジック、周辺インタフェース、I/Oロジック制御、データコンバータ及び他の構成要素を含んでいてもよい。
【0006】
図2は、システムオンチップの1つの実施形態を表す。従来のように、半導体200はマイクロプロセッサかもしれない。このマイクロプロセッサは、レベル2のキャッシュロジック、レベル3のキャッシュロジック、負荷/蓄積ユニット、実行ユニット、命令発行ユニットなどのような、様々なタスクと共に利用されたロジックの様々な領域を含んでいてもよい。さらに、半導体200は、半導体200上の回路あるいはロジックの1つ以上の領域にクロック信号を供給するためにPLLを利用してもよい。
【0007】
システムオンチップとしてマイクロプロセッサを実現する利点は、全体のチップ数を減らせるとともに、上に描かれたものがスペースの節約を含んでいてもよいように、システムコスト削減と改良した性能が結果として生ずる。しかしながら、これらの利点は妨げがなくならない。すなわち、システムオンチップでの構成要素の接近は、時々問題を引き起こすことがある。より具体的には、図2に表されたようなチップ上のシステムの場合には、回路の接近は半導体200上の回路あるいはロジックにクロック信号を供給するために用いられるPLLに関する問題を引き起こすことがある。
【0008】
ある場合には、PLL回路の外からのノイズがPLLジッタを引き起こす場合がある。
【0009】
このノイズは、PLL回路への近辺中の回路あるいはロジックの利用の結果かもしれない。例えば、PLLが実行ユニットの近くに配置される場合、特定の命令中に、その実行ユニットは比較的激しく利用されることがある。利用のこのよりかなりの程度は、その結果として今度は実行ユニットによって発生されている比較的より多くのノイズを生じ、またPLLが実行ユニットの近くにあると、このノイズはPLL回路中のジッタを引き起こすことがある。
【0010】
半導体200上のロジックの特定の領域の比較的激しい利用中に、半導体200内のロジックの配置のために、ある場合には、さらにこれらの領域が激しい利用のこの期間に比較的より多くの電力を消費しているので、半導体200上のPLLは電力レベルの低下を被ることがある。特に、PLLが使用中のロジックと同じ電源線に接続される場合、この電力レベル低下は、また半導体200上のPLLの中のジッタを引き起こすことがある。半導体200上のPLLは、もう一度ロック状態を達成するために典型的にはこのジッタを補償することがある。
【0011】
これらの条件を補い、そのような状況でロックを達成するための典型的なPLL制御ループは、図3に表される。命令はステップ300で発行される。この命令は、半導体上のロジックを利用してもよいし影響を与えてもよい。この命令(ステップ300)の発行の結果、ステップ310でロジックによる比較的大きな電力消費が生じ、ステップ320でロジックによって生成されたノイズが相応して増大する。このノイズまたは電力低下は、PLL 100のVCO 116の出力周波数の低下にステップ330で結果として生じることがある。VCO 116の出力は、PFD 112のフィードバック入力に供給される。PFD 112は、ステップ340でRef_CLKとFB_CLKの入力間の位相差か周波数の検知により、周波数の低下を検知する。検知された差から、PFD 112は、ステップ350でチャージポンプ114からより多くの電圧を出力することにより差信号を発生する。余分な電圧の出力は、ステップ370でもう一度ロックするPLL 100に次には結果として生じて、Node_Nの電圧レベルの増大にステップ360の結果として生じる。
【0012】
理解できるように、PLL回路に影響する(PLLの電圧低下、または回路のノイズ、またはPLLに接近したロジックによって引き起こされる)命令の発行と、命令の影響を補うことができるPLLとの間に遅れが出ている。
【0013】
従って、PLL回路に対するロジックの動作の影響を実質的に弱めることができるシステムあるいは方法が必要である。
【発明の開示】
【課題を解決するための手段】
【0014】
フェーズロックループ(PLL)回路に対するロジックの動作の影響を弱めるためのシステム及び方法が示される。これらのシステムと方法は、PLL回路が命令の予期される影響を命令の実行前、同時、あるいは後で補償することを実質的に許してもよい。より特に、システムの命令の発行に関連したロジックは、命令に基づいたシステムでのPLLに信号を供給してもよい。その後、PLLはこの制御信号に基づいた命令の予期される影響を補償するために調節されてもよい。特に、受信した制御信号にチャージポンプの出力を基づかせるように調節されてもよく、電圧制御発振器の出力が調節されてもよく、位相周波数検出器の出力が調節されてもよく、あるいは分周器の配置が調節されてもよい。
【0015】
1つの実施形態では、ロジックは、発行された命令に基づいたフェーズロックループ回路に補償値を供給してもよく、補償値に応答するフェーズロックループ中のロジックは、補償値を受け取ってもよく、そしてフェーズロックループの一部分は補償値に基づいて調節されてもよい。
【0016】
1つの特定の実施形態では、補償値に応答するフェーズロックループ中のロジックは、この補償値を受ける設定可能なカウンタと、その出力がカウンタの値によって決定されるチャージポンプを含んでいてもよい。
【0017】
別の実施形態では、補償値を供給するロジックは命令を受けて、かつ命令に基づいたインクリメンタルな値を決定するのに操作可能なデコードロジック、及びインクリメンタルな値に基づいた補償値とカウンタ中の電流値を出力するのに操作可能な加算器を含んでもよい。
【0018】
本発明の実施態様は、ノイズ、またはロジック中の電力低下、またはPLLへ近接した回路によって引き起こされたジッタの傾向のないPLL回路という技術的な利点を備えてもよい。発行された命令の影響の予想によって、これらの効果を補うことができる前に、PLLの出力についての命令の実行の影響が検知される必要がないので、命令の実行によって引き起こされたロジックの動作の影響のためにPLL回路が調節するか補正するのに必要な時間が減らされてもよいし実質的に省いてもよい。
【0019】
これら、そして他の発明の側面は、次の記述及び添附図面と共に考慮された時、一層よく認識及び理解される。次の記述は、その発明及び多数の特定の詳細の様々な実施形態を述べる間に、例証のために与えられ、制限されるものではない。多くの置換、変形、追加あるいは再配置が発明の範囲内でなされてもよい。そして、発明はそのような置換、変形、追加あるいは再配置をすべて含んでいる。
【発明を実施するための最良の形態】
【0020】
発明及びその様々な特徴及び有利な詳細は、添附の図面中に説明され、非限定的な実施形態に関連してより完全に説明され、次の記述で詳述される。良く知られた出発材料、処理技術、構成要素及び機器の記述は不必要に詳細に発明を不明瞭にしないように省略される。しかしながら、発明の好ましい実施形態を示す間に、制限としてではなく具体例のみのために詳述及び特定の例が述べられることは理解されるに違いない。明細書を読み出した後に、それは添えられた特許請求の範囲の有効範囲を外れない開示から、当業者に様々な置換、変形、追加及び再配置は明白になるだろう。
【0021】
注意は、今、フェーズロックループ(PLL)回路に対するロジックの動作の影響を弱めるためのシステム及び方法に向けられる。これらのシステムと方法は、PLL回路が命令の予期される影響を命令の実行前、同時、あるいは後で補償することを実質的に許してもよい。より特に、システムの命令の発行に関連したロジックは、命令に基づいたシステムでのPLLに信号を供給してもよい。その後、PLLはこの制御信号に基づいた命令の予期される影響を補償するために調節されてもよい。特に、受信した制御信号にチャージポンプの出力を基づかせて調節されてもよく、電圧制御発振器の出力が調節されてもよく、位相周波数検出器の出力が調節されてもよい。あるいは、分周器の配置が調節されてもよい。このように、これらの影響を補償することができる前に、PLLの出力についての命令の実行の影響が検知される必要がないので、命令の実行によって引き起こされたロジックの動作の影響のためにPLL回路が調節するか補正するのに必要な時間が減らされてもよいし実質的に省いてもよい。
【0022】
図4は、本発明のシステム及び方法の実施形態を使用するシステムの1つの実施形態のブロック図を表す。半導体400は、チップ上のシステムの少なくとも一部を実現するのに動作可能なロジック410から成る。半導体400はまた、ロジックまたは回路410の1つ以上の部分にクロック信号を供給するのに動作可能なPLL 420から成ってもよい。上に言及されるように、PLL 410は、ロジックまたは回路400の動作によって影響されてもよい。より明確に、命令がロジック400の一部によって実行される時、ロジック410の一部の動作はPLL 410に影響するノイズを引き起こすことがあり、電力低下を引き起こす。
【0023】
1つの実施形態中に、命令の実行の間にPLL 420の動作に対するロジック410の任意の一部の動作の影響を弱めるのを支援するために、命令の発行の前、あるいは実質的に同時に、制御信号430はロジック410から供給されてもよい。PLL420は、制御信号430に基づいた命令の予期される影響を補うために調節されてもよい。
【0024】
図5は、図4に関して記述された発明の実施形態のために使用されるPLL回路の1つの実施形態を表す。PLL 420は、位相周波数検出器(PFD)512を含んでいる。PFD 512は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。検知された差から、PFD 512は差信号を発生する。発生された差信号は正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNは、カウンタ530に入力を供給する。さらに、カウンタ530は制御信号430に結合され、制御信号430に基づいて設定された値を持つように操作可能である。従って、カウンタ530の値は、電流源UP及びDNの値と制御信号430とに依存する。カウンタ530は電流源UP及びDNにそれぞれ基づいて、インクリメントされてもよいしディクリメントされても良い、あるいは制御信号430によってその値を設定してもよい。
【0025】
カウンタ530の値に基づいて、チャージポンプ514は、比例する電荷を発生する。従って、チャージポンプ514はNode_Nから電圧制御発振器(VCO)516に電圧を供給する。VCO 516は、Node_Nの入力電圧にしたがった周期信号を発生する。
【0026】
VCO 516(PLL_Out)によって発生されたこの周期信号は、設定可能な周波数分周器518へ入力される。設定可能な周波数分周器518の出力はPFD 512へのフィードバック入力に供給される。このように、PLL_Outはフィードバック分周器518へ入力される。そして、FB_CLKはフィードバック分周器518から出力される。
【0027】
PLL 420の動作中に、命令の発行か実行前、あるいは同時に、ロジック410は制御信号430に補償値を当ててもよい。この値は命令の実行の間にロジック410の影響で開始された電力低下かノイズを補うためにチャージポンプ514によって生成された電荷を増加させるためにカウンタ530に当てられてもよい。
【0028】
逆に、命令の実行前、実質的に同時、あるいは終了後に、ロジック410は補償値に基づいた制御信号430に非補償の値を当ててもよい。この非補償の値は、補償値に基づき、命令の発行か実行に先立ったレベルへのチャージポンプ514によって生成された比例する電荷を減少させるためにカウンタ530に当てられて決定されてもよい。
【0029】
従って、命令の実行によって引き起こされたロジックの動作の影響のためにPLLを補正するための制御ループは、図6に表された制御ループの実施形態に似ていてもよい。実質的に、ステップ610の命令発行と同時に、値はステップ620で制御信号上のPLLに送られる。このインクリメンタルな値は、ステップ640でNode_Nで増加した電圧レベルに結果として生じるステップ630で、PLLのチャージポンプの増加した出力に結果として生じる。図2及び図6に表された制御ループの比較から見ることができるように、図6に関して記述された制御ループは、電力低下か誘導雑音の影響から回復するべきPLLによって、伝統的に必要とされる多くの時間を省いてもよい。
【0030】
今、図7に変わって、図5に表されたPLLに用いるためのチャージポンプの1つの実施形態は説明される。チャージポンプ514は、カウンタ530の値によって制御されたディジタルチャージポンプかもしれない。より特に、チャージポンプ514はカウンタに結合され、カウンタ530の値を受ける動作が可能である。そこでは値は「M」ビットによって表わされる。チャージポンプ514は、正の電流源である電流源710の半分、及び負の電流源720である電流源720の半分と共に、「M」電流源710、720を含んでもよい。各々の電流源710、720は、チャージポンプの出力に結合された時、チャージポンプ514の出力に異なる量の電流を供給するのに動作可能かもしれない。チャージポンプ514の動作中に、いくつかのこれらの電流源710、720は、カウンタ530の値に基づいたチャージポンプ514の出力に結合されてもよい。従って、チャージポンプ514の出力はカウンタ530の値に基づく。
【0031】
図8上へ移動して、カウンタ530に制御信号430を供給するためのロジックの1つの実施形態のもっと詳細な表現が描かれる。ロジック800は命令を受けて、制御信号430上の補償値を生成してもよい。より特に、デコードロジック810は、半導体400の命令パイプラインの発行ステージに結合され、この発行ステージの命令を受けてもよい。命令に基づいて、デコードロジック810は、PLL 420が命令の実行の影響を補うためにカウンタ530の電流値をインクリメントするインクリメンタルな値を発生してもよい。このインクリメンタルな値は補償値を発生するために加算器820によって現在カウンタ530中の値に加えられてもよい。補償値は、カウンタ530に制御信号430によって送られる前にレジスタ830に一時的に記憶されてもよい。
【0032】
デコードロジック810は、また命令の実行によって形成されたノイズか電力低下がどれくらいの時間続いてもよいか決めてもよい。この期間または持続時間の終わりに、デコードロジック810は、命令の実行を補償するためにインクリメントされたカウンタ530の値を、それと同じにディクリメントするデクリメンタルな値を発生してもよい。このデクリメンタルな値は非補償の値を発生するために加算器820によって現在カウンタ530中の値からディクリメントされてもよい。この非補償の値は、カウンタ530に制御信号430によって送られる前にレジスタ830に一時的に記憶されてもよい。
【0033】
1つの実施形態では、インクリメンタルな値、デクリメンタルな値、制御信号430に補償値を当てることと制御信号430に非補償の値を当てることの間の時間の長さ、インクリメンタルな値、及びデクリメンタルな値は命令に基づいて決定される。特定の命令によって利用されたPLL 420及びロジック410の位置が、本発明のシステム及び方法の実施形態が利用されるシステムに依存するであろうように、ロジック810の詳細な実現に本発明の実施形態が利用され、ロジック810の詳細な実現もそれが様々なタイプのロジックの位置、PLLの位置、ある命令などによって利用されたロジックのブロックを利用したシステムのアーキテクチャのような要因に基づいて決定されてもよいシステムに依存するであろうことは明白だろう。
【0034】
例えば、他の実施形態では、補償値と非補償の値がある命令のためにのみ発行されてもよい一方、補償値と非補償の値はすべての命令のためのデコードロジック810によって発行されてもよい。さらに、いくつかの実施形態では、制御信号430はPLL 420のすべてのクロックサイクルで更新あるいは発行されてもよいし、あるいはロジック800が発行のために補正したいか、あるいは実行を終えた時、デコードロジック800によって更新されてもよい。
【0035】
図9は、図4に関して記述された発明の実施形態に用いるためのPLL回路の別の実施形態を表す。PLL 420は位相周波数検出器(PFD)912を含んでいる。PFD 912は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。検知された相違から、PFD 912は差信号を発生する。発生された差信号は正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNは、カウンタ930及びチャージポンプ940に入力を供給する。カウンタ930は、ディジタルチャージポンプ950に結合され、制御信号430に基づいてその値を設定する操作が可能である。従って、カウンタ930の値は、電流源UP及びDNと制御信号430に依存し、カウンタ930は電流源UP及びDNにそれぞれ基づいて、インクリメントされるかディクリメントされるか、あるいは制御信号430によってその値を設定してもよい。
【0036】
カウンタ930の値に基づいて、ディジタルチャージポンプ950は比例するチャージを発生する。電流源UP及びDNを用いて、チャージポンプ940は比例する電荷を発生する。従って、チャージポンプ940,950はNode_Nから電圧制御発振器(VCO)916に電圧を供給する。VCO 916はNode_Nの入力電圧にしたがった周期信号を発生する。
【0037】
VCO 916(PLL_Out)によって発生されたこの周期信号は、設定可能な周波数分周器918へ入力される。設定可能な周波数分周器918の出力はPFD 912へのフィードバック入力に供給される。従って、PLLは、周波数分周器918へ入力される。そして、FB_CLKは周波数分周器918から出力される。
【0038】
PLL 420の操作中に、命令の発行または実行前か、あるいは実質的に同時に、ロジック410は制御信号430に補償値を当ててもよい。カウンタ930は、この補償値に設定されてもよく、命令の実行の間にロジック410の操作で開始された電力低下かノイズを補うためにチャージポンプ950によって生成された比例する電荷を増加させてもよい。逆に、命令の実行前に、実質的に同時に、あるいは終了後に、ロジック410は制御信号430に非補償の値を当ててもよい。カウンタ930は、この非補償の値に設定され、次にはチャージポンプ950によって生成された比例する電荷を同じようにそこに減少させてもよい、もはや命令の影響を補償する必要はないかもしれない。
【0039】
図10に変わって、図4に関して記述された発明の実施形態で用いられるPLL回路の別の実施形態は表される。PLL 420は、位相周波数検出器(PFD)1012を含んでいる。PFD 1012は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。検知された相違から、PFD 1012は差信号を発生する。発生された差信号は正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNはチャージポンプ1040に入力を供給する。電流源UP及びDNを用いて、チャージポンプ1014は比例する電荷を発生する。従って、チャージポンプ1014はNode_Nからディジタル電圧制御発振器(VCO)1016に電圧を供給する。制御信号430から値を受けるのに操作可能なVCO 1016はまたレジスタ1060に結合される。従って、VCO 1016は、Node_Nとレジスタ1060での値の入力電圧にしたがった周期信号を発生する。
【0040】
VCO 1016(PLL_Out)によって発生されたこの周期信号は、設定可能な周波数分周器1018へ入力される。設定可能な周波数分周器1018の出力は、PFD 1012のフィードバック入力に供給される。このように、PLL_Outは分周器1018へ入力される。そして、FB_CLKは分周器1018から出力される。
【0041】
PLL 420の操作中に、命令の発行前に、あるいは実質的に同時に、ロジック410は、制御信号430上に補償値を発行してもよい。この値はレジスタ1060に置かれてもよく、ディジタルVCO 1016は、Node_Nから電圧を低下させることがある命令の実行の間に、ロジック410の動作で開始された電圧低下かノイズを補正することができる。今度は、VCO 1016は、Node_Nとレジスタ1060での値の入力電圧にしたがった周期信号を発生する。
【0042】
逆に、命令の実行と実質的に同時に、あるいは終了後に、ロジック410は、制御信号430上の非補償の値を発行してもよい。Node_Nの電圧がもはや命令の実行によって引き起こされた電力低下かノイズによって影響されなくてもよいとともに、この非補償の値はレジスタ1060に置かれてもよい。今度は、VCO 1016は、Node_Nとレジスタ1060での値の入力電圧にしたがった周期信号を発生する。従って、VCO 1016によって生成された周期信号は、命令の実行によって電力低下またはノイズが引き起こされたにもかかわらず実質的に一定のままである。
【0043】
同様に、制御信号は、PLLの位相周波数検出器と共に実質的に同じ方法で利用されてもよい。図11は、単なる図4に関して記述された発明の実施形態に用いるPLL回路のそのような実施形態を表す。PLL 420はディジタル位相周波数検出器(PFD)1112を含んでいる。PFD 1112は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。制御信号430から値を受けるのに操作可能なPFD 1112はまたレジスタ1160に結合される。2つの入力信号間で検知された相違、及びレジスタ1160の値から、PFD 1112は差信号を発生する。発生された差信号は正の電流源UP(あるいは「UP」)及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNはチャージポンプ1114に入力を供給する。電流源UP及びDNを使って、チャージポンプ1114は比例する電荷IMを発生する。従って、チャージポンプ1140はNode_Nから電圧制御発振器(VCO)1116に電圧を供給する。VCO 1116は、Node_Nの入力電圧にしたがった周期信号を発生する。
【0044】
VCO 1116(PLL_Out)によって発生されたこの周期信号は、設定可能な周波数分周器1118へ入力される。設定可能な周波数分周器1118(PLL_Out)の出力は、PFD 1112のフィードバック入力の途中の分周器1118に供給される。このように、PLL_Outは分周器1118へ入力される。そして、FB_CLKは分周器1118から出力される。
【0045】
PLL 420の操作中に、命令の発行か実行前に、あるいは実質的に同時に、ロジック410は制御信号430に補償値を当ててもよい。命令の実行の間にロジック410の動作で開始された電力低下かノイズを補うために、この値はレジスタ1160に置かれてもよい。今度は、PFD 1112は、レジスタ1160で2つの入力信号と値の間で検知された相違から、命令の実行の間のチャージポンプ1114の出力が、命令の実行の前にチャージポンプ1114の出力に実質的に似ている差信号を発生する。
【0046】
逆に、命令の実行と実質的に同時に、あるいは終了後に、ロジック410は制御信号430に非補償の値を当ててもよい。PLL 420がもはや、命令の実行によって引き起こされた電力低下かノイズによって影響されなくてもよいとともに、この値はレジスタ1160に置かれてもよい。従って、VCO 1016によって生成された周期信号は、命令の実行によって電力低下またはノイズが引き起こされたにもかかわらず実質的に一定のままである。
【0047】
図12は、図4に関して記述された発明の実施形態に用いるためのPLL回路の別の実施形態をさらに表す。PLL 420は位相周波数検出器(PFD)1212を含んでいる。PFD 1212は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。2つの入力信号間で検知された相違、及びレジスタの値から、PFD 1212は差信号を発生する。発生された差信号は正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNはチャージポンプ1214に入力を供給する。電流源UP及びDNを用いて、チャージポンプ1214は比例する電荷を発生する。従って、チャージポンプ1214はNode_Nで電圧制御発振器(VCO)1216に電圧を供給する。VCO 1216はNode_Nの入力電圧にしたがった周期信号を発生する。
【0048】
VCO 1216(PLL_Out)によって発生されたこの周期信号は、ディジタル設定可能な周波数分周器1218へ入力される。制御信号430によってその値を設定する操作が可能な周波数分周器1218もまたレジスタ1260に結合される。従って、周波数分周器1218の分周する比率は、レジスタ1260での値に基づく。設定可能な周波数分周器1218の出力は、PFD 1212のフィードバック入力に供給される。このように、PLL_Outはフィードバック分周器1218へ入力される。そして、FB_CLKはフィードバック分周器1218から出力される。
【0049】
PLL 420の操作中に、命令の発行か実行前に、あるいは実質的に同時に、ロジック410は、制御信号430上の補償値を発行してもよい。命令の実行の間にロジック410の操作で開始された電力低下かノイズを補償するために、この値はレジスタ1260に置かれてもよい。今度は、周波数分周器1218の分周する比率はこの値に基づいて設定されてもよい。この分周する比率は周波数FB_CLKを減少させてもよい。それは、チャージポンプ1214の出力を増加させることにより、PLL 420がこの減少した周波数を補償してもよい程度のものである。
【0050】
逆に、命令の実行と実質的に同時に、あるいは終了の後に、ロジック410は、制御信号430上の非補償の値を発行してもよい。PLL 420がもはや、命令の実行によって引き起こされた電力低下かノイズによって影響されなくてもよいとともに、この値はレジスタ1260で戻されてもよい。今度は、周波数分周器1218の分周する比率はこの値に基づいて設定されてもよい。従って、VCO 1016によって生成された周期信号は、命令の実行によって電力低下またはノイズが引き起こされたにもかかわらず実質的に一定のままである。
【0051】
前述の明細書では、発明は特定の実施形態に関連して記述された。しかしながら、当業者は、特許請求の範囲で下に述べられるような発明の有効範囲から離れずに様々な変形及び変更を行なうことができることを認識する。従って、明細書と図は関係した限定的な意味やすべてのそのような変形ではなく、1つの実例となる発明の範囲内で含められるように意図される。
【0052】
利点、他の長所及び問題の解決策は、特定の実施形態に関して上述された。しかしながら、利点、長所、問題の解決策、及びどんな利益、長所あるいは解決策を生じさせてもよい、あるいはさらに言明するあらゆる構成要素は、重大か、必要か、本質的な特徴あるいはいずれか、あるいはすべての特許請求の範囲の構成要素として解釈することはできない。
【0053】
添付の図面はこの明細書の一部を形成し、発明のある側面を描くために含まれている。発明及び発明を備えるシステムの構成要素及び動作のより明瞭な印象は、典型的なものの参照によりより明白になり、したがって同一の引用例数字は同じ構成要素を指定する図面中に説明された実施形態に限定されない。図面中に説明された特徴が必ずしもスケール通りに描かれないことに注意されたい。
【図面の簡単な説明】
【0054】
【図1】図1は、典型的なフェーズロックループ(PLL)回路のブロック図である。
【図2】図2は、半導体の1つの実施形態を描く。
【図3】図3は、ノイズを補うための制御ループあるいはフェーズロックループ回路の電力低下の1つの実施形態の流れ図である。
【図4】図4は、本発明の実施形態を使用する半導体の1つの実施形態のブロック図である。
【図5】図5はフェーズロックループ回路の1つの実施形態のブロック図である。
【図6】図6は、ノイズを補うための制御ループあるいはPLLの電力低下の1つの実施形態の流れ図である。
【図7】図7はディジタルチャージポンプの1つの実施形態の実例である。
【図8】図8は、本発明の1つの実施形態にしたがった制御信号を生成するためのロジックの1つの実施形態のブロック図である。
【図9】図9は、フェーズロックループ回路の1つの実施形態のブロック図である。
【図10】図10は、フェーズロックループ回路の1つの実施形態のブロック図である。
【図11】図11は、フェーズロックループ回路の1つの実施形態のブロック図である。
【図12】図12は、フェーズロックループ回路の1つの実施形態のブロック図である。
【技術分野】
【0001】
本発明は、フェーズロックループ(PLL)回路に一般に関し、より特にPLL回路のジッタの低減に関する。
【背景技術】
【0002】
フェーズロックループ(PLL)集積回路は、入力周波数信号と一致するか、入力周波数の複数回と一致する発振器周波数出力を生成する。典型的なPLLは、位相周波数検出器、チャージポンプ及び電圧制御発振器を含んでもよい。
【0003】
図1は、典型的なフェーズロックループ(PLL)回路のブロック図である。PLL 100は、位相周波数検出器(PFD)112を含んでいる。PFD 112は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検出する。検出された相違から、PFD 112は差信号を発生する。発生された差信号は、正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNは、チャージポンプ114に入力を供給する。電流源UP及びDNを用いて、チャージポンプ114は比例する電荷を発生する。従って、チャージポンプ114は電圧制御発振器(VCO)116に電圧を供給する。VCO 116は、Node_Nの入力電圧にしたがった周期信号を発生する。この周期信号はPLL_Outと呼ばれてもよい。
【0004】
VCO 116によって発生されたこの周期信号PLL_Outは、設定可能な周波数分周器118へ入力される。例えば、PLL_Outで要求された周波数が1.0GHzである時、もし与えられたRef_clkが500MHzならば、「2」の分周比が選択されてもよい。あるいは、PLL_Outが2.0GHzであると望まれた時、分周比「4」が選択されても良い。他の例として、設定可能な周波数分周器118は、1、2、あるいは3の分周比で形成されても良い。VCO 116の出力は、PFD 112へのフィードバック入力の途中の周波数分周器118に供給される。このように、PLL_Outは、フィードバック分周器118へ入力され、そしてFB_CLKはフィードバック分周器118から出力される。
【0005】
上に描かれたタイプのフェーズロックループは、ディジタルエレクトロニクス、信号の遠隔測定及び通信応用の中で広く用いられる。多くの応用が、高周波で作動するフェーズロックループ(PLL)回路を要求する。PLL回路は、特に半導体装置でしばしば利用される。より具体的には、PLL回路は、チップ上のシステム(SOC)で共通に引用されるものに利用されてもよい。チップ上のシステムは、特定のシステム用の必要なハードウェア及び電子回路をすべて実質的に保持するチップ、半導体あるいは集積回路かもしれない。望まれたシステムによって、SOCは、実質的に特定のシステムを含むオンチップメモリ(RAMとROM)、プロセッサロジック、周辺インタフェース、I/Oロジック制御、データコンバータ及び他の構成要素を含んでいてもよい。
【0006】
図2は、システムオンチップの1つの実施形態を表す。従来のように、半導体200はマイクロプロセッサかもしれない。このマイクロプロセッサは、レベル2のキャッシュロジック、レベル3のキャッシュロジック、負荷/蓄積ユニット、実行ユニット、命令発行ユニットなどのような、様々なタスクと共に利用されたロジックの様々な領域を含んでいてもよい。さらに、半導体200は、半導体200上の回路あるいはロジックの1つ以上の領域にクロック信号を供給するためにPLLを利用してもよい。
【0007】
システムオンチップとしてマイクロプロセッサを実現する利点は、全体のチップ数を減らせるとともに、上に描かれたものがスペースの節約を含んでいてもよいように、システムコスト削減と改良した性能が結果として生ずる。しかしながら、これらの利点は妨げがなくならない。すなわち、システムオンチップでの構成要素の接近は、時々問題を引き起こすことがある。より具体的には、図2に表されたようなチップ上のシステムの場合には、回路の接近は半導体200上の回路あるいはロジックにクロック信号を供給するために用いられるPLLに関する問題を引き起こすことがある。
【0008】
ある場合には、PLL回路の外からのノイズがPLLジッタを引き起こす場合がある。
【0009】
このノイズは、PLL回路への近辺中の回路あるいはロジックの利用の結果かもしれない。例えば、PLLが実行ユニットの近くに配置される場合、特定の命令中に、その実行ユニットは比較的激しく利用されることがある。利用のこのよりかなりの程度は、その結果として今度は実行ユニットによって発生されている比較的より多くのノイズを生じ、またPLLが実行ユニットの近くにあると、このノイズはPLL回路中のジッタを引き起こすことがある。
【0010】
半導体200上のロジックの特定の領域の比較的激しい利用中に、半導体200内のロジックの配置のために、ある場合には、さらにこれらの領域が激しい利用のこの期間に比較的より多くの電力を消費しているので、半導体200上のPLLは電力レベルの低下を被ることがある。特に、PLLが使用中のロジックと同じ電源線に接続される場合、この電力レベル低下は、また半導体200上のPLLの中のジッタを引き起こすことがある。半導体200上のPLLは、もう一度ロック状態を達成するために典型的にはこのジッタを補償することがある。
【0011】
これらの条件を補い、そのような状況でロックを達成するための典型的なPLL制御ループは、図3に表される。命令はステップ300で発行される。この命令は、半導体上のロジックを利用してもよいし影響を与えてもよい。この命令(ステップ300)の発行の結果、ステップ310でロジックによる比較的大きな電力消費が生じ、ステップ320でロジックによって生成されたノイズが相応して増大する。このノイズまたは電力低下は、PLL 100のVCO 116の出力周波数の低下にステップ330で結果として生じることがある。VCO 116の出力は、PFD 112のフィードバック入力に供給される。PFD 112は、ステップ340でRef_CLKとFB_CLKの入力間の位相差か周波数の検知により、周波数の低下を検知する。検知された差から、PFD 112は、ステップ350でチャージポンプ114からより多くの電圧を出力することにより差信号を発生する。余分な電圧の出力は、ステップ370でもう一度ロックするPLL 100に次には結果として生じて、Node_Nの電圧レベルの増大にステップ360の結果として生じる。
【0012】
理解できるように、PLL回路に影響する(PLLの電圧低下、または回路のノイズ、またはPLLに接近したロジックによって引き起こされる)命令の発行と、命令の影響を補うことができるPLLとの間に遅れが出ている。
【0013】
従って、PLL回路に対するロジックの動作の影響を実質的に弱めることができるシステムあるいは方法が必要である。
【発明の開示】
【課題を解決するための手段】
【0014】
フェーズロックループ(PLL)回路に対するロジックの動作の影響を弱めるためのシステム及び方法が示される。これらのシステムと方法は、PLL回路が命令の予期される影響を命令の実行前、同時、あるいは後で補償することを実質的に許してもよい。より特に、システムの命令の発行に関連したロジックは、命令に基づいたシステムでのPLLに信号を供給してもよい。その後、PLLはこの制御信号に基づいた命令の予期される影響を補償するために調節されてもよい。特に、受信した制御信号にチャージポンプの出力を基づかせるように調節されてもよく、電圧制御発振器の出力が調節されてもよく、位相周波数検出器の出力が調節されてもよく、あるいは分周器の配置が調節されてもよい。
【0015】
1つの実施形態では、ロジックは、発行された命令に基づいたフェーズロックループ回路に補償値を供給してもよく、補償値に応答するフェーズロックループ中のロジックは、補償値を受け取ってもよく、そしてフェーズロックループの一部分は補償値に基づいて調節されてもよい。
【0016】
1つの特定の実施形態では、補償値に応答するフェーズロックループ中のロジックは、この補償値を受ける設定可能なカウンタと、その出力がカウンタの値によって決定されるチャージポンプを含んでいてもよい。
【0017】
別の実施形態では、補償値を供給するロジックは命令を受けて、かつ命令に基づいたインクリメンタルな値を決定するのに操作可能なデコードロジック、及びインクリメンタルな値に基づいた補償値とカウンタ中の電流値を出力するのに操作可能な加算器を含んでもよい。
【0018】
本発明の実施態様は、ノイズ、またはロジック中の電力低下、またはPLLへ近接した回路によって引き起こされたジッタの傾向のないPLL回路という技術的な利点を備えてもよい。発行された命令の影響の予想によって、これらの効果を補うことができる前に、PLLの出力についての命令の実行の影響が検知される必要がないので、命令の実行によって引き起こされたロジックの動作の影響のためにPLL回路が調節するか補正するのに必要な時間が減らされてもよいし実質的に省いてもよい。
【0019】
これら、そして他の発明の側面は、次の記述及び添附図面と共に考慮された時、一層よく認識及び理解される。次の記述は、その発明及び多数の特定の詳細の様々な実施形態を述べる間に、例証のために与えられ、制限されるものではない。多くの置換、変形、追加あるいは再配置が発明の範囲内でなされてもよい。そして、発明はそのような置換、変形、追加あるいは再配置をすべて含んでいる。
【発明を実施するための最良の形態】
【0020】
発明及びその様々な特徴及び有利な詳細は、添附の図面中に説明され、非限定的な実施形態に関連してより完全に説明され、次の記述で詳述される。良く知られた出発材料、処理技術、構成要素及び機器の記述は不必要に詳細に発明を不明瞭にしないように省略される。しかしながら、発明の好ましい実施形態を示す間に、制限としてではなく具体例のみのために詳述及び特定の例が述べられることは理解されるに違いない。明細書を読み出した後に、それは添えられた特許請求の範囲の有効範囲を外れない開示から、当業者に様々な置換、変形、追加及び再配置は明白になるだろう。
【0021】
注意は、今、フェーズロックループ(PLL)回路に対するロジックの動作の影響を弱めるためのシステム及び方法に向けられる。これらのシステムと方法は、PLL回路が命令の予期される影響を命令の実行前、同時、あるいは後で補償することを実質的に許してもよい。より特に、システムの命令の発行に関連したロジックは、命令に基づいたシステムでのPLLに信号を供給してもよい。その後、PLLはこの制御信号に基づいた命令の予期される影響を補償するために調節されてもよい。特に、受信した制御信号にチャージポンプの出力を基づかせて調節されてもよく、電圧制御発振器の出力が調節されてもよく、位相周波数検出器の出力が調節されてもよい。あるいは、分周器の配置が調節されてもよい。このように、これらの影響を補償することができる前に、PLLの出力についての命令の実行の影響が検知される必要がないので、命令の実行によって引き起こされたロジックの動作の影響のためにPLL回路が調節するか補正するのに必要な時間が減らされてもよいし実質的に省いてもよい。
【0022】
図4は、本発明のシステム及び方法の実施形態を使用するシステムの1つの実施形態のブロック図を表す。半導体400は、チップ上のシステムの少なくとも一部を実現するのに動作可能なロジック410から成る。半導体400はまた、ロジックまたは回路410の1つ以上の部分にクロック信号を供給するのに動作可能なPLL 420から成ってもよい。上に言及されるように、PLL 410は、ロジックまたは回路400の動作によって影響されてもよい。より明確に、命令がロジック400の一部によって実行される時、ロジック410の一部の動作はPLL 410に影響するノイズを引き起こすことがあり、電力低下を引き起こす。
【0023】
1つの実施形態中に、命令の実行の間にPLL 420の動作に対するロジック410の任意の一部の動作の影響を弱めるのを支援するために、命令の発行の前、あるいは実質的に同時に、制御信号430はロジック410から供給されてもよい。PLL420は、制御信号430に基づいた命令の予期される影響を補うために調節されてもよい。
【0024】
図5は、図4に関して記述された発明の実施形態のために使用されるPLL回路の1つの実施形態を表す。PLL 420は、位相周波数検出器(PFD)512を含んでいる。PFD 512は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。検知された差から、PFD 512は差信号を発生する。発生された差信号は正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNは、カウンタ530に入力を供給する。さらに、カウンタ530は制御信号430に結合され、制御信号430に基づいて設定された値を持つように操作可能である。従って、カウンタ530の値は、電流源UP及びDNの値と制御信号430とに依存する。カウンタ530は電流源UP及びDNにそれぞれ基づいて、インクリメントされてもよいしディクリメントされても良い、あるいは制御信号430によってその値を設定してもよい。
【0025】
カウンタ530の値に基づいて、チャージポンプ514は、比例する電荷を発生する。従って、チャージポンプ514はNode_Nから電圧制御発振器(VCO)516に電圧を供給する。VCO 516は、Node_Nの入力電圧にしたがった周期信号を発生する。
【0026】
VCO 516(PLL_Out)によって発生されたこの周期信号は、設定可能な周波数分周器518へ入力される。設定可能な周波数分周器518の出力はPFD 512へのフィードバック入力に供給される。このように、PLL_Outはフィードバック分周器518へ入力される。そして、FB_CLKはフィードバック分周器518から出力される。
【0027】
PLL 420の動作中に、命令の発行か実行前、あるいは同時に、ロジック410は制御信号430に補償値を当ててもよい。この値は命令の実行の間にロジック410の影響で開始された電力低下かノイズを補うためにチャージポンプ514によって生成された電荷を増加させるためにカウンタ530に当てられてもよい。
【0028】
逆に、命令の実行前、実質的に同時、あるいは終了後に、ロジック410は補償値に基づいた制御信号430に非補償の値を当ててもよい。この非補償の値は、補償値に基づき、命令の発行か実行に先立ったレベルへのチャージポンプ514によって生成された比例する電荷を減少させるためにカウンタ530に当てられて決定されてもよい。
【0029】
従って、命令の実行によって引き起こされたロジックの動作の影響のためにPLLを補正するための制御ループは、図6に表された制御ループの実施形態に似ていてもよい。実質的に、ステップ610の命令発行と同時に、値はステップ620で制御信号上のPLLに送られる。このインクリメンタルな値は、ステップ640でNode_Nで増加した電圧レベルに結果として生じるステップ630で、PLLのチャージポンプの増加した出力に結果として生じる。図2及び図6に表された制御ループの比較から見ることができるように、図6に関して記述された制御ループは、電力低下か誘導雑音の影響から回復するべきPLLによって、伝統的に必要とされる多くの時間を省いてもよい。
【0030】
今、図7に変わって、図5に表されたPLLに用いるためのチャージポンプの1つの実施形態は説明される。チャージポンプ514は、カウンタ530の値によって制御されたディジタルチャージポンプかもしれない。より特に、チャージポンプ514はカウンタに結合され、カウンタ530の値を受ける動作が可能である。そこでは値は「M」ビットによって表わされる。チャージポンプ514は、正の電流源である電流源710の半分、及び負の電流源720である電流源720の半分と共に、「M」電流源710、720を含んでもよい。各々の電流源710、720は、チャージポンプの出力に結合された時、チャージポンプ514の出力に異なる量の電流を供給するのに動作可能かもしれない。チャージポンプ514の動作中に、いくつかのこれらの電流源710、720は、カウンタ530の値に基づいたチャージポンプ514の出力に結合されてもよい。従って、チャージポンプ514の出力はカウンタ530の値に基づく。
【0031】
図8上へ移動して、カウンタ530に制御信号430を供給するためのロジックの1つの実施形態のもっと詳細な表現が描かれる。ロジック800は命令を受けて、制御信号430上の補償値を生成してもよい。より特に、デコードロジック810は、半導体400の命令パイプラインの発行ステージに結合され、この発行ステージの命令を受けてもよい。命令に基づいて、デコードロジック810は、PLL 420が命令の実行の影響を補うためにカウンタ530の電流値をインクリメントするインクリメンタルな値を発生してもよい。このインクリメンタルな値は補償値を発生するために加算器820によって現在カウンタ530中の値に加えられてもよい。補償値は、カウンタ530に制御信号430によって送られる前にレジスタ830に一時的に記憶されてもよい。
【0032】
デコードロジック810は、また命令の実行によって形成されたノイズか電力低下がどれくらいの時間続いてもよいか決めてもよい。この期間または持続時間の終わりに、デコードロジック810は、命令の実行を補償するためにインクリメントされたカウンタ530の値を、それと同じにディクリメントするデクリメンタルな値を発生してもよい。このデクリメンタルな値は非補償の値を発生するために加算器820によって現在カウンタ530中の値からディクリメントされてもよい。この非補償の値は、カウンタ530に制御信号430によって送られる前にレジスタ830に一時的に記憶されてもよい。
【0033】
1つの実施形態では、インクリメンタルな値、デクリメンタルな値、制御信号430に補償値を当てることと制御信号430に非補償の値を当てることの間の時間の長さ、インクリメンタルな値、及びデクリメンタルな値は命令に基づいて決定される。特定の命令によって利用されたPLL 420及びロジック410の位置が、本発明のシステム及び方法の実施形態が利用されるシステムに依存するであろうように、ロジック810の詳細な実現に本発明の実施形態が利用され、ロジック810の詳細な実現もそれが様々なタイプのロジックの位置、PLLの位置、ある命令などによって利用されたロジックのブロックを利用したシステムのアーキテクチャのような要因に基づいて決定されてもよいシステムに依存するであろうことは明白だろう。
【0034】
例えば、他の実施形態では、補償値と非補償の値がある命令のためにのみ発行されてもよい一方、補償値と非補償の値はすべての命令のためのデコードロジック810によって発行されてもよい。さらに、いくつかの実施形態では、制御信号430はPLL 420のすべてのクロックサイクルで更新あるいは発行されてもよいし、あるいはロジック800が発行のために補正したいか、あるいは実行を終えた時、デコードロジック800によって更新されてもよい。
【0035】
図9は、図4に関して記述された発明の実施形態に用いるためのPLL回路の別の実施形態を表す。PLL 420は位相周波数検出器(PFD)912を含んでいる。PFD 912は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。検知された相違から、PFD 912は差信号を発生する。発生された差信号は正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNは、カウンタ930及びチャージポンプ940に入力を供給する。カウンタ930は、ディジタルチャージポンプ950に結合され、制御信号430に基づいてその値を設定する操作が可能である。従って、カウンタ930の値は、電流源UP及びDNと制御信号430に依存し、カウンタ930は電流源UP及びDNにそれぞれ基づいて、インクリメントされるかディクリメントされるか、あるいは制御信号430によってその値を設定してもよい。
【0036】
カウンタ930の値に基づいて、ディジタルチャージポンプ950は比例するチャージを発生する。電流源UP及びDNを用いて、チャージポンプ940は比例する電荷を発生する。従って、チャージポンプ940,950はNode_Nから電圧制御発振器(VCO)916に電圧を供給する。VCO 916はNode_Nの入力電圧にしたがった周期信号を発生する。
【0037】
VCO 916(PLL_Out)によって発生されたこの周期信号は、設定可能な周波数分周器918へ入力される。設定可能な周波数分周器918の出力はPFD 912へのフィードバック入力に供給される。従って、PLLは、周波数分周器918へ入力される。そして、FB_CLKは周波数分周器918から出力される。
【0038】
PLL 420の操作中に、命令の発行または実行前か、あるいは実質的に同時に、ロジック410は制御信号430に補償値を当ててもよい。カウンタ930は、この補償値に設定されてもよく、命令の実行の間にロジック410の操作で開始された電力低下かノイズを補うためにチャージポンプ950によって生成された比例する電荷を増加させてもよい。逆に、命令の実行前に、実質的に同時に、あるいは終了後に、ロジック410は制御信号430に非補償の値を当ててもよい。カウンタ930は、この非補償の値に設定され、次にはチャージポンプ950によって生成された比例する電荷を同じようにそこに減少させてもよい、もはや命令の影響を補償する必要はないかもしれない。
【0039】
図10に変わって、図4に関して記述された発明の実施形態で用いられるPLL回路の別の実施形態は表される。PLL 420は、位相周波数検出器(PFD)1012を含んでいる。PFD 1012は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。検知された相違から、PFD 1012は差信号を発生する。発生された差信号は正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNはチャージポンプ1040に入力を供給する。電流源UP及びDNを用いて、チャージポンプ1014は比例する電荷を発生する。従って、チャージポンプ1014はNode_Nからディジタル電圧制御発振器(VCO)1016に電圧を供給する。制御信号430から値を受けるのに操作可能なVCO 1016はまたレジスタ1060に結合される。従って、VCO 1016は、Node_Nとレジスタ1060での値の入力電圧にしたがった周期信号を発生する。
【0040】
VCO 1016(PLL_Out)によって発生されたこの周期信号は、設定可能な周波数分周器1018へ入力される。設定可能な周波数分周器1018の出力は、PFD 1012のフィードバック入力に供給される。このように、PLL_Outは分周器1018へ入力される。そして、FB_CLKは分周器1018から出力される。
【0041】
PLL 420の操作中に、命令の発行前に、あるいは実質的に同時に、ロジック410は、制御信号430上に補償値を発行してもよい。この値はレジスタ1060に置かれてもよく、ディジタルVCO 1016は、Node_Nから電圧を低下させることがある命令の実行の間に、ロジック410の動作で開始された電圧低下かノイズを補正することができる。今度は、VCO 1016は、Node_Nとレジスタ1060での値の入力電圧にしたがった周期信号を発生する。
【0042】
逆に、命令の実行と実質的に同時に、あるいは終了後に、ロジック410は、制御信号430上の非補償の値を発行してもよい。Node_Nの電圧がもはや命令の実行によって引き起こされた電力低下かノイズによって影響されなくてもよいとともに、この非補償の値はレジスタ1060に置かれてもよい。今度は、VCO 1016は、Node_Nとレジスタ1060での値の入力電圧にしたがった周期信号を発生する。従って、VCO 1016によって生成された周期信号は、命令の実行によって電力低下またはノイズが引き起こされたにもかかわらず実質的に一定のままである。
【0043】
同様に、制御信号は、PLLの位相周波数検出器と共に実質的に同じ方法で利用されてもよい。図11は、単なる図4に関して記述された発明の実施形態に用いるPLL回路のそのような実施形態を表す。PLL 420はディジタル位相周波数検出器(PFD)1112を含んでいる。PFD 1112は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。制御信号430から値を受けるのに操作可能なPFD 1112はまたレジスタ1160に結合される。2つの入力信号間で検知された相違、及びレジスタ1160の値から、PFD 1112は差信号を発生する。発生された差信号は正の電流源UP(あるいは「UP」)及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNはチャージポンプ1114に入力を供給する。電流源UP及びDNを使って、チャージポンプ1114は比例する電荷IMを発生する。従って、チャージポンプ1140はNode_Nから電圧制御発振器(VCO)1116に電圧を供給する。VCO 1116は、Node_Nの入力電圧にしたがった周期信号を発生する。
【0044】
VCO 1116(PLL_Out)によって発生されたこの周期信号は、設定可能な周波数分周器1118へ入力される。設定可能な周波数分周器1118(PLL_Out)の出力は、PFD 1112のフィードバック入力の途中の分周器1118に供給される。このように、PLL_Outは分周器1118へ入力される。そして、FB_CLKは分周器1118から出力される。
【0045】
PLL 420の操作中に、命令の発行か実行前に、あるいは実質的に同時に、ロジック410は制御信号430に補償値を当ててもよい。命令の実行の間にロジック410の動作で開始された電力低下かノイズを補うために、この値はレジスタ1160に置かれてもよい。今度は、PFD 1112は、レジスタ1160で2つの入力信号と値の間で検知された相違から、命令の実行の間のチャージポンプ1114の出力が、命令の実行の前にチャージポンプ1114の出力に実質的に似ている差信号を発生する。
【0046】
逆に、命令の実行と実質的に同時に、あるいは終了後に、ロジック410は制御信号430に非補償の値を当ててもよい。PLL 420がもはや、命令の実行によって引き起こされた電力低下かノイズによって影響されなくてもよいとともに、この値はレジスタ1160に置かれてもよい。従って、VCO 1016によって生成された周期信号は、命令の実行によって電力低下またはノイズが引き起こされたにもかかわらず実質的に一定のままである。
【0047】
図12は、図4に関して記述された発明の実施形態に用いるためのPLL回路の別の実施形態をさらに表す。PLL 420は位相周波数検出器(PFD)1212を含んでいる。PFD 1212は、2つの入力信号Ref_CLK及びFB_CLKの位相差と周波数を検知する。2つの入力信号間で検知された相違、及びレジスタの値から、PFD 1212は差信号を発生する。発生された差信号は正の電流源UP及び負の電流源DN(あるいは「DOWN」)を含んでいる。電流源UP及びDNはチャージポンプ1214に入力を供給する。電流源UP及びDNを用いて、チャージポンプ1214は比例する電荷を発生する。従って、チャージポンプ1214はNode_Nで電圧制御発振器(VCO)1216に電圧を供給する。VCO 1216はNode_Nの入力電圧にしたがった周期信号を発生する。
【0048】
VCO 1216(PLL_Out)によって発生されたこの周期信号は、ディジタル設定可能な周波数分周器1218へ入力される。制御信号430によってその値を設定する操作が可能な周波数分周器1218もまたレジスタ1260に結合される。従って、周波数分周器1218の分周する比率は、レジスタ1260での値に基づく。設定可能な周波数分周器1218の出力は、PFD 1212のフィードバック入力に供給される。このように、PLL_Outはフィードバック分周器1218へ入力される。そして、FB_CLKはフィードバック分周器1218から出力される。
【0049】
PLL 420の操作中に、命令の発行か実行前に、あるいは実質的に同時に、ロジック410は、制御信号430上の補償値を発行してもよい。命令の実行の間にロジック410の操作で開始された電力低下かノイズを補償するために、この値はレジスタ1260に置かれてもよい。今度は、周波数分周器1218の分周する比率はこの値に基づいて設定されてもよい。この分周する比率は周波数FB_CLKを減少させてもよい。それは、チャージポンプ1214の出力を増加させることにより、PLL 420がこの減少した周波数を補償してもよい程度のものである。
【0050】
逆に、命令の実行と実質的に同時に、あるいは終了の後に、ロジック410は、制御信号430上の非補償の値を発行してもよい。PLL 420がもはや、命令の実行によって引き起こされた電力低下かノイズによって影響されなくてもよいとともに、この値はレジスタ1260で戻されてもよい。今度は、周波数分周器1218の分周する比率はこの値に基づいて設定されてもよい。従って、VCO 1016によって生成された周期信号は、命令の実行によって電力低下またはノイズが引き起こされたにもかかわらず実質的に一定のままである。
【0051】
前述の明細書では、発明は特定の実施形態に関連して記述された。しかしながら、当業者は、特許請求の範囲で下に述べられるような発明の有効範囲から離れずに様々な変形及び変更を行なうことができることを認識する。従って、明細書と図は関係した限定的な意味やすべてのそのような変形ではなく、1つの実例となる発明の範囲内で含められるように意図される。
【0052】
利点、他の長所及び問題の解決策は、特定の実施形態に関して上述された。しかしながら、利点、長所、問題の解決策、及びどんな利益、長所あるいは解決策を生じさせてもよい、あるいはさらに言明するあらゆる構成要素は、重大か、必要か、本質的な特徴あるいはいずれか、あるいはすべての特許請求の範囲の構成要素として解釈することはできない。
【0053】
添付の図面はこの明細書の一部を形成し、発明のある側面を描くために含まれている。発明及び発明を備えるシステムの構成要素及び動作のより明瞭な印象は、典型的なものの参照によりより明白になり、したがって同一の引用例数字は同じ構成要素を指定する図面中に説明された実施形態に限定されない。図面中に説明された特徴が必ずしもスケール通りに描かれないことに注意されたい。
【図面の簡単な説明】
【0054】
【図1】図1は、典型的なフェーズロックループ(PLL)回路のブロック図である。
【図2】図2は、半導体の1つの実施形態を描く。
【図3】図3は、ノイズを補うための制御ループあるいはフェーズロックループ回路の電力低下の1つの実施形態の流れ図である。
【図4】図4は、本発明の実施形態を使用する半導体の1つの実施形態のブロック図である。
【図5】図5はフェーズロックループ回路の1つの実施形態のブロック図である。
【図6】図6は、ノイズを補うための制御ループあるいはPLLの電力低下の1つの実施形態の流れ図である。
【図7】図7はディジタルチャージポンプの1つの実施形態の実例である。
【図8】図8は、本発明の1つの実施形態にしたがった制御信号を生成するためのロジックの1つの実施形態のブロック図である。
【図9】図9は、フェーズロックループ回路の1つの実施形態のブロック図である。
【図10】図10は、フェーズロックループ回路の1つの実施形態のブロック図である。
【図11】図11は、フェーズロックループ回路の1つの実施形態のブロック図である。
【図12】図12は、フェーズロックループ回路の1つの実施形態のブロック図である。
【特許請求の範囲】
【請求項1】
補償値が命令に基づく、フェーズロックループ回路に補償値を供給するのに操作可能なロジックと、
前記補償値に応答するフェーズロックループ回路中のロジックと
を具備する命令の影響のためにフェーズロックループを補償するためのシステム。
【請求項2】
請求項1のシステムにおいて、前記フェーズロックループ回路中のロジックは、
値を保持し、かつ前記補償値を受け取る操作可能なカウンタと、
前記カウンタに結合され、出力が前記カウンタの値に基づく第1のチャージポンプとを含む。
【請求項3】
請求項2のシステムにおいて、前記第1のチャージポンプはディジタルチャージポンプである。
【請求項4】
請求項3のシステムにおいて、前記カウンタは位相周波数検出器の出力へ結合される。
【請求項5】
請求項4のシステムにおいて、前記フェーズロックループは、前記位相周波数検出器の出力に結合された第2のチャージポンプを含む。
【請求項6】
請求項3のシステムにおいて、前記補償値を供給するのに操作可能なロジックは、
命令を受けて、かつ命令に基づいたインクリメンタルな値を決定するのに操作可能なデコードロジックと、
インクリメンタルな値に基づいた補償値を出力するのに操作可能な加算器とを含む。
【請求項7】
請求項6のシステムにおいて、
前記デコードロジックは、持続時間及びデクリメンタルな値を決定するのに操作可能であり、
前記加算器は、デクリメンタルな値に基づいた非補償の値を出力するのに操作可能であり、
前記補償値を供給するのに操作可能なロジックは、持続時間の終わりに非補償の値を供給するのにさらに操作可能である。
【請求項8】
請求項7のシステムにおいて、前記加算器はカウンタ中の第1の電流値を受け取り、カウンタの第1の電流値とインクリメンタルな値に基づいた補償値を出力し、カウンタ中の第2の電流値を受け取り、カウンタの第2の電流値とデクリメンタルな値に基づいた非補償の値を出力するのに操作可能である。
【請求項9】
請求項1のシステムにおいて、前記フェーズロックループ回路中のロジックは、
値を保持し、かつ補償値を受け取るのに操作可能なレジスタと、
前記レジスタに結合され、前記レジスタに保持された値に基づいた出力を供給するのに操作可能な位相周波数検出器とを含む。
【請求項10】
請求項1のシステムにおいて、前記フェーズロックループ回路中のロジックは、
値を保持し、かつ補償値を受け取るのに操作可能なレジスタと、
前記レジスタに結合され、出力が前記レジスタの値に基づく電圧制御発振器とを含む。
【請求項11】
請求項1のシステムにおいて、前記フェーズロックループ回路中のロジックは、
値を保持し、かつ補償値を受け取るのに操作可能なレジスタと、
前記レジスタに結合され、分周する定量がこのレジスタの値に基づく分周器とを含む。
【請求項12】
命令に基づいた補償値を決定することと、
ロジックが補償値に応答する、フェーズロックループ回路中のロジックに補償値を供給することと
を具備する命令の影響のためにフェーズロックループを補償する方法。
【請求項13】
請求項12の方法において、
カウンタで補償値を受け取ることと、
補償値に基づいて前記カウンタの値を更新することと、
前記カウンタの値に基づいてカウンタに結合された第1のチャージポンプから電圧を生成することとをさらに含む。
【請求項14】
請求項13の方法において、前記第1のチャージポンプはディジタルチャージポンプである。
【請求項15】
請求項14の方法において、前記カウンタで位相周波数検出器の出力を受け取ることをさらに含み、そこでは前記カウンタの値は位相周波数検出器の出力に基づく。
【請求項16】
請求項15の方法において、第2のチャージポンプで前記位相周波数検出器の出力を受け取る。
【請求項17】
請求項13の方法において、前記補償値を供給するのに操作可能なロジックは、
命令を受けることと、
命令に基づいたインクリメンタルな値を決定することと、
前記インクリメンタルな値に基づいた前記補償値を決定することとを含む。
【請求項18】
請求項17の方法において、
持続時間及びデクリメンタルな値を決定することと、
デクリメンタルな値に基づいた非補償の値を決定することと、
持続時間の終わりに前記非補償の値を供給することとをさらに含む。
【請求項19】
請求項18の方法において、
前記カウンタの第1のカウント値を受け取ることと、
前記カウンタの電流値と前記インクリメンタルな値に基づいた補償値を決定することとをさらに含む。
【請求項20】
請求項19の方法において、
前記カウンタの第2のカウント値を受け取ることと、
前記カウンタの第2の電流値と前記デクリメンタルな値に基づいた非補償の値を決定することとをさらに含む。
【請求項21】
請求項12のシステムにおいて、
レジスタで前記補償値を受け取ることと、
前記レジスタの値に基づいた出力を供給することとをさらに含み、前記レジスタの出力は位相周波数検出器によって供給される。
【請求項22】
請求項12の方法において、
レジスタで前記補償値を受け取ることと、
前記レジスタの値に基づいた出力を供給することとをさらに含み、前記レジスタの出力は電圧制御発振器によって供給される。
【請求項23】
請求項12の方法において、前記フェーズロックループ回路中のロジックは、
レジスタで前記補償値を受け取ることと、
前記レジスタの値に基づいた分周器を形成することとを含む。
【請求項24】
命令を受け、かつ命令に基づいた、インクリメンタルな値、デクリメンタルな値、及び持続時間を決定するのに操作可能なデコードロジックと、
カウンタ中の第1の電流値を受け取り、かつ前記カウンタの第1の電流値とインクリメンタルな値に基づいた補償値を出力し、前記カウンタ中の第2の電流値を受け取り、持続時間の終わりに前記カウンタの第2の電流値とデクリメンタルな値に基づいた非補償の値を出力するのに操作可能な加算器と、
値を保持し、かつ補償値及び非補償の値を受け取るのに操作可能なカウンタと、
前記カウンタに結合され、その出力が前記カウンタの値に基づく第1のチャージポンプと
を具備する命令の影響のためにフェーズロックループを補償するためのシステム。
【請求項1】
補償値が命令に基づく、フェーズロックループ回路に補償値を供給するのに操作可能なロジックと、
前記補償値に応答するフェーズロックループ回路中のロジックと
を具備する命令の影響のためにフェーズロックループを補償するためのシステム。
【請求項2】
請求項1のシステムにおいて、前記フェーズロックループ回路中のロジックは、
値を保持し、かつ前記補償値を受け取る操作可能なカウンタと、
前記カウンタに結合され、出力が前記カウンタの値に基づく第1のチャージポンプとを含む。
【請求項3】
請求項2のシステムにおいて、前記第1のチャージポンプはディジタルチャージポンプである。
【請求項4】
請求項3のシステムにおいて、前記カウンタは位相周波数検出器の出力へ結合される。
【請求項5】
請求項4のシステムにおいて、前記フェーズロックループは、前記位相周波数検出器の出力に結合された第2のチャージポンプを含む。
【請求項6】
請求項3のシステムにおいて、前記補償値を供給するのに操作可能なロジックは、
命令を受けて、かつ命令に基づいたインクリメンタルな値を決定するのに操作可能なデコードロジックと、
インクリメンタルな値に基づいた補償値を出力するのに操作可能な加算器とを含む。
【請求項7】
請求項6のシステムにおいて、
前記デコードロジックは、持続時間及びデクリメンタルな値を決定するのに操作可能であり、
前記加算器は、デクリメンタルな値に基づいた非補償の値を出力するのに操作可能であり、
前記補償値を供給するのに操作可能なロジックは、持続時間の終わりに非補償の値を供給するのにさらに操作可能である。
【請求項8】
請求項7のシステムにおいて、前記加算器はカウンタ中の第1の電流値を受け取り、カウンタの第1の電流値とインクリメンタルな値に基づいた補償値を出力し、カウンタ中の第2の電流値を受け取り、カウンタの第2の電流値とデクリメンタルな値に基づいた非補償の値を出力するのに操作可能である。
【請求項9】
請求項1のシステムにおいて、前記フェーズロックループ回路中のロジックは、
値を保持し、かつ補償値を受け取るのに操作可能なレジスタと、
前記レジスタに結合され、前記レジスタに保持された値に基づいた出力を供給するのに操作可能な位相周波数検出器とを含む。
【請求項10】
請求項1のシステムにおいて、前記フェーズロックループ回路中のロジックは、
値を保持し、かつ補償値を受け取るのに操作可能なレジスタと、
前記レジスタに結合され、出力が前記レジスタの値に基づく電圧制御発振器とを含む。
【請求項11】
請求項1のシステムにおいて、前記フェーズロックループ回路中のロジックは、
値を保持し、かつ補償値を受け取るのに操作可能なレジスタと、
前記レジスタに結合され、分周する定量がこのレジスタの値に基づく分周器とを含む。
【請求項12】
命令に基づいた補償値を決定することと、
ロジックが補償値に応答する、フェーズロックループ回路中のロジックに補償値を供給することと
を具備する命令の影響のためにフェーズロックループを補償する方法。
【請求項13】
請求項12の方法において、
カウンタで補償値を受け取ることと、
補償値に基づいて前記カウンタの値を更新することと、
前記カウンタの値に基づいてカウンタに結合された第1のチャージポンプから電圧を生成することとをさらに含む。
【請求項14】
請求項13の方法において、前記第1のチャージポンプはディジタルチャージポンプである。
【請求項15】
請求項14の方法において、前記カウンタで位相周波数検出器の出力を受け取ることをさらに含み、そこでは前記カウンタの値は位相周波数検出器の出力に基づく。
【請求項16】
請求項15の方法において、第2のチャージポンプで前記位相周波数検出器の出力を受け取る。
【請求項17】
請求項13の方法において、前記補償値を供給するのに操作可能なロジックは、
命令を受けることと、
命令に基づいたインクリメンタルな値を決定することと、
前記インクリメンタルな値に基づいた前記補償値を決定することとを含む。
【請求項18】
請求項17の方法において、
持続時間及びデクリメンタルな値を決定することと、
デクリメンタルな値に基づいた非補償の値を決定することと、
持続時間の終わりに前記非補償の値を供給することとをさらに含む。
【請求項19】
請求項18の方法において、
前記カウンタの第1のカウント値を受け取ることと、
前記カウンタの電流値と前記インクリメンタルな値に基づいた補償値を決定することとをさらに含む。
【請求項20】
請求項19の方法において、
前記カウンタの第2のカウント値を受け取ることと、
前記カウンタの第2の電流値と前記デクリメンタルな値に基づいた非補償の値を決定することとをさらに含む。
【請求項21】
請求項12のシステムにおいて、
レジスタで前記補償値を受け取ることと、
前記レジスタの値に基づいた出力を供給することとをさらに含み、前記レジスタの出力は位相周波数検出器によって供給される。
【請求項22】
請求項12の方法において、
レジスタで前記補償値を受け取ることと、
前記レジスタの値に基づいた出力を供給することとをさらに含み、前記レジスタの出力は電圧制御発振器によって供給される。
【請求項23】
請求項12の方法において、前記フェーズロックループ回路中のロジックは、
レジスタで前記補償値を受け取ることと、
前記レジスタの値に基づいた分周器を形成することとを含む。
【請求項24】
命令を受け、かつ命令に基づいた、インクリメンタルな値、デクリメンタルな値、及び持続時間を決定するのに操作可能なデコードロジックと、
カウンタ中の第1の電流値を受け取り、かつ前記カウンタの第1の電流値とインクリメンタルな値に基づいた補償値を出力し、前記カウンタ中の第2の電流値を受け取り、持続時間の終わりに前記カウンタの第2の電流値とデクリメンタルな値に基づいた非補償の値を出力するのに操作可能な加算器と、
値を保持し、かつ補償値及び非補償の値を受け取るのに操作可能なカウンタと、
前記カウンタに結合され、その出力が前記カウンタの値に基づく第1のチャージポンプと
を具備する命令の影響のためにフェーズロックループを補償するためのシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2006−345511(P2006−345511A)
【公開日】平成18年12月21日(2006.12.21)
【国際特許分類】
【外国語出願】
【出願番号】特願2006−145794(P2006−145794)
【出願日】平成18年5月25日(2006.5.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成18年12月21日(2006.12.21)
【国際特許分類】
【出願番号】特願2006−145794(P2006−145794)
【出願日】平成18年5月25日(2006.5.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]