【課題】ループ利得の変動を抑圧できるループ利得検出回路を備えたＰＬＬ回路を提供する。
【解決手段】ループ利得検出にあたっては、まず、位相比較器１０１の第２の入力（ＩＮ−２）への入力信号の周波数を変化させ、その変化に対する応答を電圧制御型発信器１０２の出力で検出する。検出手段としては、電圧制御型発信器１０２の出力にカウンタ１０３を接続し、そのカウンタ１０３の出力に積分器１０４を接続することで行う。この検出結果をチャージポンプ１０５の電流値にフィードバックすることで、位相同期ループ特性を最適化する。 （もっと読む）

【課題】コストアップを抑え、所定周期毎の同期信号の周波数の変化にともなって発生するノイズを抑えることができるシリアル通信用同期信号発生装置。
【解決手段】同期クロック回路２２（シリアル通信用同期信号発生装置）は、基準クロック回路２２０と、位相比較器２２１と、ＰＬＬフィルタ２２２と、ＶＣＯ２２３と、分周回路２２４とから構成されている。そして、ＰＬＬフィルタ２２２は、位相差信号が位相差上下限値で決まる所定範囲以内のとき、前回の電圧信号を継続して出力する。これにより、所定周期毎の同期クロック（同期信号）の周波数の変化にともなって発生するノイズを抑える。 （もっと読む）

【課題】所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を内蔵し、温度が変化してＶＣＯの発振周波数が変動してもＰＬＬループのロックがはずれにくい高周波ＩＣを提供する。
【解決手段】発振周波数帯を切り替え可能なＶＣＯ１１と可変分周回路１２と位相比較回路１５とループフィルタ１７とを含み、ループフィルタとＶＣＯとの間を切り離した開ループ状態で、複数の所定の固定電圧のいずれかをＶＣＯへ印加する切替えスイッチと、所定の周波数の基準信号に対する可変分周回路の出力の位相の進みまたは遅れを判別する判別回路２２と、判別回路の出力に基づいてＶＣＯの周波数帯を切り替える信号を生成する自動バンド切り替え回路２３とを設け、２分探査方式でＶＣＯの周波数帯を切り替えながら最適な周波数帯を見つけ、さらにＶＣＯへ印加する固定電圧を２分探査方式で切り替え最適な印加電圧を見つけＰＬＬループをロックさせる。 （もっと読む）

【課題】適正な検査工程フローおよび最小の検査時間でＰＬＬ回路を製造する。
【解決手段】位相同期ループ回路のロックを必要としない、位相同期ループ（ＰＬＬ）分周比を設定するためのシステムおよび方法。ある実施形態では、この方法は、電圧制御発振器（ＶＣＯ）から実質最小または実質最大の周波数出力を誘導することと、分周器を対応する分周比に設定することを含んでいる。この方法は、ＶＣＯへの入力電圧を接地することを含み得る。または、この方法は、ＶＣＯに入力を供給するチャージポンプへの入力を操作することを含み得る。チャージポンプ入力は、直接的に、またはチャージポンプへの入力を供給する位相・周波数検出器を介して操作されるようにでき、さらなる入力信号を受信するように適合されてもよい。 （もっと読む）

【課題】ＦＭステレオ送信機において、水晶発振子を１つにし、コストダウンを図るとともに、ＰＬＬの基準発振器の高調波によりＦＭ放送帯に妨害を与えないようにする。
【解決手段】 Ｌチャネル信号、Ｒチャネル信号及びパイロット信号からステレオコンポジット信号に変換する手段１２、１５を備える。周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２で搬送波が前記ステレオコンポジット信号により周波数変調された変調波を送信する。分周することにより３８ｋＨｚが得られるような発振周波数の発振器２を設け、周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２はＰＬＬ回路３〜８を用いて前記発振周波数によって前記搬送波の周波数が制御されるようにする。一方、前記発振周波数を分周することにより前記パイロット信号とする。 （もっと読む）

【課題】ＦＭステレオ送信機において、水晶発振子を１つにし、コストダウンを図るとともに、ＰＬＬの基準発振器の高調波によりＦＭ放送帯に妨害を与えないようにする。
【解決手段】 Ｌチャネル信号、Ｒチャネル信号及びパイロット信号からステレオコンポジット信号に変換する手段１２、１５を備える。周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２で搬送波が前記ステレオコンポジット信号により周波数変調された変調波を送信する。分周することにより３８ｋＨｚが得られるような発振周波数の発振器２を設け、周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２はＰＬＬ回路３〜８を用いて前記発振周波数によって前記搬送波の周波数が制御されるようにする。一方、前記発振周波数を分周することにより前記パイロット信号とする。 （もっと読む）

【課題】ＦＭステレオ送信機において、水晶発振子を１つにし、コストダウンを図るとともに、ＰＬＬの基準発振器の高調波によりＦＭ放送帯に妨害を与えないようにする。
【解決手段】 Ｌチャネル信号、Ｒチャネル信号及びパイロット信号からステレオコンポジット信号に変換する手段１２、１５を備える。周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２で搬送波が前記ステレオコンポジット信号により周波数変調された変調波を送信する。分周することにより３８ｋＨｚが得られるような発振周波数の発振器２を設け、周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２はＰＬＬ回路３〜８を用いて前記発振周波数によって前記搬送波の周波数が制御されるようにする。一方、前記発振周波数を分周することにより前記パイロット信号とする。 （もっと読む）

【課題】 受信の途中でＰＧＡのゲインの切替えを行なってもＰＬＬ回路の周波数変動を所定の時間内に収束させることができるとともに、送信時の位相雑音特性および送信スペクトラム特性が所定の条件を満足することができる通信用半導体集積回路（高周波ＩＣ）を提供する。
【解決手段】 位相変調および振幅変調された受信信号を受信するモードと位相変調のみされた受信信号を受信するモードとで動作可能な通信用半導体集積回路（高周波ＩＣ）において、ＰＬＬ回路のループフィルタ（６３４）の周波数帯域を、受信モードでは大きく、送信モードでは小さくなるように切り替え設定するようにした。 （もっと読む）

【課題】ＦＭステレオ送信機において、水晶発振子を１つにし、コストダウンを図るとともに、ＰＬＬの基準発振器の高調波によりＦＭ放送帯に妨害を与えないようにする。
【解決手段】 Ｌチャネル信号、Ｒチャネル信号及びパイロット信号からステレオコンポジット信号に変換する手段１２、１５を備える。周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２で搬送波が前記ステレオコンポジット信号により周波数変調された変調波を送信する。分周することにより３８ｋＨｚが得られるような発振周波数の発振器２を設け、周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２はＰＬＬ回路３〜８を用いて前記発振周波数によって前記搬送波の周波数が制御されるようにする。一方、前記発振周波数を分周することにより前記パイロット信号とする。 （もっと読む）

【課題】ＦＭステレオ送信機において、水晶発振子を１つにし、コストダウンを図るとともに、ＰＬＬの基準発振器の高調波によりＦＭ放送帯に妨害を与えないようにする。
【解決手段】 Ｌチャネル信号、Ｒチャネル信号及びパイロット信号からステレオコンポジット信号に変換する手段１２、１５を備える。周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２で搬送波が前記ステレオコンポジット信号により周波数変調された変調波を送信する。分周することにより３８ｋＨｚが得られるような発振周波数の発振器２を設け、周波数変調手段１６、Ｃ４〜Ｃ６、Ｒ１〜Ｒ３、Ｌ１、Ｄ１、Ｄ２はＰＬＬ回路３〜８を用いて前記発振周波数によって前記搬送波の周波数が制御されるようにする。一方、前記発振周波数を分周することにより前記パイロット信号とする。 （もっと読む）

【課題】 オフセットＰＬＬ方式の送信回路を有する高周波ＩＣにおいて、中間周波数の信号を生成するＩＦＶＣＯが不要であるとともに、フラクショナルＰＬＬのような複雑な分周制御回路を必要とせずに所望の周波数帯の送受信信号の変復調を行なうことができ、それによってチップサイズを低減させることが可能な回路技術を提供する。
【解決手段】 送信回路と受信回路に共通のローカル発振信号を生成するＲＦＶＣＯを含むＲＦ−ＰＬＬ（２６３）に、基準となる発振信号を分周する分周回路（２６６）と自らの発振信号を分周してフィードバックする分周回路（２６７）としてそれぞれ整数で表わされる分周比で分周可能な可変分周回路を設けるとともに、上記ＲＦ−ＰＬＬで生成されたローカル発振信号を分周して送信回路で必要な中間周波数の信号を生成する分周回路（２３１）を設け、上記可変分周回路の分周比をそれぞれ送信周波数または受信周波数に応じて適宜切り替えるようにした。 （もっと読む）

【課題】 PLL回路では、構成部品で発生、もしくは外部から漏れ込んで出力信号にのってくるスプリアスを抑圧することは容易ではなく、特に近傍のスプリアスに関しては抑圧することが困難であった。
【解決手段】 基準信号及びN分周したフィードバック信号をそれぞれ2系統に分割し、一方の基準信号の位相を180度位相器により180度反転させることで、位相比較された互いに逆相の信号を生成し、高域通過フィルタによって一方の出力信号からノイズを取り出した後、一方の出力信号と高域通過フィルタの出力信号を合成器にて合成して、電圧制御発振器に入力される制御信号からノイズを打ち消す。 （もっと読む）

【課題】低消費電力で高周波動作可能な、分周器を実現する。
【解決手段】図１に示すように、分周器の単位要素となるラッチ回路を、負荷としてインダクタンスＬ１、Ｌ２が設けられたＥＣＬロジック回路で構成し、前記ラッチ回路の出力を、前記インダクタンスＬ１、Ｌ２との組み合わせで、使用周波数において回路出力のインピーダンス整合が最適となるように値を選択した、キャパシタＣ１、Ｃ２を介して次段回路に接続して分周器を構成する。分周器を構成する各ラッチ回路の段間インピーダンス整合をとることができるので、トランジスタの持っている性能が最大限に引き出され、従来のＥＣＬロジック分周器よりも少ない消費電流で高速分周動作をさせることが可能となる。 （もっと読む）

【課題】 本発明は、半導体装置の動作時の発振周波数の変動要因に対応できるとともに、特定の通信機能や通信相手を必要とすることなく、ＲＣ発振回路の発振周波数の補正が可能な半導体装置を提供することを目的とする。
【解決手段】 半導体装置は、第１の周期で発振する第１の発振信号を出力するＲＣ発振器と、ＲＣ発振器の出力に結合され第１の発振信号の第１の周期の長さを第２の周期を有する第２の発振信号に基づき計測し、その計測値を出力する計測回路と、計測回路の出力とＲＣ発振器の出力とに結合され計測値に応じた数で該第１の発振信号を分周する補正回路を含むことを特徴とする。 （もっと読む）

【課題】ゲンロックシステムに影響を及ぼす現象を把握する。
【解決手段】 ゲンロック装置は、外部の基準信号を入力する手段(31)と、外部の基準信号に位相同期するマスター基準クロック信号を生成する手段(32,33,34,36,39,40,41,42,44)と、ゲンロックの状態を記憶する手段(37)と、を備える。ゲンロック装置は、電圧制御発振器(40)が、電圧制御発振器の基準周波数よりも所定の値だけ高い（又は低い）周波数を持つ信号を発振するように、予め決定された電圧値を記憶する手段(45)と、電圧制御発振器を制御する電圧値が、予め決定された電圧値よりも大きい（又は小さい）か否かを判定する手段(44)と、をさらに備えることができる。ゲンロックの状態は、外部の基準信号に同期信号又はバースト信号が含まれていないこと、及び外部の基準信号のフォーマットを含む。 （もっと読む）

【課題】ＤＣ−ＤＣコンバータのノイズを低減し、広い周波数範囲で信号を生成でき、機器の小型化・省コスト化を実現できるＰＬＬ周波数シンセサイザの提供。
【解決手段】基準信号を発生の基準信号発生器，基準信号と比較信号の間の位相差を検出し、誤差信号を発生の位相比較器，誤差信号に応じて出力電流を制御のチャージポンプ前記出力電流を平滑化して制御電圧に変換のループフィルタ，制御電圧とバイアス電圧の和に対応の出力信号を発生の電圧制御発振器，所定の分数分周比に基づいて、分周比設定信号を発生の分数分周制御器，分周比設定信号の示す分周比で電圧制御発振器の出力信号を分周し、比較信号に変換の可変分周器，及びスイッチング素子と分周比設定信号に基いてスイッチング周波数を変化のスイッチング制御部とを含み、スイッチング動作により電源電圧をバイアス電圧に変換のＤＣ−ＤＣコンバータを有する。 （もっと読む）

【課題】同期回路を含む電子機器の電池電圧が低下してきた場合に、その電子機器の動作維持に対応できる上に、その構成が簡易であるクロック発生回路の提供。
【解決手段】カウンタ回路１４は、基準クロック発生回路１１からの基準クロックＳＣＬＫの１周期内において、リングオシレータ１３からのパルスＲＣＬＫをカウントする。ここで、このパルスＲＣＬＫの周波数は、電源３の電圧値を反映させたものとなり、そのカウント値もそれを反映させたものとなる。分周制御回路１５は、カウンタ回路１４のカウント値に従って、クロック分周回路１２の分周比を設定する。クロック分周回路１２は、その設定された分周比に応じて、基準クロック発生回路１１からの基準クロックＳＣＬＫを分周させて、その周波数を低下させる。 （もっと読む）

【課題】 アナログフィルタを除去してもノイズを除去できるような構成にすることにより、広帯域変調が可能なＰＬＬ変調器を小型かつ低コストで提供する。
【解決手段】 ＰＬＬ変調器は、分周器４に分周比変調をかける第１の変調ルートと、ＶＣＯに直接変調をかける第２の変調ルートとの２点変調を行う。第２の変調ルートにおいて、Ｄ／Ａ変換器６の前段にループフィルタ２の逆周波数特性を有するプリエンファシスフィルタ７を設ける。これにより変調信号の帯域幅が制限されないようにする。さらに、Ｄ／Ａ変換器６からの変調信号Ｓ１０をＰＬＬ部１０におけるループフィルタ２の前段の加算器９へ印加する。これにより、Ｄ／Ａ変換器６で発生するノイズをループフィルタ２で抑圧した変調信号Ｓ３をＶＣＯ３へ供給する。この構成により、Ｄ／Ａ変換器６の後段のアナログフィルタを除去し、ディジタルのプリエンファシスフィルタを設置できる。
（もっと読む）

【課題】 不要輻射を発生させずに信号処理を行うことのできるデジタル信号処理装置を提供する。
【解決手段】 供給されるデジタル情報信号の信号処理を行う信号処理手段１０の内部に、第１の入力端子から入力される第１の入力信号と第２の入力端子から入力される第２の入力信号の位相差を出力する位相比較器１と、上記位相比較器１の出力信号の高周波成分をカットする低域通過フィルタ２と、上記信号処理手段が上記供給されたデジタル情報信号を処理する際に利用する動作クロック信号として、上記低域通過フィルタの出力信号の振幅値に基づく発振周波数で出力信号を発生する発振器３と、指定された分周比で上記発振器の出力信号を分周して上記第２の入力端子に供給する分周器４とを備える。 （もっと読む）

【課題】 低スプリアス化を達成することのできるフラクショナルＮ周波数シンセサイザを得る。
【解決手段】 電圧制御発振器４が出力する高周波信号より同期信号を生成する帰還回路８を、高周波信号を周波数分周して同期信号を出力する可変分周器５と、可変分周器５に対する制御データと、基準発振源１０に対する制御データとを出力するフラクショナル制御回路７とで構成する。また、基準発振源１０を、基準発振信号を出力する基準発振器１と、基準発振信号を、フラクショナル制御回路７からの制御データに応じて変調した基準信号を出力する変調信号生成回路９で構成する。 （もっと読む）