【課題】 低スプリアス化を達成することのできるフラクショナルＮ周波数シンセサイザを得る。
【解決手段】 電圧制御発振器４が出力する高周波信号より同期信号を生成する帰還回路８を、高周波信号を周波数分周して同期信号を出力する可変分周器５と、可変分周器５に対する制御データと、基準発振源１０に対する制御データとを出力するフラクショナル制御回路７とで構成する。また、基準発振源１０を、基準発振信号を出力する基準発振器１と、基準発振信号を、フラクショナル制御回路７からの制御データに応じて変調した基準信号を出力する変調信号生成回路９で構成する。 （もっと読む）

【課題】 動作状態を正確に判定することができ、かつ低消費電力の位相同期ループ回路および半導体集積回路を提供する。
【解決手段】 動作状態判定部６は、ループフィルタ３から出力される制御電圧が所定の電圧範囲内にあるか否かに基づいて、ＰＬＬ周波数シンセサイザが所望の動作状態であるか否かを判定する。電流制御回路５１は、判定回路１３からの判定信号に基づいて、ＰＬＬ周波数シンセサイザが所望の動作状態を維持する範囲内において、帰還分周回路５の駆動電流を小さくするように制御する。したがって、ＰＬＬ周波数シンセサイザの動作状態を正確に判定することができる。また、帰還分周回路５の誤動作を検出することも可能になる。さらに、電流制御回路５１を設けたことによって、ＰＬＬ周波数シンセサイザの低消費電力化が図られる。 （もっと読む）

【課題】使用周波数帯に応じて発振器を、また使用通信システムに応じて後段の変復調回路を切り換えて、発振器個数を減らし後段の変復調回路を共通化する。
【解決手段】複数の周波数帯，通信システムのモードで使用するため第１の発振器１００と第２の発振器１０１の出力に第１のスイッチ回路１０２を設けて、第１，第２，第３の分周器１０３，１０４，１０５の分周信号を選択する。第１，第２の増幅器１０７，１０８の前段に第２，第３のスイッチ回路１２２，１２３を設け、信号を通信システムのモードに応じて選択し、第１，第２の増幅器１０７，１０８に入力して増幅する。この出力を第１，第２のミキサ１０９，１１１で通信システムのベースバンド信号と合成する。合成信号を第３，第４の増幅器１１０，１１２で増幅して出力する。各スイッチによって、所定モードの周波数帯，通信システムに応じた回路を選択することにより共通化する。 （もっと読む）

【課題】 従来のＰＬＬ回路においては、分周比の切替え後可変分周器の出力（帰還側パルス）の最初の立上がりが基準側分周器の出力（基準側パルス）の立上がりよりも早くなるか遅くなるかは、一義的に決まっておらず、分周比の切替えタイミングに依存してしまい、周波数引込み時間が変動するという問題点があった。
【解決手段】 発振系回路から供給される局部発振信号の周波数は、フィルタからの出力電圧に従って変更され、アンテナから受信される信号と上記局部発振信号とを合成する受信系回路と、第２の制御信号に応答して、上記フィルタに所定の電圧をセットする設定手段と、上記第１の制御信号を生成し、上記発振系回路から供給され上記第１の周波数から上記第２の周波数へ変更される局部発振信号の変化に応じて上記第２の制御信号を生成する制御手段とを含むことようにした。 （もっと読む）

【課題】 良好な位相ノイズを有しつつ回路面積を抑えた発振器（例えば、局部発振器）を提供する。
【解決手段】 制御電圧に応じてその発振周波数が下限値および上限値間で変化する電圧制御発振回路を複数有するとともにこの複数の電圧制御発振回路から任意の電圧制御発振回路を選択する選択手段を備えた発振器であって、２つ以上の上記電圧制御発振回路においては、上限値および下限値の差と、下限値および上限値の中間値との比率が互いに異なっている。 （もっと読む）

【課題】 ノイズの発生が少なく周辺回路や電子部品の誤動作を減少させることができるクロック生成回路を内蔵した半導体集積回路およびクロック生成用電子部品（ＳＳＣＧモジュール）を提供する。
【解決手段】 周波数可変な発振器（１１６）を有し基準となる信号と発振器の出力発振信号を分周したフィードバック信号の位相を比較して前記発振器の発振周波数を制御するＰＬＬ回路を備え、出力発振信号の周波数を所定の周期で変調させる機能を有するクロック生成回路を内蔵した半導体集積回路において、フィードバック経路上の分周回路（１１７）の分周比を切り替えて変調波形の大きな変化を決定するとともに、前記発振器の出力発振信号の位相をシフトした複数の信号を生成もしくは選択可能にしてフィードバックされる信号の位相を切り替えることで変調波形の細かな制御を行なうようにした。 （もっと読む）

【課題】 簡単な構成により高周波数で低ジッタの基準周波数信号を形成するＶＣＯを含む半導体集積回路装置を提供する。
【解決手段】 制御電圧を受ける第１導電型の第１ＭＯＳＦＥＴのドレイン電流を受ける第２導電型のＭＯＳＦＥＴからなる第１電流ミラー回路と、上記第１電流ミラー回路の出力電流を受ける第１導電型のＭＯＳＦＥＴからなる第２電流ミラー回路と、上記第２電流ミラー回路の出力電流に基づいて動作電流が制御される複数の増幅回路からなるリングオシレータとを備え、上記第２電流ミラー回路は、制御信号により入出力電流比が切り替えられてなり、上記リングオシレータのジッタが許容値を満足するよう範囲で最大入出力電流比を設定する。 （もっと読む）

ＰＬＬはコントローラ（ＤＲＣ）より成り、コントローラは線形領域検出器（ＬＲＤ）から与えられる信号に基づいて、周波数変調器から与えられた周波数変調された信号（ｕ_ＤＩＶ）の周波数を調整し、周波数変調された信号（ｕ_ＤＩＶ）の周波数を所望の周波数に変えた後に位相検出器が線形領域に戻るようにする。位相ロックループ回路のロック時間は複雑な回路を必要とせずに改善される。
（もっと読む）

【課題】 プリスケーラのモジュラスを大きく維持したまま、可変分周器の総分周数の設定範囲の下限を低減させて基準周波数を高くすることで、ロックアップタイムの短縮と消費電力の削減とを両立する周波数シンセサイザ、を提供する。
【解決手段】 位相比較器(1)、チャージポンプ(5)、及びＬＰＦ(2)により基準信号(fr)と比較信号(fd)との間の位相差に応じて生成される制御信号(Vf)に従い、ＶＣＯ(3)は発振周波数(fv)を調整する。プリスケーラ(6)はＶＣＯ(3)の出力信号(fv)を一定のモジュラス（（k＋2）個の整数からモード信号(S、S1、S2、…、Sk)に従って選択される）で分周する。プリスケーラ(6)の出力パルス(fc)を、メインカウンタ(7)は分周数(N)までカウントし、（k＋1）個のスワロウカウンタ(8、9)は順次、各分周数(A₀、A₁、…)までカウントする。モード制御部(10)は各カウンタ(7、8、9)の出力信号に応じ、モード信号(S、S1、…、Sk)を切り換える。 （もっと読む）

位相周波数検出器（ＰＦＤ）と、チャージポンプと、電圧制御発振器とを含むシグマデルタベースのフェーズロックループ・デバイスが提供される。ＰＤＦは、基準信号とフィードバック信号とを受信し、基準信号とフィードバック信号との比較に基づく信号を出力する。チャージポンプは、ＰＦＤからの出力信号に基づくチャージを出力する。チャージポンプは、固定量の電流を流す第１の電流源と、可変量の電流を流す第２の電流源とを含む。電源制御発振器は、チャージポンプからの受け取ったチャージに基づくクロック信号を出力する。
（もっと読む）

【課題】電源ノイズや温度特性により周波数シンセサイザの位相雑音の劣化や、電圧制御発振器の周波数温度変動が大きくなるという課題があった。
【解決手段】構成要素の電圧制御発振器１の共振部がインダクタ１２２a、１２２ｂと周波数制御用のＭＯＳバリキャップ１２３ａ、１２３ｂと、周波数帯域切り替え用のＭＯＳバリキャップ１２７ａ、１２７ｂ、１２８ａ、１２８ｂから構成され、ゲート端子に固定電圧を入力することで周波数帯域を切り替えることにより行い、電圧制御発振器が非動作状態でゲート電位をバックゲート電位よりも高くする制御を行う。 （もっと読む）

図５に示すような、位相ロックループと可変周波数分割器（５６０）とを備えた、周波数を発振する装置が示されている。可変周波数分割器（５６０）は、第１の周波数の信号をある分割比で分割して第２の周波数(Ｆｏｕｔ）の信号を発生し、この周波数分割は、位相／周波数検出器（５１０）へ入力される参照周波数クロック入力（Ｆｒｅｆ）とフィードバック周波数の信号入力との比較に基づいて行われる。チャージポンプ（５２０）およびループフィルタ（５３０）が、第２の周波数の信号（３５５）を分割して正しいフィードバック周波数の実現を可能にする分割器（５５０）とともに示されている。ＶＣＯ（５４０）には、選択されるキャパシタを備える共振回路と、動作周波数を設定する制御電圧と、適当な利得のための能動回路(３２０)とが内在する。
（もっと読む）

本発明は、補償方法およびフェーズロックループ（ＰＬＬ）回路に関し、様々な種類の二点変調が使用され、ループフィルタの積分レギュレータは、所定の設定値をループフィルタまたは電圧制御発振器に導入することに取り替えられる。それによって、ＰＬＬ回路の動的整定時間が改善されて、他の回路部品の時間を得ることができ、したがってこの他の回路部品が変調に必要な精度を保証することができる。
（もっと読む）

【課題】 伝送信号のＳ／Ｎ比が低い場合であっても正確にビット判定を行うことができて、ビット誤りを低減可能な位相比較器、ＰＬＬ回路、ＦＬＬ回路、ビット同期回路、受信装置を提供する。
【解決手段】 位相比較器９は、積分器１〜３と、積分器１の出力と積分器２の出力との差を出力する加算器４と、積分器１の出力と積分器２の出力との和を出力する加算器５と、加算器４の出力の極性から各ビットを判定し、ビット判定結果を復調データＳｄとして出力するビット判定器６と、加算器５の出力の１／２（半値）と積分器３の出力との差を出力する加算器７と、加算器７の出力にビット判定器６の出力を乗じて位相誤差信号Ｓｐとして出力する乗算器８とから構成される。積分器１〜３は、前半積分区間信号Ｓａ、後半積分区間信号Ｓｂ、中間積分区間信号ＳｃがＨレベルのときのみ積分動作を各々行う。 （もっと読む）

【課題】 ビデオをオーディオによりよく同期化すること。
【解決手段】 オーディオ／ビデオストリームを再生する時に、多くの再生デバイスは、エンコードに使用されたオーディオクロックおよびビデオクロックの再作成を試みる。そのようなクロックを再作成するのに通常使用される手段の１つに、位相ロックループ（ＰＬＬ）回路の使用が含まれる。オーディオとビデオは、同期化されたままにならなければならない。しかし、多くの適度なコストのＰＬＬは、エンコーディングに使用された正確なビデオクロックを再作成することができない。オーディオへのビデオの同期化は、再作成されるビデオを定義する範囲（または他の変数）の１つまたは複数を調整することによって解決することができる。ビデオの範囲（または他の変数）を変更することによって、ＰＬＬの出力周波数を実施できる値に調整できるようになる。 （もっと読む）

【課題】 ノイズの発生が少なく周辺回路や電子部品の誤動作を減少させることができるクロック生成回路およびそれを内蔵した半導体集積回路を提供する。
【解決手段】 電圧制御発振器（１１６）を有し基準となる信号と出力発振信号を分周したフィードバック信号の位相を比較して前記電圧制御発振器の発振周波数を制御するＰＬＬ回路を備え、出力発振信号の周波数を所定の周期で変調させる機能を有するクロック生成回路（１１０）を内蔵した半導体集積回路において、ディジタル制御信号で前記変調周期を変化、またはフィードバック経路において所定の制御信号を与えることで変調周期を変化させるようにした。 （もっと読む）

【課題】 周波数引き込み時に自然角周波数を高くして高速応答性を高めたときにおいて、低動作ノイズ化を図ることができるＰＬＬ回路を提供する。
【解決手段】 ＰＬＬ回路の構成要素であるループフィルタが、自然角周波数切り換え信号１６に応じて容量素子Ｃｚ１に対して容量素子Ｃｚ２を断続する容量値切り換えスイッチ素子１７と、ダンピングファクタを一定値に維持するために自然角周波数切り換え信号１６に応じて抵抗素子Ｒｚ１の両端間を短絡・開放する抵抗値切り換えスイッチ素子１８とを有している。また、容量素子Ｃｚ２を容量素子Ｃｚ１から切り離しているときに、容量素子Ｃｚ２を容量素子Ｃｚ１と同じ電位に充電するオペアンプ１２を有している。 （もっと読む）

【課題】 従来の発振器では経時変化により劣化して周波数が変化した場合に、定期的に計測しなおしてゼロ調整しなくてはならなかった。そのため計測の設備を用意し、計測しながら周波数調整を行っていた。
【解決手段】 本発明では、二つの発振器のうち第二発振器は水晶振動子の水晶電流を多く流して短期安定度のよい発振器とし、これを基準として水晶電流を少なくして長期安定度の特性の良い第一発振器に位相同期させて、安定な周波数を得られる発振装置としている。 （もっと読む）

【課題】 従来の発振器では経時変化により劣化して周波数が変化した場合に、定期的に計測しなおしてゼロ調整しなくてはならなかった。そのため計測の設備を用意し、計測しながら周波数調整を行っていた。
【解決手段】 本発明では、二つの発振器のうち第二発振器は普段電源を入れず劣化させないようにし、第一発振器を常に動作させ、定期的または任意の間隔で第二発振器を動作させて、これを基準として第一発振器の周波数ずれを補正し、安定な周波数を得られる発振器としている。そして第二水晶発振器を動作させていない間にも、制御回路で過去のデータから時間当たりの補正量を算出して、周波数調整を行っている。 （もっと読む）

【課題】 簡単な回路構成で高い周波数精度を有する周波数シンセサイザを提供する。
【解決手段】 周波数設定器１４で、第１の可変分周器１１および第２の可変分周器１２に設定する分周数Ｍ，Ｎの差｜Ｍ−Ｎ｜を一定数ｄ（ｄは１以上の整数）以内に保ったまま分周数Ｍ，Ｎを変化させることにより、第１の可変分周器１１，第２の可変分周器１２からの基準クロック信号Ｒ，比較クロック信号Ｃに基づいて、ＰＬＬ回路１３を構成する位相・周波数比較器１３０＿１、チャージポンプ回路１３＿２、制御電圧発生器１３＿３、および電圧制御発振器１３＿４で、周波数Ｆｏｕｔを有する出力クロック信号ＯＵＴＣＬＫを発生して、比較信号Ｃが基準信号Ｒに対して位相が一致するようにフィードバック制御を行なう。 （もっと読む）