【課題】寄生容量等の悪影響を最小限に抑えた上で高精度な電圧を出力する。
【解決手段】演算増幅器ＯＰと、入力ノードＮＩと演算増幅器ＯＰの第１の入力端子ＮＥＧとの間に設けられる電荷蓄積用キャパシタＣＡと、演算増幅器ＯＰの出力端子に設けられる位相補償用キャパシタＣＣと、を含み、電荷蓄積用キャパシタＣＡは、両端の電極が金属層又はポリシリコン層で形成される第１タイプのキャパシタＴｙｐｅ１で構成され、位相補償用キャパシタＣＣは、一方の電極がポリシリコン層で、他方の電極が不純物層で形成される第２タイプのキャパシタＴｙｐｅ２で構成され、位相補償用キャパシタＣＣは、平面視において電荷蓄積用キャパシタＣＡの下方に配置されることを特徴とする。 （もっと読む）

【課題】レベルシフト量がソースフォロワ回路に対して反対の符号となるようなレベルシフタを可能にするフォロワ回路を提供すること。
【解決手段】ＭＯＳトランジスタ１，１１はＰＭＯＳトランジスタで、ＭＯＳトランジスタ２はＮＭＯＳトランジスタである。ＭＯＳトランジスタ１のソース１Ｓは、正の電源端子８に接続され、ゲート１Ｇは、第１のバイアス電圧が供給される第１のバイアス端子６に接続され、ドレイン１Ｄは、入力端子４に接続されているとともに、ＭＯＳトランジスタ１１のソース１１Ｓに接続される。ＭＯＳトランジスタ１１のゲート１１Ｇとドレイン１１Ｄは、共通接続されているとともに、ＭＯＳトランジスタ２のドレイン２Ｄ及び出力端子５に接続される。ＭＯＳトランジスタ２のソース２Ｓは、負の電源端子９に接続され、ゲート２Ｇは、第２のバイアス電圧が供給される第２のバイアス端子７に接続される。 （もっと読む）

【課題】Ｑファクタの低下を伴わずに出力整合回路としてのトランスフォーマ(変圧器)の一次側の入力インピーダンスを低減する。
【解決手段】ＲＦ電力増幅器は、トランジスタ3A 、3Bと出力整合回路としてのトランスフォーマ１A、１Ｂ、2を具備する。トランスフォーマは、磁気的に結合した一次コイル１A、１Ｂと二次コイル2を有する。トランジスタ3A 、3Bの入力端子に入力信号＋Input、−Inputが供給され、一次コイル１A、１Ｂにトランジスタ3A、3Bの出力端子が接続され、二次コイル2から出力信号Outputが生成される。一次コイルはトランジスタの出力端子の間に並列に接続され二次コイル2と磁気的に結合した第１コイル１Aと第２コイル１Ｂを含む。一次コイルの並列接続によって、一次コイルの入力インピーダンスが低減される。 （もっと読む）

【課題】良好な周波数特性を得ることができるバイアス回路を提供する。
【解決手段】信号が入力される信号線路入力端子１２から能動素子１０の入力端子に至る入力線路１１と、能動素子の出力端子から信号を出力する信号線路出力端子２２に至る出力線路２１とを備えた回路に設けられ、能動素子に直流電力を供給する基板上に形成されたバイアス回路において、直流電力が供給される給電線路２７ａと、出力線路と給電線路とを接続する曲げ加工された架橋形の金属構造体２０と、給電線路と金属構造体との接続点と接地との間に設けられた容量素子２６を備えている。 （もっと読む）

【課題】電源投入時の不要発振を低減すると共に、最終段ＦＥＴの破損を防ぐことのできる多段増幅回路に関し、回路構成を簡略化してコストダウンを可能とする多段増幅回路を提供する。
【解決手段】多段増幅回路１は４段構成の増幅回路を有し、多段増幅回路において、入力に最も近い第１段増幅器１１の出力は第２段増幅器１２の入力に接続され、第２段増幅器１２の出力は、第３段増幅器１３であるＬＤＭＯＳＦＥＴの入力に接続されている。さらに、第３段増幅器１３の出力は第４段増幅器１４であるＧａＡｓＦＥＴの入力に接続され、第４段増幅器１４の出力が図示しないアンテナフィーダに接続されている。さらに、コンデンサＣ１と抵抗Ｒ３との時定数により第３段増幅器１３（ＴＲ３）のバイアス電圧の立ち上がりタイミングを第４段増幅器１４（ＴＲ４）の立ち上がりタイミングよりも遅延させる。 （もっと読む）

【課題】ガン発振に伴う負性抵抗を抑制し、安定的かつ高効率の電力増幅を得るための安定化回路および安定化回路を備える半導体装置を提供する。
【解決手段】高周波負性抵抗発振に伴う負性抵抗を有する能動素子１４０の主電極に接続される抵抗Ｒと、抵抗Ｒに並列に接続され、高周波負性抵抗発振の発振周波数に同調するインダクタンスＬとキャパシタンスＣからなるタンク回路とを備え、能動素子の負性抵抗をキャンセルすることを特徴とする安定化回路および安定化回路を備える半導体装置。 （もっと読む）

【課題】低雑音で過入力による耐電力特性に強く高利得特性を得ると共に、低消費電力で小型な高周波低雑音増幅器を提供する。
【解決手段】高周波低雑音増幅器10において、初段の増幅回路12は、低雑音で過入力による耐電力特性に強く高利得が得られるGaNをベースとしたＨＥＭＴを用い、次段以降には低消費電力で小型にできるGaAsをベースとしたＨＥＭＴを用いた増幅回路13を採用した。これらを多段カスケード接続した構成を採用した。 （もっと読む）

【課題】本発明は生産性の良好な増幅装置を提供することを目的とするものである。
【解決手段】本発明は、この課題を解決するために、基板２２の上面に設けられた装着ランドに装着された増幅器２６ａを備え、基板２２はグランド層２２ｂと、増幅器２６ａより大きな寸法であるとともにその底面にグランド層２２ｂが露出した凹部２２ｅとを設け、増幅器２６ａが凹部２２ｅ内に装着され、増幅器２６ａの入力と出力端子とが基板２２の上面に設けられた接続ランドと接続されるとともに、増幅器２６ａの下面に設けられたグランド端子３１がグランド層２２ｂへ接続されたものである。これにより、取り付け平板への増幅器の取り付け作業や、銅板をあらかじめ基板へ装着する必要が無く、増幅器は他の電子部品と同様に汎用の実装機を用いて容易に生産が可能であり、生産性の良好な増幅装置を実現できる。 （もっと読む）

【課題】トランジスタのダイオード動作によるＮＦの劣化を軽減する。
【解決手段】ＮＰＮトランジスタＱ１〜Ｑｎ（ｎは２以上の整数）、抵抗素子Ｒ１〜Ｒｎ、容量素子Ｃ１〜Ｃｎを備える。ＮＰＮトランジスタＱｉ（ｉ＝１〜ｎ）は、コレクタを負荷抵抗Ｒｃの一端および抵抗素子Ｒｉの一端に接続し、ベースを抵抗素子Ｒｉの他端および容量素子Ｃｉの一端に接続し、エミッタを接地する。容量素子Ｃｉの他端は、ｉ＝１〜ｎについて共通に入力端ＩＮに接続され、入力信号が供給される。負荷抵抗Ｒｃの他端は、電源Ｖｃｃに接続され、負荷抵抗Ｒｃの一端は、出力端ＯＵＴとして出力信号を出力する。 （もっと読む）

【課題】レベルシフトを行う場合に、低電圧で動作するトランジスタが使用可能であり、そのトランジスタがオンオフ動作する際の出力変化速度（動作速度）の向上を半導体チップ内の少ない占有面積で容易に実現可能な半導体装置の提供。
【解決手段】レベルシフト部５は、ＭＯＳトランジスタＮ２と、抵抗Ｒ２と、抵抗Ｒ１とを備え、これらが直列接続されている。抵抗Ｒ１には、ツェナーダイオードＺＤ１が並列接続されている。ツェナーダイオードＺＤ１は、ＭＯＳトランジスタＮ２がオフからオンになるときに、レベルシフト部５の出力電圧ＬＯを所定値にクランプする。ＭＯＳトランジスタＮ２のドレインとソースとの間には、ツェナーダイオードＺＤ２が並列接続されている。ツェナーダイオードＺＤ２は、ＭＯＳトランジスタＮ２がオフのときに、ＭＯＳトランジスタＮ２のドレインとソースとの間の電圧を所定値にクランプする。 （もっと読む）

【解決手段】負荷ステージが設けられたバランの線質係数（Ｑ）を向上させる技術。実施形態において、バラン２次（シングルエンド）素子（１０１）の接地ノード（１０１．２ｂ）は、共通接地ノード（３００ａ）を介して増幅器段（２００）のソースノード（２００ｂ）に接続される。その接続は、任意の寄生素子を最小にするため物理的に短くされ得る。他の実施形態では、共通接地ノード（３００ａ）は、ピーキングインダクタ（３００）を介してオフチップ接地ノードに結合され得る。オンチップに実装され得るそのピーキングインダクタは、例えば巻線インダクタンスであり、オフチップの場合では、ボンディングワイヤとして用いられる。 （もっと読む）

【課題】複数のオーディオアンプにより車載用のオーディオシステムを構築する際の配線を簡便化する。
【解決手段】入力される電源制御信号に基づいて電源のオン・オフを制御する第１電源制御手段２１〜２３と、入力される音声信号に基づいて電源のオン・オフを制御する第２電源制御手段２１、２２、２４と、電源制御信号の入力がなされる電源制御信号入力端子Ｐ−ＣＯＮとを備えたオーディオアンプにおいて、第２電源制御手段により電源がオン状態とされたことに応答して、他のオーディオアンプの電源をオン状態とするための電源制御信号を、電源制御信号入力端子を介して出力する電源制御信号出力手段２５を設ける。 （もっと読む）

【課題】ＥＪ級動作をする増幅器において、インダクタンスやキャパシタンスを精度良く調整することができるようにする。
【解決手段】ドレイン−ソース間に容量性インピーダンスを有する電界効果トランジスタを搭載する半導体チップ２に対して、容量性インピーダンスよりも後段に位置するようにドレインに接続されたインダクタ、及び、インダクタを介して容量性インピーダンスに並列接続されたキャパシタを、絶縁物からなる基板の表面に導電部を形成することによって構成するマイクロストリップ基板３を接続した増幅器１において、インダクタを構成する導電部は、基板上に配列された複数の短冊状の単位インダクタ領域３１ａと、当該複数のうちの一部又は全部の単位インダクタ領域を、それらの両端で相互に橋絡する接続片領域３１ｂとを有するものとして構成する。 （もっと読む）

【課題】小型で広い帯域に渡って安定なカスコード接続型の増幅器を実現する。
【解決手段】第１の電界効果トランジスタのゲート電極に接続された入力端子に高周波信号が入力され、前記第１の電界効果トランジスタのドレイン電極には、第２の電界効果トランジスタのソース電極が接続され、前記第２の電界効果トランジスタのドレイン電極に接続された出力端子から増幅された高周波信号が出力するカスコード接続型の増幅器であって、前記第１の電界効果トランジスタはエンハンスメント型電界効果トランジスタであり、前記第２の電界効果トランジスタはデプレッション型電界効果トランジスタであり、前記第２の電界効果トランジスタのゲート電極は容量を介さずに接地されている。 （もっと読む）

【課題】増幅されるＲＦ信号の電力出力を効率的及び経済的に増加させる、分布型電力増幅器のトポロジー及びデバイスを提供する。
【解決手段】電力増幅器は、新規の環状で相互に接続された複数のプッシュプル増幅器を具えており、等しい大きさ及び逆相の入力信号で駆動される隣接する増幅デバイスの信号入力を有する能動素子の１次巻線として機能することが好ましい。また、そのトポロジーは、１次巻線の形状に適合する２次巻線１５０の使用と、個々の電力増幅器の電力を効率的に合成する働きをする変化に適応する変化を開示している。新規の構造は、ＲＦ、マイクロ波、ミリ波の周波数で低コストで、高集積で、ハイパワーである増幅器のデザインを可能としている。 （もっと読む）

【課題】出力信号の使用効率の低下を抑止できるデジタルアンプを提供する。
【解決手段】入力信号をデルタシグマ変調して量子化することにより量子化出力信号を生成するデルタシグマ変調部と、デルタシグマ変調部で生成された量子化出力信号に応じて、定電圧をスイッチングさせることによりパルス増幅された出力信号を生成する電力増幅部と、電力増幅部で生成された出力信号をデルタシグマ変調部へ帰還する帰還ループ上に設けられ、出力信号をコンデンサを通して減衰させた帰還信号を生成する減衰器１５ｃとを備える。 （もっと読む）

【課題】ノイズ及び周波数特性を高周波側に広げる。
【解決手段】本発明に係る増幅回路１００は、入力端子Ｉｉｎに接続されるフォトダイオード１０１と、ベースが入力端子Ｉｉｎに接続されるＮＰＮトランジスタＱ１と、ベースがノード１４１に接続され、ＮＰＮトランジスタＱ１と第１の差動増幅部１２１を形成するＮＰＮトランジスタＱ２と、ベースが基準電圧端子Ｖｒｅｆに接続され、ＮＰＮトランジスタＱ２と第２の差動増幅部１２２を形成するＮＰＮトランジスタＱ３と、第１の差動増幅部１２１により増幅された信号をノード１４２に出力する第１の出力部１２３と、第２の差動増幅部１２２により増幅された信号を出力端子Ｖｏｕｔに出力する第２の出力部１２４と、ノード１４２と入力端子Ｉｉｎとの間に挿入される抵抗Ｒ１と、ノード１４１とノード１４２との間に挿入される抵抗Ｒ２と、ノード１４１と出力端子Ｖｏｕｔとの間に挿入される抵抗Ｒ３とを備える。 （もっと読む）

【課題】低雑音増幅器が他の回路部のグランド電位の影響を受け難くする。
【解決手段】絶縁性樹脂からなる封止体２と、複数のリード７と、半導体素子固定領域とワイヤ接続領域を主面に有するとタブ４と、半導体素子固定領域に固定され露出する主面に電極端子９を有する半導体素子３と、半導体素子の電極端子９とリード７を接続する導電性のワイヤ１０と、半導体素子の電極端子９とタブ４のワイヤ接続領域を接続する導電性のワイヤ１０ａとを有する半導体装置であって、半導体素子３にモノリシックに形成される回路は複数の回路部で構成され、その回路部の一部の特定回路部（低雑音増幅器）においては、半導体素子３の電極端子９のうちの全てのグランド電極端子は、タブ４にワイヤ１０を介して接続されることなく、ワイヤ１０を介してリード７に接続されるものである。 （もっと読む）

【課題】並列合成された増幅器の発熱による電気特性の変化を防止できる並列合成増幅器を提供する。
【解決手段】並列合成増幅器において、発熱量の異なるキャリヤ増幅器２ａ，及びピーク増幅器２ｂを搭載した各基板３，４及び前記基板の増幅器搭載面の裏面にある各放熱板５，６を各増幅器ごとに分離し、熱的なアイソレーションをとることにより一方の増幅器の発熱による温度上昇により他方の増幅器の電気特性が変化するのを防止する。 （もっと読む）

【課題】プリドライバ回路のトランジスタサイズを小さくしてＩＣのチップエリア占有面積を小さくすること可能である上に、出力回路のスイッチング素子の駆動の高速化を図ることが可能な半導体装置の提供。
【解決手段】この発明は、少なくともＭＯＳトランジスタＱＮ１、ＱＮ２を直列接続してなる出力回路２と、ＭＯＳトランジスタＱＮ１を駆動するプリドライバ回路３Ａと、を備えている。プリドライバ回路３Ａは、ＭＯＳトランジスタＱＮ１を駆動する低耐圧トランジスタであるＭＯＳトランジスタＱＮ３６を含み、このＭＯＳトランジスタＱＮ３６は半導体基板と分離層を介して形成するようにした。 （もっと読む）