【課題】分布定数線路の長さの誤差または製造ばらつき等による特性変動を抑制すること。
【解決手段】制御端子と、第１端子と、第２端子と、を有する第１トランジスタＴ１と、制御端子に前記第１トランジスタの第２端子が接続し、第２端子に直流電源が接続される第２トランジスタＴ２と、前記第２トランジスタの第１端子から前記第１トランジスタの第２端子に直流電流を供給する、互いに独立した配線からなる複数の直流経路１１、１２と、前記複数の直流経路内にそれぞれ直列に設けられた分布定数線路Ｌ１１、Ｌ１２と、を具備する電子回路。 （もっと読む）

【課題】増幅する信号が高周波数帯の信号であっても高効率動作が可能な増幅器を得る。
【解決手段】ドハティ増幅器５は、入力端子１０と出力端子１１間に２つの並列回路を有し、一方には第１のトランジスタ１２０を有するキャリア増幅器１２、及び入力信号の略４分の１波長の電気長を有する導体線路１４が直列に設けられ、他方には導体線路１４の位相差に相当する電気長の導体線路１５、及び第２のトランジスタ１３０を有するピーク増幅器１３が設けられ、キャリア増幅器１２とピーク増幅器１３は、出力部１２４と出力部１３４が対向するよう配置され、トランジスタ１２０とトランジスタ１３０は、伝送する信号の出力方向ベクトルが１８０ｄｅｇとなるように配置されている。 （もっと読む）

【課題】複数のトランジスタを均一に動作させ、低消費電力及び良好な歪特性を実現する。
【解決手段】高周波信号を増幅する電力増幅器１００であって、上部電極１２０ａ及び下部電極１２０ｂを有し、高周波信号が入力される整合容量１２０と、整合容量１２０の下部電極１２０ｂから出力される高周波信号を増幅する複数のトランジスタ１１０が所定の方向に並んで配置されているトランジスタ列とを備え、トランジスタ列に隣り合う領域において、トランジスタ列の両端から略等しい距離には、接地されたビアホール１７０が形成され、下部電極１２０ｂは、ビアホール１７０を挟んで高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、複数のトランジスタ１１０のベース端子に接続される。 （もっと読む）

【課題】無駄な電流や信号の歪みを発生させることなく、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線等の電位によって抵抗値が変化するのを抑えることのできる抵抗素子及び反転バッファ回路を提供する。
【解決手段】抵抗素子１０は、半導体基板１４上に、第１の電極１１及び第２の電極１２を有する抵抗素子層１３が形成されている。第１の電極１１の電位によってバイアスされた第１の導電層１５と、第２の電極１２の電位によってバイアスされた第２の導電層１６とで、抵抗素子層１３の下部が均等に覆われている。このように、両端をバイアスされた抵抗素子層１３の下部又は上部の少なくとも一方を覆う第１の導電層１５及び第２の導電層１６によって、抵抗素子層１３の周辺の半導体基板１４等との電圧差による抵抗値の変化を相殺することで、抵抗値の変化を抑える。 （もっと読む）

【課題】バイアス電流を配給する際のノイズ耐性を大幅に向上させる。
【解決手段】基準バイアス電流回路１１は、基準バイアス電流Ｉｐと該基準バイアス電流Ｉｐと電流の極性が逆となる基準バイアス電流Ｉｎとを生成し、２本の配線を１ペアとしたバイアス電流用配線Ｈ１を介してバイアス電流回路２ａに供給する。ペアの配線のうち、一方の配線は他方の線の近傍に平行してレイアウトされており、これら配線の配線長が略同じとしている。バイアス電流回路２ａでは、基準バイアス電流Ｉｐを反転させ、基準バイアス電流Ｉｎに加算した後、必要なバイアス電流となるように調整し、バイアス電流を生成する。 （もっと読む）

【課題】群遅延特性の入力光パワー依存性を低減し、かつ、ＥＳＤ耐性を有するトランスインピーダンスアンプを提供する。
【解決手段】入力端子から入力される入力電流のインピーダンス変換を行うトランスインピーダンスアンプＴＩＡとして第一の電源端子ＶＣＣＴＩＡと第二の電源端子ＶＥＥＴＩＡとを有し、第一の電源端子ＶＣＣＴＩＡには第二の電源端子ＶＥＥＴＩＡよりも高い電圧が印加され、かつ、第一の電源端子ＶＣＣＴＩＡと第二の電源端子ＶＥＥＴＩＡとの間に、トランスインピーダンスアンプＴＩＡと並列の電流パスを形成する第一の回路素子が接続されている。該第一の回路素子は、第一のダイオードもしくはダイオード列からなっている。 （もっと読む）

【課題】高周波電力増幅器と方向性結合器を多層基板内に一体化した高周波モジュールであって、小型、低コスト、高性能な高周波モジュール及び、高周波モジュールを搭載することで、小型化、低コスト化が可能な無線装置を提供する。
【解決手段】多層基板と前記多層基板の上層部で構成された高周波電力増幅器と前記多層基板の内層の上下２層を用いた方向性結合器と、前記高周波電力増幅器と前記方向性結合器の間にある内層のグランドパターンと、前記内層のグランドパターンと裏面のグランドパターン間に設けられている前記高周波電力増幅器用の多数のサーマルビアが方向性結合器と同じ層にある前記高周波電力増幅器用のバイアスラインとの間に設けられている高周波モジュールとする。このことによって小型、低コスト、高性能な高周波モジュールが実現出来る。 （もっと読む）

【課題】寄生振動、すなわちパラメータ発振を低減したトランジスタ増幅器を提供する。
【解決手段】複数のトランジスタセル１５”を有するトランジスタデバイス１２”は複数のフィルタ１８”が設けられる。フィルタのそれぞれ１つは、入力ノード２０”と、複数のトランジスタセルの制御電極１７のうちの対応する１つとの間に結合されている。半導体によって、複数のトランジスタセルの共通活性領域が提供される。フィルタのそれぞれ１つは、導電層と、導電層上に配置された誘電層と、誘電層の上に配置された抵抗層と、抵抗層の第１の部分に電気的に接触するように配置され入力ノードを提供する導電電極と、抵抗層の第１の部分から離れた抵抗層の第２の部分と電気的に接触するコネクタであって、誘電体を通り第１の導体と電気的に接触するコネクタとを含む。 （もっと読む）

【課題】面積の小さい定電流回路を提供する。
【解決手段】高い抵抗値の抵抗によらず、強反転領域・非飽和領域で動作するＮＭＯＳトランジスタ２３の高い抵抗値のオン抵抗により、定電流回路の定電流Ｉ１が少なくなる。よって、ＮＭＯＳトランジスタ２３の面積はこのトランジスタのオン抵抗の抵抗値と同じ抵抗値の抵抗の面積よりも小さいので、定電流回路の面積が小さくなる。 （もっと読む）

【課題】負荷に供給する電流を精度よく出力する。
【解決手段】ゲート電極とドレイン電極が短絡されている第１トランジスタＴｒ１と、第１トランジスタＴｒ１のゲート電極に、ゲート電極が接続された第２トランジスタＴｒ２と、を備えるカレントミラー回路１０において、第１トランジスタＴｒ１と第２トランジスタＴｒ２は、絶縁膜１２を介してゲート電極１の上部に設けられてチャネル領域が形成される半導体膜２と、半導体膜２上のチャネル領域を覆う領域に設けられる保護膜３と、半導体膜２のチャネル領域を挟む一対の端部に離間して設けられるとともに保護膜３の一部に重なって設けられソース電極６及びドレイン電極７とをそれぞれ有するとともに、少なくとも第２トランジスタＴｒ２は、ソース電極６の保護膜３に対するチャネル長方向への重なり長がドレイン電極７の保護膜３に対する重なり長より長い構造を有する。 （もっと読む）

【課題】チップ面積やコストを増加させることなく、リーク電流を抑制することができる電力増幅器を得る。
【解決手段】バイアス回路Ｂ１，Ｂ２は、リファレンス電圧発生回路ＶＧから供給されたリファレンス電圧に基づいてバイアス電圧を生成し、増幅トランジスタＡ１，Ａ２にバイアス電圧を供給する。インバータＩＮＶは、イネーブル電圧を昇圧して出力する。リファレンス電圧発生回路ＶＧは、インバータＩＮＶの出力電圧に応じてＯＮ又はＯＦＦする。インバータＩＮＶは、イネーブル端子Ｖｅｎと、電源端子Ｖｃｂと、トランジスタＴｒｉ１と、ＦＥＴ抵抗Ｆｄｉ２とを有する。トランジスタＴｒｉ１のベースはイネーブル端子Ｖｅｎに接続され、コレクタは電源端子Ｖｃｂに接続され、エミッタは接地されている。ＦＥＴ抵抗Ｆｄｉ２はトランジスタＴｒｉ１のコレクタと電源端子Ｖｃｂとの間に接続され、ＦＥＴ抵抗Ｆｄｉ２のゲート電極はオープンである。 （もっと読む）

【課題】製造時の工程及び製品の消費電力の点で優れたレギュレータモジュール、及びそれを用いたバイアス回路を提供する。
【解決手段】パワーアンプモジュールとレギュレータモジュール８０１を含むパワーアンプをバイポーラトランジスタと電界効果トランジスタとを同一基板上に備える技術によって１チップで構成する。レギュレータモジュール８０１はデプリーション型トランジスタによる差動増幅回路を内包する。該差動増幅回路の一方のＦＥＴＱ４のソース端子を、ダイオード接続したバイポーラトランジスタＱ７を介して、ＦＥＴＱ３のソース端子と接続することで、バイポーラトランジスタＱ７の電位差をレギュレータの出力電圧とすることが可能となる。 （もっと読む）

【課題】 ＢＴＬ方式を使用して音声信号を出力するか否かを切換可能であり、かつ、コモンモードチョークコイルを備える場合に、信号経路ではないコモンモードチョークコイルが音声信号に悪影響を与えることを防止すること。
【解決手段】 ＢＴＬ方式を使用しない場合、スイッチＳＷ１、スイッチＳＷ２をオン状態に制御し、スイッチＳＷ３、スイッチＳＷ４をオフ状態に制御する。従って、音声信号の電流がコモンモードチョークコイルＬ３に流れることがなく、音声信号に歪みが生じることが防止される。ＢＴＬ方式を使用する場合、スイッチＳＷ１、スイッチＳＷ２をオフ状態に制御し、スイッチＳＷ３、スイッチＳＷ４をオン状態に制御する。従って、音声信号の電流がコモンモードチョークコイルＬ４、Ｌ５に流れることがなく、音声信号に歪みが生じることが防止される。 （もっと読む）

【課題】出力トランジスタの出力キャパシタンスと、電源供給インダクタンスによって増幅器の電源装置端子に現れる高Ｑ値の直列共振を防止した高周波電力増幅器を提供する。
【解決手段】電位不安定の原因を生み出し増幅器が振動する（ｏｓｃｉｌｌａｔｅ）のを防止するために、安定化回路５３０が、電力増幅器トランジスタ５０２の出力に接続される。この安定化回路５３０は、基本的に、コンデンサ５３４と直列に接続された抵抗器５３６を含む。また、この安定化回路は、コンデンサと抵抗器とに直列に接続されたインダクタ５３２を含んでもよい。このインダクタは、プリント導電線及び／又はボンディング・ワイヤによって部分的に、又は完全に実現されることができる。この安定化回路は、動作周波数の範囲全体にわたって、トランジスタ出力において低インピーダンスをもたらす。 （もっと読む）

【課題】信号の信号レベルを増幅するに際し、十分な利得を得ながら、サーマルノイズとフリッカノイズとの両者を同時に低減することができるＣＭＯＳオペアンプ、及びセンサ装置を提供することを目的とする。
【解決手段】第１ＭＯＳＦＥＴＱ１及びＱ２が配置されており、互いに信号レベルが異なる２種類の信号の入力を受け付ける信号入力部１０と、第２ＭＯＳＦＥＴＱ４〜Ｑ１１が配置されており、信号入力部１０により受け付けられた２種類の信号の差分を増幅して出力する信号出力部１１と、を備える。第１ＭＯＳＦＥＴＱ１及びＱ２のゲート酸化膜の厚さは、第２ＭＯＳＦＥＴＱ４〜Ｑ１１のゲート酸化膜の厚さよりも小さく、第２ＭＯＳＦＥＴＱ４〜Ｑ１１のゲート酸化膜の厚さは、基準厚さを超える厚さとされており、基準厚さは、第２ＭＯＳＦＥＴＱ４〜Ｑ１１が予め設定された利得を得ることができる基準電圧値のゲート電圧に耐える厚さとされている。 （もっと読む）

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 （もっと読む）

【課題】複数の増幅器のうちの一部が故障しても、電力合成分配器の分配損、合成損を最小とする。
【解決手段】複数の並列接続された第１の分岐側端子（１１３、１１４）と１つの第１の合成側端子（１１５）が第１の電力合成点（１１６）を介して接続された第１の分岐回路（１２７）と、複数の並列接続された第２の分岐側端子（１３３、１３４）と１つの第２の合成側端子（１３５）が第２の電力合成点（１３６）を介して接続された第２の分岐回路（１３７）とを有し、第１の合成側端子と複数の第２の分岐側端子が接続された電力合成あるいは電力分配を行う電力合成分配器において、第１の電力合成点から第２の電力合成点までの長さが１／２波長の整数倍である。 （もっと読む）

【課題】バイアス回路を組み込んだ通信機器や電子機器の小型化を促進させるため、１つのチップにて構成することができるバイアス回路を提供する。
【解決手段】ＲＦチョークとバイパスコンデンサとを有するバイアス回路において、少なくとも下面もしくはその内部にグランド電極４０が形成された誘電体基板３０と、前記誘電体基板３０の表面に形成された入力端子３２及び出力端子３４と、前記誘電体基板３０内もしくは表面に形成され、一端が前記入力端子３２に接続され、且つ、他端が前記出力端子３４に接続され、前記ＲＦチョークを形成するＲＦチョーク形成電極３６と、前記誘電体基板３０内に、前記グランド電極４０に対向して形成され、且つ、一端が前記出力端子３４に接続され、前記バイパスコンデンサを形成するためのコンデンサ形成電極３８とを有する。 （もっと読む）