【課題】信号の広帯域化を図る。
【解決手段】入力信号に対し、それぞれ所望の減衰量を設定可能なゲイン切り替え部ＧＣｋ（ｋ＝１〜ｎ、ｎは２以上の整数）と、ゲイン切り替え部ＧＣｋの出力をそれぞれ入力に接続し、出力を共通に接続する入力差動対ＴＸｋと、それぞれのゲイン切り替え部ＧＣｋの減衰量及びそれぞれの入力差動対ＴＸｋの活性化を制御するスイッチ制御回路１０３と、を備え、ゲイン切り替え部ＧＣｋは、入力信号を一端に受け、他端を入力差動対ＴＸｋの入力端に接続する抵抗素子ＲＰｋＡと、スイッチ制御回路１０３によってオンオフが制御されるスイッチ素子ＳＷＰｋｊ（ｊ＝１〜ｍ、ｍは２以上の整数）と、一端を抵抗素子ＲＰｋＡの他端に接続し、他端をそれぞれスイッチ素子ＳＷＰｋｊを介して基準電圧ＶＲＥＦに接続する抵抗素子群ＰＲｋと、を備える。 （もっと読む）

【課題】最低所要供給電圧が低く、小さいチップ領域を占め、電流消費が低く、供給電圧の変動に強いバンドギャップリファレンス回路を提供する。
【解決手段】電圧ジェネレータ（ＶＧ）と、供給回路（ＳＣ）と、バイアス要素（ＢＢ）および制御要素（ＣＢ）を含むバイアス回路（ＢＣ）とを、バンドギャップリファレンス回路は含む。供給回路（ＳＣ）の制御要素（ＣＳ）およびバイアス回路（ＢＣ）の制御要素（ＣＢ）のうちの一つは、擬似格子整合型高電子移動度トランジスタまたはヘテロ接合バイポーラトランジスタを含み、供給回路（ＳＣ）のバイアス要素（ＢＳ）およびバイアス回路（ＢＣ）のバイアス要素（ＢＢ）のうちの一つは、ロングゲート擬似格子整合型高電子移動度トランジスタまたは抵抗を含む。擬似構成整合型高電子移動度トランジスタおよびヘテロ接合バイポーラトランジスタは、ＧａＡｓ ＢｉＦＥＴ技術プロセスを用いて製造される。 （もっと読む）

【課題】高出力と専有面積の縮小とを両立させた電力増幅装置を提供する。
【解決手段】基板上に形成された電力増幅装置３００であって、全体で環状の一次インダクタ１，２と、グランドパターン４〜８と、トランジスタ対（Ｑ１ｐ，Ｑ１ｎ）および（Ｑ２ｐ，Ｑ２ｎ）と、二次インダクタ３とを備える。グランドパターン４〜８は、基板に垂直な方向から見て、環状の一次インダクタ１，２の内側の領域の一部から外側の領域に及ぶように設けられ、外側の領域の複数箇所で接地される。各一次インダクタ１，２の両端には、対応のトランジスタ対を構成する第１および第２のトランジスタの第１の主電極がそれぞれ接続される。第１および第２のトランジスタの各第２の主電極は、一次インダクタの内側の領域でグランドパターンに接続されるとともに、上記の接地された複数箇所のいずれとも電気的に導通する。 （もっと読む）

ヘテロ接合バイポーラトランジスタ及びロングゲート疑似格子整合高電子移動度トランジスタを備える回路ユニット（ＣＵ）。前記ロングゲート疑似格子整合高電子移動度トランジスタのソース（Ｓ）又はドレイン（Ｄ）が、前記ヘテロ接合バイポーラトランジスタのコレクタ（Ｃ）又はエミッタ（Ｅ）に電気的に結合される。 （もっと読む）

【課題】ドレイン変調に用いられる電源電圧の遅延や歪みを軽減した増幅器及び信号処理装置を提供する。
【解決手段】増幅器１０は、ドレイン変調を行う増幅器であって、互いに対向する第１主面及び第２主面を有するプリント基板４００と、第１主面上に配置された増幅回路１００と、ドレイン変調を行うための可変の電源電圧を増幅回路１００に供給する変調電源回路２００と、を備え、変調電源回路２００は、電源電圧を出力する出力部２５０を有し、増幅回路１００は、電源電圧が供給される入力部１５０を有し、出力部２５０は、プリント基板４００の第２主面側に位置し、プリント基板４００を貫通する導体を介して入力部１５０に接続される。 （もっと読む）

【課題】広帯域特性の改善と隣接セルからの干渉問題の抑制を両立できる増幅器を得る。
【解決手段】３セル以上のユニットセルトランジスタ（１１）が等間隔に配置されたマルチセルトランジスタ（１０）と、スリット（２３）で区切られたオープンスタブ（２２）により、基本波の整数倍の周波数で短絡状態を形成するように各ユニットセルトランジスタに対応して設けられた高調波処理回路（２１）を複数有し、各高調波処理回路がトーナメント構成となるように線路構成された出力整合回路（２０）とを備えた増幅器であって、各高調波処理回路（２１）は、マルチセルトランジスタを構成する各ユニットセルトランジスタのゲートまたはドレイン端子の少なくとも一方から、電気長で１／２波長未満の距離に配置され、オープンスタブ（２２）が、主線路と平行して片側に１本で配置されている。 （もっと読む）

【課題】 高調波成分の負荷を、基本波の調整に影響されることなく短絡から開放までの範囲で最適な負荷となるよう独立して設定することができ、高い電力変換効率を得ることができる電力増幅器を提供する。
【解決手段】 トランジスタ３の出力に、高調波に対する負荷を設定して反射する高調波反射回路４と、設定された高調波に対する後段の負荷の影響を分離する負荷分離回路５と、基本波についてトランジスタ３と出力負荷との整合を取る基本波整合調整回路６を備え、高調波反射回路４に設けられた先端開放スタブ２３の長さが調整されることで、高調波の負荷を調整する電力増幅器としており、高調波成分及び基本波について独立して最適な負荷調整を行うことができ、電力変換効率を向上させることができるものである。 （もっと読む）

【課題】高精度な駆動電流を生成可能な電流駆動回路を提供する。
【解決手段】電圧／電流変換回路１６は、中間電圧Ｖｍをそれに比例した駆動電流Ｉ_ＬＥＤに変換する。第１抵抗Ｒ１は、第１トランジスタＭ１の一端と接地端子の間に設けられる。第２抵抗Ｒ２、第３抵抗Ｒ３は、第１抵抗Ｒ１と並列な経路に、直列に設けられる。第１演算増幅器ＯＡ１は、その第１入力端子に中間電圧Ｖｍが印加され、その第２入力端子に第２抵抗Ｒ２と第３抵抗Ｒ３の接続点の電圧が印加され、その出力端子が第１トランジスタＭ１の制御端子と接続される。第１カレントミラー回路ＣＭ１は、第１トランジスタに流れる電流を折り返す。第２カレントミラー回路ＣＭ２は、第１カレントミラー回路ＣＭ１の出力電流を折り返し、駆動電流Ｉ_ＬＥＤを生成する。第２抵抗Ｒ２と第３抵抗Ｒ３は、その分圧比が調節可能に構成される。 （もっと読む）

【課題】温度分布の変動による利得変動を安定的に補償する電力増幅装置を提供する。
【解決手段】カスケード接続の最終段において、電界効果型トランジスタＦＥＴ６−１〜ＦＥＴ６−８は並列に配置されている。温度センサ１２〜１５は、カスケード接続最終段の電界効果型トランジスタのうち少なくとも２以上の電界効果型トランジスタの近傍に設けられる。可変アッテネータ１１は、各電界効果型トランジスタの利得を制御する。制御回路１６は、温度センサ１２〜１５の温度検出結果に基づいて、可変アッテネータ１１を制御する。 （もっと読む）

【課題】高周波増幅回路において、ＬＣ共振を用いずにピーキングをかけること。
【解決手段】高周波増幅回路は、１段目にトランジスタＴｒ１を用いたエミッタ接地増幅回路、２段目にダーリントン接続のトランジスタＴｒ２、Ｔｒ３を用いたエミッタ接地回路の２段増幅の構成となっている。トランジスタＴｒ１のエミッタとトランジスタＴｒ２のコレクタとの間には容量素子が挿入されている。容量素子は、ダイオード接続のトランジスタＴｒ４であり、トランジスタＴｒ４のエミッタはトランジスタＴｒ２のコレクタに、トランジスタＴｒ４のベースおよびコレクタはトランジスタＴｒ１のエミッタに接続されている。ダイオード接続のトランジスタＴｒ４によって位相をずらしてフィードバックすることにより、高域での利得を向上させることができる。 （もっと読む）

【課題】 ギガビットオーダーの光信号受信回路で問題となる光信号受信回路内電源配線および接地電位配線および基板を介した高周波ノイズ回りこみによる発振現象を抑制する光信号受信回路を提供する。
【解決手段】 前置増幅器と参照電圧生成回路とが、共通の第１の接地電位配線および第１の電源配線に接続され、第１の接地電位配線の電位が給電される半導体基板上の第１の素子形成領域に形成され、主増幅器が第１の接地電位配線および第１の電源配線とは分離された、第２の接地電位配線および第２の電源配線に接続され、第２の接地電位配線の電位が給電される半導体基板上の第２の素子形成領域に形成され、第１の接地電位配線の電位が給電される第１の基板給電箇所と、第２の接地電位配線の電位が給電される第２の基板給電箇所との最も近接する基板給電間隔が、交流的に十分減衰される基板透過特性が得られる程度に離れた光信号受信回路を構成する。 （もっと読む）

【課題】ＩｎＧａＰをエミッタ層として有し、熱的安定性と通電に対する信頼性を両立することの出来るＨＢＴを用いた電力増幅器を提供する。
【解決手段】ＩｎＧａＰエミッタ層を有するＨＢＴにおいて、ＩｎＧａＰエミッタ層５とＡｌＧａＡｓバラスト抵抗層７の間にＧａＡｓ層６を挿入し、ベース層４から逆注入された正孔がＡｌＧａＡｓバラスト抵抗層７まで拡散、到達することを抑制する。 （もっと読む）

【課題】パワー素子の駆動が不当に低下することが抑制された半導体装置。
【解決手段】複数のパワー素子が同一の半導体基板に形成された半導体装置であって、半導体基板における複数のパワー素子それぞれと隣接する位置に形成された複数の検温素子と、該検温素子の出力信号に基づいて、パワー素子の駆動信号を制御する制御部と、を有し、制御部は、複数の検温素子の出力信号に基づいて、複数のパワー素子の内、他のパワー素子と比べて発熱状態が異なるパワー素子を算定し、算定したパワー素子の温度が、他のパワー素子の温度と同じになるように、駆動信号を制御する。 （もっと読む）

【課題】単一のスイッチング素子でインンダクタンス素子をスイッチングすることにより、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いたプッシュプルの増幅器よりも高周波且つ大電力の増幅が可能なスイッチング回路、及び該スイッチング回路を備える包絡線信号増幅器を提供する。
【解決手段】スイッチング回路３３ａは、炭化珪素（ＳｉＣ）を半導体材料とするｎ個のトランジスタ（ＦＥＴ）Ｍ１，Ｍ２，・・ＭｎのゲートをコイルＬ１を介して縦続接続する入力側伝送線路と、各トランジスタＭ１，Ｍ２，・・ＭｎのドレインをコイルＬ２を介して縦続接続する出力側伝送線路とを備える。入力端３３１から与えられて入力側伝送線路を伝播するＰＷＭ信号によってトランジスタＭｍ（ｍは１からｎまでの整数）を順次オンさせ、トランジスタＭｍのドレインに流入する電流と、出力側伝送線路を出力端３３２の方向に伝播する電流とを加算する。 （もっと読む）

【課題】多段接続される増幅器からのバイアス電流の逆流に起因するバイアス変動を効果的に抑制し、安定して信号増幅できる電力増幅器を提案する。
【解決手段】電力増幅器１１は、多段接続されるトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を備え、これらのトランジスタＴｒ１，Ｔｒ２，Ｔｒ３は、トランジスタＴｒ１，Ｔｒ２を含む第一のグループと、最終段のトランジスタＴｒ３を含む第二のグループとにグループ分けされる。バイアス回路３１は、第一のグループに属するトランジスタＴｒ１，Ｔｒ２にバイアス電流Ｉｂ１，Ｉｂ２を分岐供給する。バイアス回路３２は、第二のグループに属するトランジスタＴｒ３にバイアス電流Ｉｂ３を供給する。 （もっと読む）

【課題】一対の信号線に差動の信号を出力する差動出力駆動回路を備える半導体集積回路において、立ち上がり時間と立ち下がり時間とをそれぞれ独立に調整できるようにする。
【解決手段】一対の信号線４ａ，４ｂのそれぞれとＧＮＤとの間に出力容量Ｃａ，Ｃｂを備えるとともに、それぞれの信号線４ａ，４ｂに直列に第１の抵抗Ｒ１ａ，Ｒ１ｂを介在し、かつ前記信号線４ａ，４ｂを第２の抵抗Ｒ２ａ，Ｒ２ｂによって電源電位にプルアップする。そして、該半導体集積回路１を基板に実装した後に測定された立ち上がり時間と立ち下がり時間とに応じて、抵抗値調整回路Ａａ，Ａｂが、前記抵抗Ｒ１ａ，Ｒ２ａ；Ｒ１ｂ，Ｒ２ｂの抵抗値をそれぞれ調整する。したがって、立ち上がり時間と立ち下がり時間とをそれぞれ独立に調整できるようになり、それらの対称性を維持しなければならないような規格に対しても対応可能となる。 （もっと読む）

【課題】制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路を提供する。
【解決手段】本発明の可変インダクタ５においては、複数のインダクタンス素子６１、６２、６３、６４におけるそれぞれの接続点とグランド１０との間にそれぞれ接続された複数のスイッチダイオード７Ａ、７Ｂ、７Ｃのそれぞれの一端側に対して、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ５においては、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側に対して、１個の制御電圧入力端子９を介して、制御電圧が供給されている。 （もっと読む）

【課題】複数の入力ポートと少なくとも1つの出力ポートとを備え、高い変圧器結合効率及び高い電力合成効率を達成するオンチップ変圧器電力合成器を提供する。
【解決手段】変圧器電力合成器は、複数の一次巻線導体と複数の二次巻線導体とを含む。一次巻線導体は、入力ポートにそれぞれ電気的に接続される。加えて、各一次巻線導体は対応する入力ポートのプラス端子とマイナス端子との間に電気的に接続されている。二次巻線導体は、一次巻線導体にそれぞれ磁気的に結合される。二次巻線導体は、出力ポートのプラス端子とマイナス端子との間に直列接続及び並列接続を含むトポロジー構造を持つように構成される。 （もっと読む）

【課題】トランスを用いて複数の増幅器対の出力を合成する電力増幅装置において、各増幅器対の差動動作のずれによって生じる出力の低下を抑制する。
【解決手段】電力増幅装置１１０は、基板上に全体で環状に設けられた複数の一次インダクタ７，８と、複数の増幅器対３〜６と、二次インダクタ９と、接続配線１０とを備える。各増幅器対は、対応の一次インダクタの両端に接続され、差動入力信号として与えられた一対の第１および第２の信号ＩＮ（＋），ＩＮ（−）をそれぞれ増幅して対応の一次インダクタに出力する。二次インダクタ９は、複数の一次インダクタ７，８に隣接して環状に設けられ、各一次インダクタで合成された第１および第２の信号の合成信号をさらに合成して出力する。接続配線１０は、基板上で複数の一次インダクタ７，８の内側に設けられ、各一次インダクタの中点ＭＰ１，ＭＰ２を互いに電気的に接続する。 （もっと読む）